基于阻容加固的靜態(tài)隨機訪問存儲器的存儲單元的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路設(shè)計與制造技術(shù)，涉及靜態(tài)隨機訪問存儲器，特別是涉及基于阻容加固的靜態(tài)隨機訪問存儲器的存儲單元，可應(yīng)用于軍事領(lǐng)域、民用領(lǐng)域以及商用太空領(lǐng)域，尤其適用于高性能高密度抗輻射應(yīng)用。
【背景技術(shù)】
[0002]單粒子翻轉(zhuǎn)是輻射加固的重要參數(shù)。一次單粒子翻轉(zhuǎn)或稱軟錯誤，是指數(shù)據(jù)存儲位上的一次非破壞性的數(shù)據(jù)轉(zhuǎn)變。帶電粒子(如宇宙射線或捕獲質(zhì)子)射入半導(dǎo)體器件，通過與半導(dǎo)體材料相互作用，很快地損失掉能量。損失的能量使電子從價帶跳到導(dǎo)帶上去。于是，在導(dǎo)帶中有了電子，在價帶中留下空穴，形成電子空穴對，引入非平衡載流子。無電場時，非平衡載流子將發(fā)生擴散、復(fù)合，最后消失。有電場時，非平衡載流子(電子空穴對)將分離被電極收集，形成瞬態(tài)電流。瞬態(tài)電流會使節(jié)點電勢變化，引起器件邏輯狀態(tài)翻轉(zhuǎn)；或者沿著信號傳輸路徑傳播，從而干擾電路正常功能。對于CMOS SRAM的存儲單元，截止管的漏區(qū)反偏PN結(jié)的空間電荷區(qū)構(gòu)成器件單粒子翻轉(zhuǎn)靈敏區(qū)，其電場足以使電子空穴對分離，并被電極收集。
[0003]現(xiàn)在典型的存儲單元具有6T結(jié)構(gòu)。如圖1所示，6T SRAM單元包括兩個相同的交叉連接的反相器，形成鎖存電路，即一個反相器的輸出連接至另一個反相器的輸入。鎖存電路連接于電源和地電位之間。每個反相器均分別包括NMOS下拉晶體管NI或N2和PMOS上拉晶體管Pl或P2。反相器的輸出為兩個存儲節(jié)點Q和QB。當(dāng)存儲節(jié)點之一被拉低到低電壓時，另一個存儲節(jié)點被拉到高電壓，形成互補對。互補位線對BL和BLB分別經(jīng)由一對傳輸門晶體管N3和N4連接至存儲節(jié)點Q和QB。傳輸門晶體管N3和N4的柵極連接至字線WL0
[0004]假設(shè)該存儲單元的狀態(tài)為“1”，即Q為高電壓，QB為低電壓，Pl和N2管導(dǎo)通，NI和P2管截止，NI和P2管漏區(qū)的反偏PN結(jié)空間電荷區(qū)就是器件的單粒子翻轉(zhuǎn)靈敏區(qū)。對于NI管，瞬態(tài)電流使漏極(即Q存儲點)電壓降低，耦合到P2和N2的柵極，使N2管截止、P2管導(dǎo)通，N2管漏極(即QB存儲點)電壓升高，反饋到P1、N1管的柵極，使Pl管截止，NI管導(dǎo)通，存儲單元狀態(tài)徹底由“I”變?yōu)椤癘”。也就是說在輻射環(huán)境下，6T結(jié)構(gòu)存儲單元易發(fā)生單粒子翻轉(zhuǎn)。使存儲內(nèi)容受到干擾，該錯誤的值將保持到該存儲單元下一次被改寫。
[0005]為了解決高能粒子(高能質(zhì)子、重離子)擊中存儲節(jié)點后，引起存儲單元發(fā)生的單粒子翻轉(zhuǎn)現(xiàn)象，通常采用工藝加固和電路設(shè)計加固兩種手段。電路設(shè)計加固通常有三種解決方法。方法一是在存儲單元的存儲節(jié)點加電容或電阻延時元件，如圖2和圖3所示。在帶電粒子入射，使NI管漏極電位降到低電壓，但Pl管仍然導(dǎo)通時，存儲單元狀態(tài)時不穩(wěn)定的，存在兩個過程的競爭。一方面，電源通過Pl對N2管的柵電容充電，使NI管漏極電壓上升，恢復(fù)到初始狀態(tài)；另一方面，NI管漏極電壓降低，耦合到另一個反相器柵極，再反饋回來，使得NI管導(dǎo)通，Pl管截止，存儲單元狀態(tài)翻轉(zhuǎn)。通過增加RC延時，瞬態(tài)電流使邏輯電路翻轉(zhuǎn)的時間被延遲，進而使得有時間令這個尖峰瞬態(tài)電流造成節(jié)點電壓變化恢復(fù)到初始值。這種方法的缺點是芯片上所需的電阻電容值較大，電阻電容面積過大，且寫入時間大大增加。方法二是在兩個存儲節(jié)點之間加耦合電容，如圖4所示。這種方法的原理是當(dāng)其中一個節(jié)點被高能粒子擊中后，產(chǎn)生瞬態(tài)電流使得其中一個節(jié)點的電壓發(fā)生跳變，另一個節(jié)點的電壓受耦合電容的影響也發(fā)生同一方向的跳變，從而使存儲單元無法發(fā)生翻轉(zhuǎn)。這種方法同樣受到制造電容的難度和面積限制，以及寫入時間的限制。方法三是采用多管單元對存儲信息進行冗余保存，如圖5所示的12T DICE結(jié)構(gòu)。通過將4個反相器首尾相接，其中存儲節(jié)點分別與前一級NMOS和后一級的PMOS相連接，使得正反存儲數(shù)據(jù)都被冗余保存，一旦某個存儲節(jié)點發(fā)生單粒子翻轉(zhuǎn)，其連接的節(jié)點電壓只會影響前一級或者后一級的存儲節(jié)點，未被影響的那一級對跳變的存儲節(jié)點的信息進行恢復(fù)。該方法的缺點是晶體管個數(shù)太多，面積過大。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是提供一種基于阻容加固的靜態(tài)隨機訪問存儲器的存儲單元，不增加復(fù)雜性，使得存儲單元受到粒子轟擊時不發(fā)生狀態(tài)翻轉(zhuǎn)，保證數(shù)據(jù)正確。
[0007]本發(fā)明提供的基于阻容加固的靜態(tài)隨機訪問存儲器的存儲單元，包括鎖存電路和位選擇電路，鎖存電路包括多個數(shù)據(jù)存儲點，在其中一對互補數(shù)據(jù)存儲點之間設(shè)置耦合電容。
[0008]本發(fā)明的鎖存電路由兩個PMOS管Pl和P2、兩個NMOS管NI和N2、第一阻容網(wǎng)絡(luò)和第二阻容網(wǎng)絡(luò)構(gòu)成；位選擇電路由NMOS管N5和N6組成；鎖存電路形成4個存儲點X1、X1B、X2、X2B，在其中一對互補數(shù)據(jù)存儲點之間設(shè)置耦合電容C ;
[0009]Pl的漏極連接XI，其源極連接電源，其柵極連接XlB ;第一阻容網(wǎng)絡(luò)的輸入端和輸出端分別與Xl和X2連接；N1的漏極連接X2，其源極接地，其柵極連接X2B ；
[0010]P2的漏極連接X1B，其源極連接電源，其柵極連接Xl ;第二阻容網(wǎng)絡(luò)的輸入端和輸出端分別與XlB和X2B連接；N2的漏極連接X2B，其源極接地，其柵極接X2 ；
[0011 ] N5的漏極接X2或Xl，N6漏極對應(yīng)接X2B或XlB ；N5的源極接位線BL ；N6的源極接互補位線BLB ；N5和N6的柵極連接在一起，接在字線WL上。
[0012]本發(fā)明在6T結(jié)構(gòu)存儲單元中添加阻容網(wǎng)絡(luò)以及耦合電容，電路的訪問延時不受影響，面積開銷小，抗單粒子翻轉(zhuǎn)性能優(yōu)良，且可兼容通用工藝。
【附圖說明】
[0013]圖1是傳統(tǒng)6TSRAM存儲單元；
[0014]圖2是存儲節(jié)點加電阻電容的存儲單元；
[0015]圖3是以mos電容代替電阻電容的存儲單元；
[0016]圖4是存儲節(jié)點加耦合電容的存儲單元；
[0017]圖5是DICE結(jié)構(gòu)存儲單元；
[0018]圖6是本發(fā)明的第一實施例電路圖；
[0019]圖7是本發(fā)明的第二實施例電路圖；
[0020]圖8是本發(fā)明的第三實施例電路圖；
[0021]圖9是本發(fā)明的第四實施例電路圖。
【具體實施方式】
[0022]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參照附圖，對本發(fā)明進一步詳細說明。
[0023]實施例一
[0024]如圖6所示，本實施例的基于阻容加固的靜態(tài)隨機訪問存儲器的存儲單元，包括鎖存電路和位選擇電路，鎖存電路由兩個PMOS管Pl和P2、兩個NMOS管NI和N2、第一阻容網(wǎng)絡(luò)和第二阻容網(wǎng)絡(luò)構(gòu)成；位選擇電路由NMOS管N5和N6組成；鎖存電路形成4個存儲點X1、X1B、X2、X2B，在互補數(shù)據(jù)存儲點Xl和XlB之間設(shè)置耦合電容C ;
[0025]Pl的漏極連接XI，其源極連接電源，其柵極連接XlB ;第一阻容網(wǎng)絡(luò)的輸入端和輸出端分別與Xl和X2連接；N1的漏極連接X2，其源極接地，其柵極連接X2B ；
[0026]P2的漏極連接X1B，其源極連接電源，其柵極連接Xl ;第二阻容網(wǎng)絡(luò)的輸入端和輸出端分別與XlB和X2B連接；N2的漏極連接X2B，其源極接地，其柵極接X2 ；
[0027]N5的漏極接X2或Xl，N6漏極對應(yīng)接X2B或XlB ；N5的源極接位線BL ；N6的源極接互補位線BLB ；N5和N6的柵極連接在一起，接在字線WL上。
[0028]若高能粒子通過該存儲單元，MOS管敏感節(jié)點收集電荷，形成瞬態(tài)電流引起電壓變化，那么該變化一方面使得互補反相器中的相應(yīng)MOS管關(guān)斷，另一方面，該變化經(jīng)過RC延時后，耦合到互補反相器的柵極才能使反相器狀態(tài)翻轉(zhuǎn)。假設(shè)圖6中存儲器存儲高電平，即Xl=“1”，X2 = “1”，而XlB = “0”，X2B = “0”，則該單元的敏感節(jié)點為NI管漏極，即X2處，以及Pl管漏極，即XlB處。粒子只有轟擊X2處或者XlB處時會產(chǎn)生瞬態(tài)電流引起電壓的變化。若粒子通過X2處，則X2由“ I ”變?yōu)椤?”，關(guān)斷原本開啟的N2管，使得X2B的“O”浮空；另一方面，X2處的電壓變化，需經(jīng)過阻容網(wǎng)絡(luò)的RC延時，使得XI也由“ I”變?yōu)椤癘”，打開原本關(guān)閉的P2管，使得XlB由“O”變“ I ”，完全關(guān)斷Pl管，使得存儲單元翻轉(zhuǎn)。若該RC延時夠長，在打開P2管之前，Pl管有時間維持Xl為“1”，阻止單元翻轉(zhuǎn)。由于Xl和XlB之間耦合電容的作用，X2處
[0029]由“I”成為“O”的變化要使Xl發(fā)生變化，所需時間更長，即Pl管有更長的時間對Xl