本發(fā)明涉及存儲(chǔ)電路技術(shù)領(lǐng)域，具體涉及一種偽器件輔助靈敏放大器電路。

背景技術(shù)：

靈敏放大電路是存儲(chǔ)器特別是靜態(tài)存儲(chǔ)器的核心電路，其將位線上的小電壓差放大為邏輯電平來進(jìn)行讀出，從而有效減小讀功耗和讀延遲。偽器件是核心電路周邊放置的無任何連接和功能的用于保證核心電路工藝均勻性的器件。

傳統(tǒng)的靈敏放大器電路如圖1所示，其基本工作流程為：

BL/BLB由于存儲(chǔ)單元讀，會(huì)逐漸產(chǎn)生電壓差，當(dāng)電壓差足夠大時(shí)ENSAB由1變?yōu)?，靈敏放大器啟動(dòng)。如圖2 中的DL和DLB，為BL/BLB通過打開的MP1和MP2連接的電壓。這時(shí)ENSAI升為1，如圖2所示，MP1和MP2關(guān)斷，MN1下拉VS點(diǎn)，DL和DLB的電壓差會(huì)由鎖存器正反饋逐漸放大成邏輯電平小電壓差被放大。

但是整個(gè)放大過程中存在兩個(gè)電容耦合問題，也就是啟動(dòng)靈敏放大器的時(shí)候，會(huì)造成對(duì)初始信號(hào)差的干擾，影響放大的實(shí)際差分電壓，從而影響靈敏放大器的良率與速度。

VS對(duì)DL和DLB的信號(hào)耦合：

假設(shè)DL初始電壓大于DLB初始電壓，這樣MN4的V_gs大于MN3的V_gs(MOS開啟較好的電容較大)，當(dāng)VS下降時(shí)，MN4會(huì)先于MN3進(jìn)入開啟狀態(tài)，則其初始耦合電容C_gs更大，因此DL會(huì)更多的受到下拉信號(hào)VS的影響，減少DL和DLB的電壓差。

ENSAI與DL和DLB的信號(hào)耦合：

假設(shè)DL初始電壓大于DLB初始電壓，則當(dāng)ENSAI為0時(shí)，MP1和MP2處于開啟狀態(tài)，這時(shí)，MP1的漏端電容較大，則DL的總體電容大于DLB的電容。這樣當(dāng)ENSAI上升信號(hào)通過柵漏間的電容耦合到DL和DLB上時(shí)，同樣的信號(hào)偶爾電量，由于電容的差別，DL電壓上升較少，DLB上升較多，則DL和DLB的壓差減少。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的發(fā)明目的是提供一種偽器件輔助靈敏放大器電路，能夠有效地改進(jìn)傳統(tǒng)靈敏放大器由于電容耦合減少初始?jí)翰畹挠绊?，同時(shí)不影響原電路版圖的面積。

為達(dá)到上述發(fā)明目的，本發(fā)明采用的技術(shù)方案是：一種偽器件輔助靈敏放大器電路，其包括第一反相器、第二反相器、第三反相器、第一PMOS晶體管、第二PMOS晶體管和第一NMOS晶體管，所述第一反相器的輸出端連接到第二反相器的輸入端，所述第二反相器的輸出端連接到第一反相器的輸入端，所述第一PMOS晶體管的漏極連接到第一位線，所述第一PMOS晶體管的源極分別連接到第一反相器的輸出端和第二反相器的輸入端，所述第二PMOS晶體管的漏極連接到第二位線，所述第二PMOS晶體管的源極分別連接到第一反相器的輸入端和第二反相器的輸出端，所述第一NMOS晶體管的源極分別連接到第一反相器的接地端和第二反相器的接地端，所述第一NMOS晶體管的漏極接地，所述第一NMOS晶體管的柵極分別連接到第三反相器的輸出端、第一PMOS晶體管的柵極和第二PMOS晶體管的柵極，還包括偽器件第二NMOS晶體管和第三NMOS晶體管，所述第二NMOS晶體管的源極和漏極均連接到第一反相器的輸出端，所述第三NMOS晶體管的源極和漏極均連接到第二反相器的輸出端，所述第二NMOS晶體管和第三NMOS晶體管的柵極均連接到第三反相器的輸入端。

優(yōu)選地，所述第一反相器包括第三PMOS晶體管和第四NMOS晶體管；

所述第二反相器包括第四PMOS晶體管和第五NMOS晶體管。

優(yōu)選地，所述第三PMOS晶體管的源極和第四PMOS晶體管的源極均連接到電源端，所述第四NMOS晶體管的源極和第五NMOS晶體管的源極均連接到第一NMOS晶體管的源極，所述第三PMOS晶體管的柵極分別和第四NMOS晶體管的柵極、第四PMOS晶體管漏極、第五NMOS晶體管的漏極以及第二PMOS晶體管的源極連接，所述第三PMOS晶體管的漏極分別和第一PMOS晶體管的源極、第四NMOS晶體管的漏極、第四PMOS晶體管的柵極以及第五NMOS晶體管的柵極連接。

由于上述技術(shù)方案運(yùn)用，本發(fā)明與現(xiàn)有技術(shù)相比具有下列優(yōu)點(diǎn)：

本發(fā)明通過在第三反相器的輸入端連接兩個(gè)偽器件，即第二NMOS晶體管和第三NMOS晶體管，所述第二NMOS晶體管的源極和漏極均連接到第一反相器的輸出端，所述第三NMOS晶體管的源極和漏極均連接到第二反相器的輸出端，所述第二NMOS晶體管和第三NMOS晶體管的柵極均連接到第三反相器的輸入端，能夠增加初始電壓差，有效地改進(jìn)傳統(tǒng)靈敏放大器由于電容耦合減少初始?jí)翰畹挠绊?，提升靈敏放大器的良率和速度，同時(shí)不影響原電路版圖的面積。

附圖說明

圖1是背景技術(shù)中傳統(tǒng)靈敏放大器電路結(jié)構(gòu)示意圖。

圖2是背景技術(shù)中傳統(tǒng)靈敏放大器電路工作波形示意圖。

圖3是本發(fā)明實(shí)施例一中的靈敏放大器電路結(jié)構(gòu)示意圖。

圖4是本發(fā)明實(shí)施例一中的靈敏放大器電路與傳統(tǒng)靈敏放大器電路的DL和DLB的電壓差波形比較示意圖。

圖5是本發(fā)明實(shí)施例一中的靈敏放大器電路與傳統(tǒng)靈敏放大器電路的放大初期的波形比較放大示意圖。

具體實(shí)施方式

下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步描述：

實(shí)施例一：

參見圖3所示，一種偽器件輔助靈敏放大器電路，其包括第一反相器、第二反相器、第三反相器、第一PMOS晶體管MP1、第二PMOS晶體管MP2和第一NMOS晶體管MN1，所述第一反相器的輸出端連接到第二反相器的輸入端，所述第二反相器的輸出端連接到第一反相器的輸入端，所述第一PMOS晶體管MP1的漏極連接到第一位線，所述第一PMOS晶體管MP1的源極分別連接到第一反相器的輸出端和第二反相器的輸入端，所述第二PMOS晶體管MP2的漏極連接到第二位線，所述第二PMOS晶體管MP2的源極分別連接到第一反相器的輸入端和第二反相器的輸出端，所述第一NMOS晶體管MN1的源極分別連接到第一反相器的接地端和第二反相器的接地端，所述第一NMOS晶體管MN1的漏極接地，所述第一NMOS晶體管MN1的柵極分別連接到第三反相器的輸出端、第一PMOS晶體管MP1的柵極和第二PMOS晶體管MP2的柵極，還包括偽器件第二NMOS晶體管MN2和第三NMOS晶體管MN3，所述第二NMOS晶體管MN2的源極和漏極均連接到第一反相器的輸出端，所述第三NMOS晶體管MN3的源極和漏極均連接到第二反相器的輸出端，所述第二NMOS晶體管MN2和第三NMOS晶體管MN3的柵極均連接到第三反相器的輸入端。

本實(shí)施例中，所述第一反相器包括第三PMOS晶體管MP3和第四NMOS晶體管MN4；

所述第二反相器包括第四PMOS晶體管MP4和第五NMOS晶體管MN5。

所述第三PMOS晶體管MP3的源極和第四PMOS晶體管MP4的源極均連接到電源端，所述第四NMOS晶體管MP4的源極和第五NMOS晶體管MN5的源極均連接到第一NMOS晶體管MN1的源極，所述第三PMOS晶體管MP3的柵極分別和第四NMOS晶體管MN4的柵極、第四PMOS晶體管MP4漏極、第五NMOS晶體管MN5的漏極以及第二PMOS晶體管MP2的源極連接，所述第三PMOS晶體管MP3的漏極分別和第一PMOS晶體管MP1的源極、第四NMOS晶體管MN4的漏極、第四PMOS晶體管MP4的柵極以及第五NMOS晶體管MN5的柵極連接。

參見圖3所示，本發(fā)明將ENSAB與偽器件MN2和MN3相連。在傳統(tǒng)電路中，偽器件不是功能器件，沒有任何連接。當(dāng)DL與DLB之間產(chǎn)生足夠電壓差時(shí)，ENSAB由1變?yōu)?，ENSAB與DL和DLB進(jìn)行信號(hào)耦合，增加初始電壓差；ENSAI由0升為1，發(fā)生ENSAI與DL和DLB的信號(hào)耦合，以及發(fā)生VS與DL和DLB的信號(hào)耦合。

參見圖4所示，可以看出，本發(fā)明的靈敏放大器抑制信號(hào)耦合速度較快。參見圖5所示，由于增加了偽器件第二NMOS晶體管MN2和第三NMOS晶體管MN3的信號(hào)耦合，電壓差會(huì)增加，之后受到ENSAI和VS的影響時(shí)，初始DL和DLB的電壓差會(huì)減少，但是明顯好于原有結(jié)構(gòu)。