專利名稱：多層基板間交互連結(jié)的結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多層基板間交互連結(jié)的結(jié)構(gòu)及其制造方法，特別是關(guān)于一種多層任意種類的基板間交互連結(jié)的結(jié)構(gòu)及其制造方法，可適用于各種型式的芯片元件。
背景技術(shù)：
如今任何類型的電子產(chǎn)品都曰趨小型化，隨著半導(dǎo)體晶圓制程尺寸的不斷縮小，后段封裝的相關(guān)技術(shù)也必須隨之朝微型化的方向發(fā)展。因此當(dāng)今I.C.整合電路的積集度已不斷地大幅提高，其中使用多層基板來封裝不同種類元件，整合各項功能成為 一 高效能系統(tǒng)已是必然舉例來說， 一 具有基本架構(gòu)的整合式系統(tǒng)可能包括各種不同的芯片元件(例如邏輯元件、內(nèi)存元件、模擬元件、光電元 件、微機(jī)電元件或發(fā)光元件等)，而這些不同種類芯片元 件彼此之間的相互連通均需透過共享的單 一 封裝基板，才 能進(jìn)行互連。如果能將 一 芯片元件直接與另 一 芯片元 互連，將可進(jìn) 一 步提升封裝密度，使系統(tǒng)微型化。如 已發(fā)展 一 種有關(guān)芯片與芯片間封裝的堆棧式芯片級 (Stacked Chip Scale Package; SCSP)， 即所謂的立體 裝(3D package)。然而，基本上該封裝技術(shù)仍局限于 系統(tǒng)的封裝概念。并且，為配合如今電子產(chǎn)品的多樣化及變異性， 基板可能是 一 軟性多層基板(例如Notebook主機(jī)板
幕的控制連線)，或者封裝基板也有可能是 一 非平面、非 規(guī)則性面的形態(tài)。依據(jù)現(xiàn)有技術(shù)，兩多層基板間的交互連 結(jié)必須透過基板本身以外的連線或基板本身外部的封裝 等方式才能實(shí)現(xiàn)。因此，為適應(yīng)更具彈性的軟性電路板(軟性多層基板)或者多芯片堆棧.、非.一般平面封裝基板的軟性封裝改良目前的多層基板封裝技術(shù)，以更有效地提高封裝密度及整合式系統(tǒng)內(nèi)各種心巧元件間的連接密度，甚至應(yīng)用在所謂系統(tǒng)級的封裝，已成為如今封裝相關(guān)技術(shù)中一極為重要的課題與挑戰(zhàn)。因此，如果能發(fā)展 一 種多層基板間交互連結(jié)的結(jié)構(gòu)及其制造方法，用于封裝任意種類芯片的各個多層基板，使任意種類芯片間直接互連，而無需透過共享的單一封裝基板，同時也提供可變形或可撓曲的特性，則能更進(jìn) 一 步地提升系統(tǒng)級封裝的密度、作為軟性多層基板的連結(jié)封裝并且使系統(tǒng)微型化。發(fā)明內(nèi)容本發(fā)明的主要目的在于提供一種多層基板間交互連結(jié)的結(jié)構(gòu)及其制造方法，能使若干個任意種類的芯片元件間直接互連本發(fā)明的另一目的在于提供 一 種多層基板間交互連結(jié)的結(jié)構(gòu)及其制造方法，其交互連結(jié)的結(jié)構(gòu)臺匕 3匕提高封裝密度并縮小該整體系統(tǒng)的封裝體積，并提供可變形或可撓曲的特性以作為軟性的封裝。為實(shí)現(xiàn)上述目的，本發(fā)明多層基板間交互連結(jié) z口的結(jié)構(gòu)包括至少一第一多層基板及一 第二多層基板。該第一多層基板具有若干個相互交疊的第一金屬層、若干個介層洞與若干個第一介電層，其中至少一第 一 金屬層的端緣與其對應(yīng)的
第 一 介電層的端緣相連接，但與其它相鄰第 一 金屬層和第 一介電層的端緣則相對分離。該第二多層基板也具有若干個相互交疊的第二金屬層與若千個第二介電層，其中至少 一第二金屬層的端緣與其對應(yīng)的第二介電層的端緣相連接，但與其它相鄰第二金屬層及第二介電層的端緣則相對 分離。該若干個介層洞分別位于這些第 一 介電層的端緣， 并且每一介層洞內(nèi)具有一導(dǎo)電部，藉由該至少一第一金屬 層的導(dǎo)電部與該第二多層基板的至少一第二金屬層相互 黏結(jié)以形成 一 連結(jié)部。該第 一 多層基板的端緣以外的其它部分，在形成金屬 層之后，對這些介電層間進(jìn)行 一 界面附著強(qiáng)化的處理，以 增加這些介電層間或這些金屬層與這些介電層間的附著強(qiáng)度。此外,本發(fā)明多層基板間交互連結(jié)的結(jié)構(gòu)進(jìn)一步包括一夢 ^ 一 矛 ■'"片元件，位于第一多層基板的第一外層面，以及一矛■~~ '"片元件，位于第二多層基板的第一外層面。第一芯片元件、第二芯片元件與其對應(yīng)的第一外層面之間也分別進(jìn)行一界面附著強(qiáng)化的處理，以增加第一芯片元件、第二芯片元件與其對應(yīng)的第一外層面間的附著強(qiáng)度。本發(fā)明多層基板間交互連結(jié)的結(jié)構(gòu)進(jìn)一步包括一第三基板,用以對第一多層基板與第二多層基板進(jìn)行間接的連結(jié)封裝，也可用以對第一芯片元件或第二芯片元件進(jìn)行連結(jié)封裝。該第一多層基板、該第二多層基板及該第三基板均可以是一軟性多層內(nèi)連線基板。此夕卜，依據(jù)本發(fā)明進(jìn)一步提供一種制造若干個多層基板間交互連結(jié)結(jié)構(gòu)的方法可適用于兩個芯片元件以上的連接,包括下列步驟 使每一多層基板上至少一介電層及與其對應(yīng)的金屬層的端緣從其它相鄰介電層及其對應(yīng)金屬層的端緣分離;以
及將其中 一 多層基板的該至少 一 介電層的分離端緣上的 一介層洞內(nèi)的一導(dǎo)電部私結(jié)于另一多層基板的具分離端 緣的金屬層，以完成這些多層基板間交互連結(jié)的結(jié)構(gòu)。本發(fā)明的方法進(jìn)一步包括一在這些芯片元件上形成這 些多層基板的步驟，即對這些芯片元件的表面進(jìn)行一界面 附著強(qiáng)化處理，以增加這些芯片元件表面附著強(qiáng)度。而形成這些多層基板的步驟進(jìn)一步包括下列步驟(A) 在這些芯片元件的表面，涂布 一 介電層；(B) 在該介電層之上依序分別形成若干個介層洞及一 金屬層；(C) 在該金屬層表面及該介電層表面兩者的端緣以外 的其它區(qū)域進(jìn)行 一 界面附著強(qiáng)化處理，以增加該其它區(qū)域 的附著強(qiáng)度后，再涂布另一介電層；以及(D)重復(fù)步驟 (B)與步驟(C),以形成這些多層基板。而在li結(jié)該介層洞內(nèi)的該導(dǎo)電部與該另一多層基板的該分離緣的金屬層的步驟后，本發(fā)明的方法進(jìn)一步包括一對這些多層基板或這些芯片元件，與一第三基板間進(jìn)行連結(jié)封裝的步驟。與現(xiàn)有技術(shù)相比，本發(fā)明提供的多層基板間交互連結(jié)的結(jié)構(gòu)及其制造方法，能使若干個任意種類的心巧元件間直接互連,并且其交互連結(jié)的結(jié)構(gòu)能進(jìn)步提升封裝密度并使系統(tǒng)微型化。本發(fā)明的多層基板間交互連結(jié)結(jié)構(gòu)更提供了可變形或可撓曲的特性，以作為軟性系統(tǒng)應(yīng)用以下結(jié)合附圖與實(shí)施例對本發(fā)明作進(jìn)一步的說明。


圖1為依據(jù)本發(fā)明 一 實(shí)施例的多層基板間交互連結(jié)結(jié)構(gòu)的剖面圖；圖2為依據(jù)本發(fā)明第一實(shí)施例的多層基板間交互連結(jié)結(jié)構(gòu)的剖面圖，其中進(jìn)行界面附著強(qiáng)化處理的區(qū)域以粗愛線表示;圖3A及圖3B為依據(jù)本發(fā)明制造多層基板間交互連結(jié)壯構(gòu)方法的完整流程圖；以及圖4為依據(jù)本發(fā)明第二實(shí)施例的多層基板間交互連結(jié)結(jié)構(gòu)的剖面圖，其中分割第二多層基板與第三多層基板時，仍保留一第二金屬層以及一第二介電層相互連結(jié)具體實(shí)施方式
有關(guān)本發(fā)明的詳細(xì)說明及技術(shù)內(nèi)容，現(xiàn)就結(jié)合

如下請參考圖1 ，該圖所示為本發(fā)明 一 實(shí)施例的多層基板 間交互連結(jié)結(jié)構(gòu)的剖面圖。該多層基板間交互連結(jié)的結(jié)構(gòu) 至少包括 一 第 一 多層基板300 、 一第二多層基板400以及 成形于該第一多層基板300上的若干個介層洞1、 2及3。 其中該第 一 多層基板300的第 一 外層面連接 一 第 一 芯片元 件1 00 ,該第二多層基板400的第 一 外層面連接 一 第二芯 片元件2 0 0。 該第 一 芯片元件1 0 0與該第二芯片元件200 可以是邏輯元件、內(nèi)存元件、模擬元件、光電元件、微機(jī) 電元件或發(fā)光元件等任意種類的芯片元件。該多層基板間 交互連結(jié)的結(jié)構(gòu)可進(jìn)一步包括一第三基板(未圖示)，該第 三基板透過圖1中的針腳410或錫球420或打線430, 分 別與第 一 多層基板300或 一 第二多層基板400進(jìn)行連結(jié)封 裝。此外，該第三基板也可與第 一 芯片元件1 00或第二芯 片元件200進(jìn)4亍連結(jié)封裝。前述第一多層基板3 00包括若干層第一介電層10、 13、 16及19，以及若干層第一金屬層11、 14及17。并且該第 二多層基板400包括若干層第二介電層20、 23、 26及29， 以及若干層第二金屬層21、 24及27。因此，實(shí)質(zhì)上該第 一芯片元件 100鄰接于第 一 多層基板3 00的第 一 介電層10第二芯片元件2 0 0則鄰接于第二多層基板4 0 0的第二介電層20。如圖1所示，在本發(fā)明的實(shí)施例中，第 一 多層基板3 00的第一金屬層ll及其對接的第一介電層13兩者的端緣、第一金屬層14及其對接的第一介電層16兩者的端緣，以及第一金屬層17及其對接的第一介電層19兩者的端緣，均各與相鄰的第一金屬層和對應(yīng)第一介電層的端緣相對分離相對地，第二多層基板400的第二金屬層21及其對接的第二介電層23兩者的端緣、第二金屬層24及其對接的第二介電層26兩者的端緣，以及第二金屬層27及其對接的第二介電層29兩者的端緣，均各與其相鄰第二金屬層和第二介電層的端緣相對分離。此外，該介層洞1 、 2及3分別位于該第一介電層13、 該第一介電層16以及該第一介電層1 9的端緣。該介層洞 1、 2及3內(nèi)分別具有導(dǎo)電部，由一種導(dǎo)電材料所構(gòu)成。
當(dāng)以樣吏影々蟲刻4支術(shù)(Lithography Etching)、電鑄技術(shù)lectroplating)或金屬剝離制程(Metal Lift-off)等技術(shù)形成這些第一金屬層時，即可在該介層洞1、2及3內(nèi)同時形成導(dǎo)電部；也即，在形成第一金屬層 14、 17及19時是同時將該導(dǎo)電材料分別填入介層洞1 、 2及3內(nèi)，并且該導(dǎo)電材料是使用與這些第一金屬層11、 14及17相
同的金屬元素。然而，該導(dǎo)電部并非限定于此，也可以將形成該導(dǎo)電部的制程與形成這些第 一 金屬層 11、 14以及 17的制程分開執(zhí)行，并且導(dǎo)電部可與各第一金屬層 11、 1 4及1 7分別使用不同的材料，以適應(yīng)不同的需求。例如， 也可以在第一多層基板3 00的介電層及與其對應(yīng)的金屬層 兩者的端緣從其相鄰介電層及金屬層的端緣分離之后，再 分別在該介層洞1 、 2及3內(nèi)填入該導(dǎo)電部。當(dāng)該第 一 多層基板300與該第二多層基板400之間作 相互連結(jié)時，該第二多層基板400的第二金屬層 21、 24 及27的分離端緣會分別與該第 一 多層基板300的第 一 介 電層13、 16及19的各個分離端緣上的介層洞1、 2及3 內(nèi)的導(dǎo)電部相互黏結(jié)，以形成如圖1所示該交互連結(jié)結(jié)構(gòu) 中的 一 連結(jié)部12 0。黏結(jié)方式可以采用黏結(jié)劑4 、 5 、 6黏 結(jié)、以浸錫翻結(jié)、以共晶(Eutectic)翻結(jié)、以異方性導(dǎo)電膠 (Anisotropic Conductive Film)l占結(jié), 或者以金-金 (Gold-Gold)黏結(jié)、以金-銅(Gold-Copper)黏結(jié)等方式。通 過這些交互翁結(jié)方式，該第二金屬層21、 24以及27便與 第一金屬層11、 14及17相互連結(jié)成一體。通過該多層基 板間交互連結(jié)的結(jié)構(gòu)，即能達(dá)成第 一 芯片1 00與第二芯片 200間的直接互連。與現(xiàn)有技術(shù)未將這些多層基板介電層 及對應(yīng)的各金屬層相對分離而直接進(jìn)行封裝的結(jié)構(gòu)比較，由于第一多層基板300與第二多層基板400間，利用基板的分離端緣進(jìn)行交互連結(jié)，因此能有效地提高封裝密度并縮小該封裝體積，并且能進(jìn)一步提供任意可變形或可撓曲的特性，以作為軟性封裝較佳的封裝結(jié)構(gòu)。本發(fā)明的實(shí)施例中，雖以位于第 一 多層基板300各介電層13 、16、1 9的介層洞1 、 2 、 3內(nèi)的導(dǎo)電部是與第二多層基板400各第二金屬層21 、 24、 27間進(jìn)行一對一相
對的黏結(jié)為例，但并非以此為p艮，也可進(jìn)4亍選擇性的祐結(jié)或一對多基板連結(jié)請進(jìn) 一 步參考圖2 , 該圖所示為依據(jù)本發(fā)明第一實(shí)施例的多層基板間交互連結(jié)結(jié)構(gòu)的剖面圖，其中進(jìn)行了 一種界面附著強(qiáng)化處理處理區(qū)域以粗黑線表示。在第一芯片元件1 00與第 一 多層基板300之間、第二芯片元件200與第 二多層基板400間也可進(jìn)行 一 界面附著強(qiáng)化的處理，以增力口該第 一 芯片元件100、 第二芯片元件200分別與多層基板300 、 400的第 一 外層面間的附著強(qiáng)度(也即介電層與 硅間的附著強(qiáng)度)。此外，在制造本發(fā)明的第 一 多層基板 300及第二多層基板400時，除了這些第一、第二金屬層 端緣表面及這些第一、第二介電層的端緣表面以外的其它 表面區(qū)域也進(jìn)行該界面附著強(qiáng)化的處理，以增加該其它表 面區(qū)域的附著強(qiáng)度。值得特別注意的是，在第 一 介電層13 端緣與第 一 金屬層1 4端緣之間，第 一 介電層1 6端緣與第 一金屬層17端緣之間，第二介電層23端緣與第二金屬層 24端緣之間，第二介電層26端緣與第二金屬層27端緣之 間不會進(jìn)行該界面附著強(qiáng)化的處理，或者可對這些端緣間 進(jìn)行界面附著減弱的處理。因?qū)殡妼?介電層間端緣以外的其它表面區(qū)域進(jìn)行界面附著強(qiáng)化的處理，而未進(jìn)4亍該界面附著強(qiáng)化處理或進(jìn)行界面附著減弱處理的端緣，便能輕易地使與其它端緣相對分離。前述多層基板端緣分開的方式可利用雙面膠帶(例如UV tape)對貼于第多層基板300或第二多層基板4 0 0的第 一 外層面與第二外層面,再撕開膠帶則膠帶將順勢帶開未進(jìn)行該界面附著強(qiáng)化處理的端緣重復(fù)多次對貼與撕開膠帶的動作，便能分開多層未附著強(qiáng)化的端緣，但金屬層11、14、17、21 、24及27會分別與介電層13、 16、19、 23 、 26及29相連。通過該介電層/介電層間選擇性的 界面附著強(qiáng)化處理概念，即能完成本發(fā)明第 一 多層基板 3 0 0或第二多層基板4 0 0間交互連結(jié)的結(jié)構(gòu)。例如本發(fā)明中的這些介電層的材料為聚酰亞胺(Polyimide)，則便A匕 犯利用 一 氧氣或氬氣電漿制程處理，進(jìn)行前述界面附著強(qiáng)化的處理。前述第三基板可用于與第一多層基板300或一第二多層基板400的第二外層面進(jìn)行連結(jié)封裝，其封裝方式可采用球柵陣列封裝(BGA)、平面閘格陣列(LGA)、 針腳柵格陣列封裝(PGA)或打線接合(Wire Bond)等方式進(jìn)行。如第一多層基板300、第二多層基板400及第三基板均可為軟性多層內(nèi)連線基板。通過本發(fā)明多層基板間交互連結(jié)的結(jié)構(gòu)能提供可變形或可撓曲的特性，從而可作為這些軟性多層基板的封裝連結(jié)。圖3 A及圖3B為依據(jù)本發(fā)明制造多層基板間交互連結(jié)結(jié)構(gòu)的方法的完整流程圖。本發(fā)明制造多層基板間交互連結(jié)結(jié)構(gòu)的方法包括下列步驟步驟a.提供 一 晶圓元件，具有若干個芯片元件；步驟 b.對這些芯片元件的表面進(jìn)行一界面附著強(qiáng)化處理110、 210，以增加這些芯片元件表面的附著強(qiáng)度后， 涂布 一 介電層10、 20;步驟c.在該介電層的介層洞預(yù)定位置9形成若干個 介層洞后，再在金屬層預(yù)定位置形成一金屬層11、 21;步驟d.在該金屬層表面11、 21及該介電層表面端緣 以外的其它部分進(jìn)行該界面附著強(qiáng)化處理1 2 、 22 ,以增加 該其它部分的附著強(qiáng)度后，再涂布另一介電層12、 23;步驟e.重復(fù)步驟c與步驟d，以形成該多層基板； 步驟f.沿該端緣邊緣(圖標(biāo)步驟d .及步驟e .中的垂直線 d 1 、 d2 、 d3 )， 分割這些芯片元件及其對應(yīng)的這些多層 基板；步驟g.移除該晶圓元件的無芯片元件區(qū)域1 00-1;步驟h.利用雷射移除或介電層分離的方式，移除與 該第 一 芯片元件1 00相鄰介電層1 0的端緣10-1,露出對 應(yīng)該介電層1 0端緣的金屬層1 1端緣；步驟i.使第一多層基板300上至少一介電層的端緣及 與其對應(yīng)的金屬層的端緣從其它相鄰介電層及其對應(yīng)金 屬層的端緣分離；步驟j.將第 一 多層基板300的該至少 一 介電層分離 端緣上的 一 介層洞內(nèi)的 一 導(dǎo)電部黏結(jié)于第二多層基板400 的具分離端緣的金屬層，其熟結(jié)方式可使用浸錫，以共晶 (Eutectic)湊占結(jié)， 或以異方性導(dǎo)電月交 (Anisotropic Conductive Film)翁結(jié)，或以金-金(Gold-Gold)黏結(jié)，或以 金-銅(Gold-Copper)黏結(jié)等方式，以完成這些多層基板間 交互連結(jié)的結(jié)構(gòu)；以及步驟k.在這些多層基板的第二外層面與 一 第三基板 進(jìn)行連結(jié)封裝。如前所述，與第 一 多層基板3 00或 一 第二 多層基板400的第二外層面進(jìn)行連結(jié)封裝的方式，可以球 柵陣列封裝(BGA)、 平面閘格陣列(LGA)、 針腳柵格陣列 封裝(PGA)或打線接合(Wire Bond)等方式進(jìn)行。前述以及 圖3A與3B中，雖以第一多層基板300為例，但有關(guān)第二 多層基板 400或之后有關(guān)第三多層基板的制造也大致相 同。請參考圖4 ,該圖為依據(jù)本發(fā)明第二實(shí)施例的多層基 板間交互連結(jié)結(jié)構(gòu)的剖面圖，其中分割第二多層基板與第 三多層基板時，仍保留一第二金屬層27以及一第二介電
層29相互連結(jié)。請參考圖3A中步驟d.及步驟e.的表示圖， 前述為第 一 多層基板300的制造方法，第二多層基板400 的制造方法也可相同，假設(shè)d3 、 d4間為第二芯片元件200 與第二多層基板400; d2、 d3間為第三芯片元件與第三多 層基板5 00。與第 一 實(shí)施例不同之處在于步驟f.中沿圖標(biāo) 步驟d.及步驟e.中的垂直線d2、 d3、 d4,分割這些芯片 元件及其對應(yīng)的這些多層基板時，沿 d2 、 d4對這些芯片 元件及這些多層基板進(jìn)行完全的分割，但沿著d5從芯片 起，僅分割到第二金屬層27及第二介電層29為止，與 沿著d3從芯片起，僅分割到第二金屬層2 1及第二介電層 23為止，再將位于d3與d5間的各第二金屬層及第二介電 層相互分離，也即，第二多層基板400與第三多層基板500 間以第二金屬層27及第二介電層29直接連結(jié)。但與第一 實(shí)施例相同的是，第二實(shí)施例同樣具有第 一 多層基板3 0 0 與第二多層基板400間交互連結(jié)的結(jié)構(gòu)，因此，本發(fā)明提 供多層基板間多重交叉連結(jié)，更具有彈性的交互連結(jié)結(jié)構(gòu) 的概念。與現(xiàn)有技術(shù)相比，本發(fā)明所提供的多層基板間交互連結(jié)的 結(jié)構(gòu)及其制造方法，能使若干個任意種類的芯片元件間透過封裝各 個芯片的各個多層基板間的交互連結(jié)結(jié)構(gòu)直接互連，無須經(jīng)由第三 基板，并且其交互連結(jié)的結(jié)構(gòu)能提高封裝密度并縮小整體系統(tǒng)的封 裝體積。此外，本發(fā)明的多層基板間交互連結(jié)結(jié)構(gòu)能進(jìn)一步提供可 變形或可撓曲的特性，從而可作為軟性多層基板的連結(jié)封裝。與現(xiàn) 有技術(shù)相比，無論是有關(guān)芯片與芯片間的封裝，或多層基板間的連 結(jié)封裝，本發(fā)明均更具有高整合性、高封裝密度的系統(tǒng)級封裝能力。
權(quán)利要求
1. 一種多層基板間交互連結(jié)的結(jié)構(gòu)包括一第一多層基板以及一第二多層基板，該第一多層基板具有若干個相互交疊的第一金屬層與若干個第一介電層，該第二多層基板具有若干個相互交疊的第二金屬層與若干個第二介電層，其特征在于該第一多層基板進(jìn)一步具有若干個介層洞，其中至少一第一金屬層的端緣與其對應(yīng)的第一介電層的端緣相連接，而與其它相鄰第一金屬層和第一介電層的端緣相對分離；該第二多層基板的至少一第二金屬層的端緣與其對應(yīng)的第二介電層的端緣相連接，而與其它相鄰第二金屬層和第二介電層的端緣相對分離；該第一多層基板的介層洞位于第一介電層的端緣，并且每一介層洞內(nèi)具有一導(dǎo)電部；通過該第一多層基板的至少一第一金屬層的該導(dǎo)電部與該第二多層基板的至少一第二金屬層相互黏結(jié)以形成一連結(jié)部。
2.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于該第一多層基板的介電層的分離端緣以外的其它區(qū)域，進(jìn)行了 一界面附著強(qiáng)化處理，以增加這些介電層間的附著強(qiáng)度。
3.如權(quán)利要求2所述的結(jié)構(gòu)，其特征在于該界面附著強(qiáng)化處理為 一 電漿制程處理。
4.如權(quán)利要求3所述的結(jié)構(gòu)，其特征在于這些介電層的材料為聚酰亞胺。
5.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于這些介電層的材料為聚酰亞胺。
6.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于該第二多層基板的介電層的分離端緣以外的其它區(qū)域，進(jìn)行了一界面附著 強(qiáng)化的處理，以增加這些介電層間的附著強(qiáng)度
7.如權(quán)利要求6所述的結(jié)構(gòu)，其特征在于該附著處理為一電漿制程處理。
8.如權(quán)利要求7所述的結(jié)構(gòu)，其特征在于這些介電層的材料為聚酰亞胺。
9.如權(quán)利要求6所述的結(jié)構(gòu)，其特征在于這些介電層的材料為聚酰亞胺。
10.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于進(jìn)一步包括一第樸 心片元件，位于該第 一 多層基板的第 一 外層面。
11.如權(quán)利要求IO所述的結(jié)構(gòu)，其特征在于該第一芯片元件為邏輯元件、內(nèi)存元件、才莫擬元件、光電元件、微機(jī)電元件以及發(fā)光元件之中的任 一 元件。
12.如權(quán)利要求IO所述的結(jié)構(gòu)，其特征在于該第一樸 心片元件與該第 一 外層面間進(jìn)行了 一界面附著強(qiáng)化的處理以增加該第 一 芯片元件與該第 一 外層面間的附著強(qiáng)度。
13.如權(quán)利要求10所述的結(jié)構(gòu)，其特征在于進(jìn)一步包括一第二基板，用以對該第 一 芯片元件進(jìn)行連結(jié)封裝。
14.如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于進(jìn)一步包括第二片元件，位于該第二多層基板的第 一 外層面。
15 .如權(quán)利要求14所述的結(jié)構(gòu)，其特征在于該第二心片元件為邏輯元件、內(nèi)存元件、才莫擬元件、光電元件、微機(jī)電元件以及發(fā)光元件之中的任 一 元件。
16.如權(quán)利要求14所述的結(jié)構(gòu)，其特征在于該第二心片元件與該第 一 外層面間進(jìn)行了 一界面附著強(qiáng)化的處理，以增加該第二芯片元件與該第 一 外層面間的附著強(qiáng)度。
17.如權(quán)利要求14所述的結(jié)構(gòu)，其特征在于進(jìn)一步包括一第_一基板，用以對該第二芯片元件進(jìn)行連結(jié)封裝。
18. 如權(quán)利要求1所迷的結(jié)構(gòu)，其特征在于進(jìn) 一 步包括 一 第 三基板，用以對該第一多層基板或該第二多層基板進(jìn)行連結(jié)封裝。
19. 如權(quán)利要求18所述的結(jié)構(gòu)，其特征在于該第三基板為 一軟性基板。
20. 如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于該第 一 多層基板 為 一 軟性基板。
21. 如權(quán)利要求1所述的結(jié)構(gòu)，其特征在于該第二多層基板 為 一 軟性基板。
22 . —種制造若干個多層基板間交互連結(jié)結(jié)構(gòu)的方法，可適用于兩個芯片元件以上的連接，這些多層基板具有若干相互交疊的金屬層與若干個介電層，其特征在于二該制造方法包括下列步驟使每一多層基板上至少一介電層及與其對應(yīng)的金屬層的二山緣從其它相鄰介電層局部及其對應(yīng)金屬層的端緣分離以及將其中一多層基板的該至少一介電層的分離端緣上的一介層洞''內(nèi)的 一 導(dǎo)電部黏結(jié)于另一多層基板的分離端緣的金屬層，以完成這些多層基板間交互連結(jié)的結(jié)構(gòu)。
23. 如權(quán)利要求22所述的方法，其特征在于進(jìn) 一 步包括移 除與這些芯片元件相鄰介電層的端緣，以露出對應(yīng)該介電 層的該金屬層的端緣這 一 步驟。
24. 如權(quán)利要求22所述的方法，其特征在于在分離步驟 之前，進(jìn)一步包括在這些芯片元件上形成這些多層基板這 一步驟。
25. 如權(quán)利要求24所述的方法，其特征在于形成這些多層 基板的步驟進(jìn) 一 步包括對這些芯片元件的表面進(jìn)行 一 界 面附著強(qiáng)化處理，以增加這些芯片元件表面附著強(qiáng)度這一步驟。
26.如權(quán)利要求24所述的方法，其特征在于形成這些多層 基板的步驟進(jìn) 一 步包括下列步驟(A) 在這些芯片元件的表面，涂布一介電層；(B) 在該介電層上依序形成若干個介層洞及一金屬層；(C) 在該金屬層表面及該介電層表面的端緣以外的 其它區(qū)域進(jìn)行 一 界面附著強(qiáng)化處理，以增加該其它區(qū)域的 附著強(qiáng)度后，再涂布另一介電層；以及(D)重復(fù)步驟(B)與步驟(C),以形成這些多層基板。
27.如權(quán)利要求26所述的方法，其特征在于該界面附著強(qiáng)化處理為 一 電漿制程處理。
28.如權(quán)利要求26所述的方法,其特征在于進(jìn)一步包括提供_日 ■ 曰日圓元件，其具有這些芯片元件這 一 步驟。
29.如權(quán)利要求28所述的方法，其特征在于進(jìn)一步包括沿該端緣分割這些芯片元件及其對應(yīng)的多層基板這一步驟。
30.如權(quán)利要求29所述的方法,其特征在于在分割這些芯片元件的步驟之后，進(jìn)一步包括移除該晶圓元件的無心巧元件區(qū)域這 一 步驟。
31.如權(quán)利要求22所述的方法,其特征在于在縣結(jié)的步驟之后，進(jìn)一步包括對這些多層基板與 一 第三基板進(jìn)行連結(jié)封裝這一步驟。
32.一種制造多層基板間交互連結(jié)結(jié)構(gòu)的方法其特征在于該方法包括下列步驟(a)提供 一 晶圓元件，具有若干個芯片元件(b)對若干個芯片元件的表面進(jìn)行 一 界面附著強(qiáng)化處理以增加這些芯片元件表面的附著強(qiáng)度后，涂布介電層(c)在該介電層上依序分別形成若干個介層洞及金屬層(d)在該金屬層表面及該介電層表面的端緣以外的其它區(qū)域進(jìn)行該界面附著強(qiáng)化處理，以增加該其它區(qū)域的附著強(qiáng)度后，再涂布另一介電層；(e)重復(fù)步驟c與步驟d ，以形成該多層基板(f)沿該端緣，分割這些芯片元件及其對應(yīng)的這些多層基板；(g)移除該晶圓元件的無芯片元件區(qū)域；(h)移除與這些芯片元件相鄰介電層的端緣，露出對應(yīng)該介電層的金屬層的端緣；(i)使每 一 多層基板上至少 一 介電層及與其對應(yīng)的金屬層的端緣從其它相鄰介電層及其對應(yīng)金屬層的端緣分離以及(j)將其中 一 多層基板的該至少 一 介電層的分離二山 禍緣上的一介層洞內(nèi)的一導(dǎo)電部黏結(jié)于另一多層基板的分離端緣的金屬層，以完成這些多層基板間交互連結(jié)的結(jié)構(gòu)
33.如權(quán)利要求32所述的方法，其特征在于在黏結(jié)的步驟之后進(jìn)一步包括對這些多層基板與一第三基板進(jìn)行連結(jié)封裝的步驟k。
全文摘要
一種多層基板間交互連結(jié)的結(jié)構(gòu)及其制造方法。該結(jié)構(gòu)包括第一多層基板與第二多層基板。第一多層基板具有第一金屬層、第一介電層以及介層洞，其中一第一金屬層的端緣與其對應(yīng)的第一介電層的端緣相連接，與其它相鄰第一金屬層和第一介電層的端緣則相對分離。第二多層基板具有第二金屬層與第二介電層，一第二金屬層的端緣與其對應(yīng)的第二介電層的端緣相連接，與其它相鄰第二金屬層和第二介電層的端緣則相對分離。介層洞位于第一多層基板的第一介電層的端緣，介層洞內(nèi)具有一導(dǎo)電部。第一金屬層的導(dǎo)電部與第二多層基板的第二金屬層相互黏結(jié)。
文檔編號H05K1/14GK101212864SQ20061006366
公開日2008年7月2日 申請日期2006年12月29日 優(yōu)先權(quán)日2006年12月29日
發(fā)明者楊之光 申請人:巨擘科技股份有限公司