能接收毫伏級信號的高速鎖存器的制造方法
【技術領域】
[0001 ] 本發(fā)明涉及一種能接收毫伏信號的高速鎖存器。
【背景技術】
[0002]現(xiàn)代通信對數(shù)據(jù)率和傳輸距離的要求越來越高，但串擾、反射等非理想因素的影響使得接收器收到的信號質(zhì)量很差。因此高速信號傳輸電路中，越來越多的集成了 Ε0Μ(目艮圖檢測)電路來檢測接收到的信號質(zhì)量，通過判斷眼圖的張開程度來對均衡器系數(shù)進行調(diào)整，從而恢復出正確的數(shù)據(jù)，采樣器是Ε0Μ電路中重要的部分。
[0003]目前Ε0Μ電路中比較常見的做法是先經(jīng)過一個高速比較器，將小信號轉(zhuǎn)換為CML(電流模)電平(一般200mV~800mV)，再送給觸發(fā)器采樣，如圖1所示。此方案相對結構復雜，因此會消耗更多的面積和功耗。
[0004]傳統(tǒng)鎖存器存在的缺陷:傳統(tǒng)的鎖存器結構如圖2所示。區(qū)域I為采樣電路，Q11、Q12和Rll、R12組成差分共射級放大電路，在采樣狀態(tài)時，對輸入電壓信號進行放大，但在放大高速信號時，增益一般只有1~2左右。區(qū)域II為鎖存電路，Q13、Q14和Rll、R12為正反饋電路，對采樣到的信號進行鎖存。Q15、Q16為偏置電流切換開關，控制采樣和鎖存狀態(tài)的切換。
[0005]當輸入信號為CML電平時，鎖存器時鐘為高(CLK+為高，CLK-為低)時，偏置電流流過Q5，在通過采樣電路，鎖存器處于采樣狀態(tài)，Qll、Q12和Rll、R12將輸入信號放大，輸出結點輸出采樣信號。鎖存器時鐘為低(CLK+為低，CLK-為高)時，偏置電流通過Q6流過鎖存電路，鎖存器處于鎖存狀態(tài)，Q13、Q14和Rll、R12正反饋電路將采樣狀態(tài)的電壓鎖存，此過程的電平如圖3所示。因為輸出電流與輸入信號電壓相關，如圖4所示，輸入信號幅度大于3VT(VT=26mV)，所以采樣輸出電流足夠大，使得電平能在需要的時間內(nèi)轉(zhuǎn)換到需要的電壓。
[0006]當輸入信號為mV級的電壓信號時，鎖存狀態(tài)的輸出結點電壓為CML電平，當轉(zhuǎn)換到采樣狀態(tài)時，采樣電路(Q11、Q12和R11、R12)的輸出電流很小，對輸出結點(0UT+、0UT_)充電能力很弱，不能在短時間內(nèi)(半個時鐘周期)使輸出結點達到目標電壓，導致鎖存出錯，如圖5所示。因此傳統(tǒng)的鎖存器結構不能處理低幅值的輸入信號。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的在于克服現(xiàn)有技術的不足，提供一種能接收毫伏級信號的高速鎖存器，解決鎖存器對毫伏級的高速信號的接收問題，去掉傳統(tǒng)Ε0Μ電路的比較器結構，減小功耗，簡化電路結構。
[0008]本發(fā)明的目的是通過以下技術方案來實現(xiàn)的:能接收毫伏級信號的高速鎖存器，它包括參考電流源，為鎖存器提供參考電流；采樣放大電路，對輸入信號進行采樣放大；鎖存電路，將采樣放大電路采樣點數(shù)據(jù)進行鎖存；電流放大電路，在鎖存器由鎖存狀態(tài)切換到采樣狀態(tài)時對采樣電路的充放電電流進行放大；采樣放大電路與電流放大電路連接，電流放大電路與鎖存電路連接；電流放大電路包括射級跟隨器，射級跟隨器的電流增益為β，鎖存器由鎖存狀態(tài)切換到采樣狀態(tài)時，采樣電路的充放電電流經(jīng)電流放大電路放大β倍后，具有足夠電流對輸出結點充放電。
[0009]所述的采樣放大電路包括第一三極管Q1、第二三極管Q2、第一電阻R1、第二電阻R2和第二 M0S管M2，輸入信號的正端口與第一三極管Q1的基極連接，輸入信號的負端口與第二三極管Q2的基極連接，第一三極管Q1的集電極與第一電阻R1連接，第二三極管Q2的集電極與第二電阻R2連接，第一電阻R1和第二電阻R2的另一端與電源電壓連接，第一三極管Q1和第二三極管Q2的發(fā)射極與第二 M0S管M2的漏極連接，第二 M0S管M2的源極接地，柵極與參考電流源連接。
[0010]所述的電流放大電路包括第三三極管Q3、第四三極管Q4、第五三極管Q5、第六三極管Q6、第七三極管Q7、第八三極管Q8、第三M0S管M3和第四M0S管Μ4，第三三極管Q3和第四三極管Q4的集電極與電源電壓連接，第三三極管Q3的基極與第一三極管Q1的集電極連接，第四三極管Q4的基極與第二三極管Q2的集電極連接，第三三極管Q3的發(fā)射極與第七三極管Q7的集電極連接，第四三極管Q4的發(fā)射極與第八三極管Q8的集電極連接，第七三極管Q7和第八三極管Q8的基極共同與負時鐘信號連接，第七三極管Q7的發(fā)射極與第三M0S管M3的漏極連接，第八三極管Q8的發(fā)射極與第四M0S管的漏極連接，第五三極管Q5的集電極與第一三極管Q1的集電極連接，第六三極管Q6的集電極與第二三極管Q2的集電極連接，第五三極管Q5和第六三極管Q6的基極共同與正時鐘信號連接，第五三極管Q5的發(fā)射極與第三M0S管M3的漏極連接，第六三極管Q6的發(fā)射極與第四M0S管的漏極連接，第三M0S管M3和第四M0S管Μ4的柵極與參考電流源連接，源極接地。
[0011]所述的鎖存電路包括第三電阻R3、第四電阻R4、第九三極管Q9、第十三極管Q10和第五M0S管Μ5，第三電阻R3、第四電阻R4的一端與電源電壓連接，第三電阻R3的另一端與第九三極管Q9的集電極連接，第四電阻R4的另一端與第十三極管Q10的集電極連接，第九三極管Q9的集電極與第七三極管Q7的集電極連接，第十三極管Q10的集電極與第八三極管Q8的集電極連接，第九三極管Q9的基極與第十三極管Q10的集電極連接，第十三極管Q10的基極與第九三極管Q9的集電極連接，第九三極管Q9和第十三極管Q10的發(fā)射極與第五M0S管Μ5的漏極連接，第九三極管Q9的集電極還與正輸出端口連接，第十三極管Q10的集電極還與負輸出端口連接，第五M0S管Μ5的柵極與參考電流源連接，源極接地。
[0012]所述的參考電流源包括參考電流源和第一 M0S管Ml，第一 M0S管Ml的漏極和基極與參考電流源連接，源極接地。
[0013]本發(fā)明的有益效果是:本發(fā)明提供了一種能接收毫伏級信號的高速鎖存器，解決了鎖存器對毫伏級的高速信號的接收問題，去掉了傳統(tǒng)Ε0Μ電路的比較器結構，減小了功耗，簡化了電路結構。
【附圖說明】
[0014]圖1為傳統(tǒng)Ε0Μ(眼圖檢測)電路中的采樣結構；
圖2為傳統(tǒng)鎖存器結構；
圖3為傳統(tǒng)鎖存器CML電平輸入采樣輸出圖；
圖4為輸出電流與輸入電壓的關系； 圖5為傳統(tǒng)鎖存器毫伏級信號輸入采樣輸出圖；
圖6為本發(fā)明的新型鎖存器結構；
圖7為本發(fā)明毫伏級信號采樣輸出圖。
【具體實施方式】
[0015]下面結合附圖進一步詳細描述本發(fā)明的技術方案，但本發(fā)明的保護范圍不局限于以下所述。
[0016]如圖6所示，能接收毫伏級信號的高速鎖存器，它包括參考電流源，為鎖存器提供參考電流；采樣放大電路，對輸入信號進行采樣放大；鎖存電路，將采樣放大電路采樣點數(shù)據(jù)進行鎖存；電流放大電路，在鎖存器由鎖存狀態(tài)切換到采樣狀態(tài)時對采樣電路的充放電電流進行放大；采樣放大電路與電流放大電路連接，電流放大電路與鎖存電路連接；電流放大電路包括射級跟隨器，射級跟隨器的電流增益為β，鎖存器由鎖存狀態(tài)切換到采樣狀態(tài)時，采樣電路的充放電電流經(jīng)電流放大電路放大β倍后，具有足夠電流對輸出結點充放電。
[0017]所述的采樣放大電路包括第一三極管Q1、第二三極管Q2、第一電阻R1、第二電阻R2和第二 M0S管M2，輸入信號的正端口與第一三極管Q1的基極連接，輸入信號的負端口與第二三極管Q2的基極連接，第一三極管Q1的集電極與第一電阻R1連接，第二三極管Q2的集電極與第二電阻R2連接，第一電阻R1和第二電阻R2的另一端與電源電壓連接，第一三極管Q1和第二三極管Q2的發(fā)射極與第二 M0S管M2的漏極連接，第二 M0S管M2的源極接地，柵極與參考電流源連接。
[0018]所述的電流放大電路包括第三三極管Q3、第四三極管Q4、第五三極管Q5、第六三極管Q6、第七三極管Q7、第八三極管Q8、第三M0S管M3和第四M0S管Μ4，第三三極管Q3和第四三極管Q4的集電極與電源電壓連接，第三三極管Q3的基極與第一三極管Q1的集電極