抗單粒子翻轉(zhuǎn)的自恢復(fù)鎖存器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及抗輻射集成電路設(shè)計領(lǐng)域，使用三?；ユi結(jié)構(gòu)及CWSP單元電路構(gòu)成加固鎖存器設(shè)計，實(shí)現(xiàn)對單粒子翻轉(zhuǎn)的完全容忍，并能實(shí)現(xiàn)存儲邏輯狀態(tài)的自恢復(fù)功能，具體為一種抗單粒子翻轉(zhuǎn)的自恢復(fù)鎖存器。
【背景技術(shù)】
[0002]隨著集成電路工藝技術(shù)的發(fā)展，集成電路的特征尺寸和工作電壓不斷下降，電路節(jié)點(diǎn)的關(guān)鍵電荷也在不斷減小。集成電路對宇宙射線中子或α粒子引發(fā)的瞬態(tài)故障愈發(fā)敏感。高能粒子轟擊所誘發(fā)的單粒子翻轉(zhuǎn)(single event upset SEU)愈發(fā)嚴(yán)重，在納米工藝下單粒子翻轉(zhuǎn)已經(jīng)成為影響集成電路可靠性的主要問題。
[0003]鎖存器是一種基本的時序元件，鎖存器的單粒子翻轉(zhuǎn)加固設(shè)計，對于提高集成電路的可靠性具有重要的意義。目前針對鎖存器的抗輻射加固設(shè)計主要存在以下兩個缺點(diǎn)，一是很多加固鎖存器設(shè)計都存在未加固的節(jié)點(diǎn)，其不能實(shí)現(xiàn)對單粒子翻轉(zhuǎn)的完全容忍，無法適用于高可靠性的系統(tǒng)；二是很多加固鎖存器設(shè)計由于不具有自恢復(fù)功能，不能適用于門控時鐘電路。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是克服現(xiàn)有抗輻射加固鎖存器設(shè)計中存在的不足，提供一種抗單粒子翻轉(zhuǎn)的自恢復(fù)鎖存器，該鎖存器實(shí)現(xiàn)對單粒子翻轉(zhuǎn)的完全容忍，并且具有自恢復(fù)功能，可以很好的適用于門控時鐘電路。
[0005]本發(fā)明采用的技術(shù)方案是:
抗單粒子翻轉(zhuǎn)的自恢復(fù)鎖存器，包括三個傳輸門、三個鐘控反相器、四個CWSP單元；所述的三個傳輸門依次為第一傳輸門(11)、第二傳輸門(12)、第三傳輸門(13);三個鐘控反相器依次為第一鐘控反相器(21)、第二鐘控反相器(22)、第三鐘控反相器(23);四個CWSP單元依次為第一 CWSP單元(31)、第二 CWSP單元(32 )、第三CWSP單元(33 )、第四CWSP單元
(34);每個CWSP單元電路內(nèi)均含有兩個信號輸入端口和一個信號輸出端口，依次為第一信號輸入端INl、第二信號輸入端IN2和信號輸出端OUT ；
其中，第一傳輸門(11)的信號輸入端為本鎖存器的數(shù)據(jù)輸入端，第一傳輸門(11)的信號輸出端分別與第一 CWSP單元(31)的第一信號輸入端、第二 CWSP單元(32)的第一信號輸入端、第三鐘控反相器(23)的信號輸出端相連接；第二傳輸門(12)的信號輸入端為本鎖存器的數(shù)據(jù)輸入端，第二傳輸門(12)的信號輸出端分別與第一 CWSP單元(31)的第二信號輸入端、第三CWSP單元(33)的第一信號輸入端、第二鐘控反相器(22)的信號輸出端相連接；第三傳輸門(13)的信號輸入端為本鎖存器的數(shù)據(jù)輸入端，第三傳輸門(13)的信號輸出端分別與第二 CWSP單元(32)的第二信號輸入端、第三CWSP單元(33)的第二信號輸入端、第一鐘控反相器(21)的信號輸出端相連接；第一 CffSP單元(31)的信號輸出端分別與第一鐘控反相器(21)的信號輸入端、第四CWSP單元(34)的第一信號輸入端相連接；第一鐘控反相器(21)的信號輸出端分別與第二 CWSP單元(32)的第二信號輸入端、第三CWSP單元
(33)的第二信號輸入端相連接；第二 CWSP單元(32)的信號輸出端分別與第二鐘控反相器
(22)的信號輸入端、第四CWSP單元(34)的第二信號輸入端相連接；第二鐘控反相器(22)的信號輸出端分別與第一 CWSP單元(31)的第二信號輸入端、第三CWSP單元(33)的第一信號輸入端相連接；第三CWSP單元(33)的信號輸出端與第三鐘控反相器(23)的信號輸出端相連接；第三鐘控反相器(23)的信號輸出端分別與第一 CWSP單元(31)的第一信號輸入端、第二 CWSP單元(32)的第一信號輸出端相連接；第四CWSP單元(34)的信號輸出端為本鎖存器的數(shù)據(jù)輸出端；
所述的第一傳輸門(11)、第二傳輸門(12)、第三傳輸門(13)具有相同的時鐘；第一鐘控反相器(21)、第二鐘控反相器(22)、第三鐘控反相器(23)具有相同的時鐘。
[0006]本發(fā)明的有益效果在于:
本發(fā)明通過三?；ユi的電路結(jié)構(gòu)和CWSP單元實(shí)現(xiàn)對單粒子翻轉(zhuǎn)的完全容忍，同時使鎖存器具有自恢復(fù)功能，可以很好的適用于門控時鐘電路，克服了現(xiàn)有大多數(shù)加固鎖存器不能實(shí)現(xiàn)對單粒子翻轉(zhuǎn)的完全容忍和不適用于門控時鐘的缺陷。本發(fā)明所提出的加固鎖存器可以有效的解決單粒子翻轉(zhuǎn)對集成電路的影響，同時所提出的加固鎖存器具有電路結(jié)構(gòu)簡單、可靠性高、面積開銷和功耗開銷小的優(yōu)點(diǎn)。
【附圖說明】
[0007]為了更好的闡述本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)，下面結(jié)合附圖對本發(fā)明進(jìn)一步說明。
[0008]圖1是本發(fā)明所述的抗單粒子翻轉(zhuǎn)的自恢復(fù)鎖存器電路原理圖。
[0009]圖2是CWSP單元電路原理圖。
[0010]圖3是CWSP單元電路的真值表。
【具體實(shí)施方式】
[0011]本發(fā)明所提出的抗單粒子翻轉(zhuǎn)的自恢復(fù)鎖存器，電路結(jié)構(gòu)如圖1所示，其包括三個傳輸門、三個鐘控反相器、四個CWSP單元；所述的三個傳輸門依次為第一傳輸門11、第二傳輸門12、第三傳輸門13 ;三個鐘控反相器依次為第一鐘控反相器21、第二鐘控反相器22、第三鐘控反相器23 ;四個CWSP單元依次為第一 CWSP單元31、第二 CWSP單元32、第三CWSP單元33、第四CWSP單元34 ;每個CWSP單元電路內(nèi)均含有第一信號輸入端、第二信號輸入端和信號輸出端；
其中，第一傳輸門11的信號輸入端為本鎖存器的數(shù)據(jù)輸入端，第一傳輸門11的信號輸出端分別與第一 CWSP單元31的第一信號輸入端、第二 CWSP單元32的第一信號輸入端、第三鐘控反相器23的信號輸出端相連接；第二傳輸門12的信號輸入端為本鎖存器的數(shù)據(jù)輸入端，第二傳輸門12的信號輸出端分別與第一 CWSP單元31的第二信號輸入端、第三CWSP單元33的第一信號輸入端、第二鐘控反相器22的信號輸出端相連接；第三傳輸門13的信號輸入端為本鎖存器的數(shù)據(jù)輸入端，第三傳輸門13的信號輸出端分別與第二 CWSP單元32的第二信號輸入端、第三CWSP單元33的第二信號輸入端、第一鐘控反相器21的信號輸出端相連接；第一 CWSP單元31的信號輸出端分別與第一鐘控反相器21的信號輸入端、第四CWSP單元34的第一信號輸入端相連接；第一鐘控反相器21的信號輸出端分別與第二 CWSP單元32的第二信號輸入端、第三CWSP單元33的第二信號輸入端相連接；第二 CWSP單元32的信號輸出端分別與第二鐘控反相器22的信號輸入端、第四CWSP單元34的第二信號輸入端相連接；第二鐘控反相器22的信號輸出端分別與第一 CWSP單元31的第二信號輸入端、第三CWSP單元33的第一信號輸入端相連接；第三CWSP單元33的信號輸出端與第三鐘控反相器23的信號輸出端相連接；第三鐘控反相器23的信號輸出端分別與第一 CWSP單元31的第一信號輸入端、第二 CWSP單元32的第一信號輸出端相連接；第四CWSP單元34的信號輸出端為本鎖存器的數(shù)據(jù)輸出端；第一傳輸門11、第二傳輸門12、第三傳輸門13具有相同的時鐘；第一鐘控反相器21、第二鐘控反相器22、第三鐘控反相器23具有相同的時鐘。
[0012]圖2所示的是CWSP單元電路原理圖。CWSP單元由第一 PMOS管MP1、第二 PMOS管MP2、第一匪OS管麗I和第二匪OS管麗2組成；其中，
第一 PMOS管MPl的柵極與第一 NMOS管MNl的柵極相連接，第一 PMOS管MPl的柵極與第一 NMOS管麗I柵極之間的節(jié)點(diǎn)為CWSP單元電路的第一信號輸入端皿；第一 PMOS管MPl的漏極與第二 PMOS管MP2的源極相連接；第二 PMOS管MP2的柵極與第二 NMOS管MN2的柵極相連接，第二 PMOS管MP2的柵極與第二 NMOS管麗2柵極之間的節(jié)點(diǎn)為CWSP單元電路的第二信號輸入端IN2 ;第二 PMOS管MP2的漏極與第一 NMOS管麗I的漏極相連接，第二PMOS管MP2的漏極與第一 NMOS管麗I的漏極之間的節(jié)點(diǎn)為CWSP單元電路的信號輸出入端OUT ;第一 NMOS管MNl的襯底接地；第一 NMOS管MNl的源極與第二 NMOS管MN2的漏極相連接，第二 NMOS管MN2的源極以及第二 NMOS管MN2的襯底均接地；第一 PMOS管MPl的源極、第一 PMOS管MPl的襯底和第二 PMOS管MP2的襯底分別與電源VDD相連接。
[0013]圖3是圖2所示的CWSP單元電路的真值表。
[0014]CffSP單元是通過復(fù)制反相器電路來實(shí)現(xiàn)的，CffSP單元包括兩個信號輸入端、一個信號輸出端；依次為第一信號輸入端IN1、第二信號輸入端IN2、信號輸出端OUT。如果CWSP單元的第一信號輸入端和第二信號輸出端的邏輯值相同，此時CWSP單元實(shí)現(xiàn)輸出對輸入邏輯取反的功能；如果CWSP的第一信號輸入端和第二信號輸入端的邏輯值不同，此時CSWP單元進(jìn)入高阻態(tài)，輸出保持不變。
[0015]下面對本發(fā)明所提出的鎖存器的工作原理進(jìn)行說明，具體的工作原理如下:
當(dāng)CLK為高電平，該鎖存器處于透明模式，其中第一傳輸門11、第二傳輸門12、第三傳輸門13打開；第一鐘控反相器21、第二鐘控反相器22、第三鐘控反相器23關(guān)閉。該鎖存器的數(shù)據(jù)輸入端D端口輸入的數(shù)據(jù)通過第一傳輸門11分別到達(dá)第一 CWSP單元31的第一信號輸入端、第二 CWSP單元32的第一信號輸入端；通過第二傳輸門12分別到達(dá)第一 CWSP單元31的第二信號輸入端、第三CWSP單元33的第一信號輸入端；通過第三傳輸門13分別達(dá)到第二 CWSP單元32的第二信號輸入端、第三CWSP單元33的第二信號輸入端。數(shù)據(jù)經(jīng)過第一 CWSP單元31、第二 CWSP單元32、第三CWSP單元33后，由第一 CWSP單元31的信號輸出端到達(dá)第四CWSP單元34的第一信號輸入端，由第二 CWSP單元32的信號輸出端到達(dá)第四CWSP單元34的第二信號輸入