混合型有源?場(chǎng)間隙延伸漏極mos晶體管的制作方法
【專利摘要】一種集成電路(100)包括具有并行交替的有源間隙漂移區(qū)和場(chǎng)間隙漂移區(qū)的延伸漏極MOS晶體管(102)。延伸漏極MOS晶體管包括在場(chǎng)間隙漂移區(qū)上具有場(chǎng)板的柵極。延伸漏極MOS晶體管可以以對(duì)稱嵌套配置形成。用于形成包含延伸漏極MOS晶體管的集成電路的工藝提供并行交替的有源間隙漂移區(qū)和場(chǎng)間隙漂移區(qū)，其中柵極在場(chǎng)間隙漂移區(qū)上具有場(chǎng)板。
【專利說明】混合型有源-場(chǎng)間隙延伸漏極MOS晶體管
[0001 ] 本申請(qǐng)是于2011年10月26日提交的名稱為“混合型有源-場(chǎng)間隙延伸漏極MOS晶體管”的中國(guó)專利申請(qǐng)201180051651.8(PCT/US2011/057843)的分案申請(qǐng)。
技術(shù)領(lǐng)域
[0002 ]本發(fā)明涉及集成電路，更具體地涉及集成電路中的延伸漏極MOS晶體管。
【背景技術(shù)】
[0003]集成電路可以包括延伸漏極金屬氧化物半導(dǎo)體(MOS)晶體管，其中在漏極區(qū)中的漂移區(qū)鄰近溝道區(qū)，這類晶體管例如橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)晶體管、雙擴(kuò)散金屬氧化物半導(dǎo)體(DMOS)晶體管或漏極延伸金屬氧化物半導(dǎo)體(DEMOS)晶體管。通常，漂移區(qū)中的平均摻雜小于MOS晶體管的源極區(qū)中的平均摻雜密度的一半。漂移區(qū)由柵極延伸場(chǎng)板覆蓋的延伸漏極M O S晶體管(有時(shí)被稱為場(chǎng)間隙M O S晶體管)可以展示出高于1伏的擊穿電壓，但由于漏極中的場(chǎng)氧化物元件終止場(chǎng)板，因此在漏極中可能具有不期望大的電阻。在漂移區(qū)上沒有場(chǎng)板的延伸漏極MOS晶體管(有時(shí)稱為有源間隙MOS晶體管)由于在柵極邊緣處產(chǎn)生熱載流子，因此可能不期望地展示出低于10伏的擊穿電壓和退化的可靠性。

【發(fā)明內(nèi)容】

[0004]集成電路可以包括具有并行交替的有源間隙漂移區(qū)和場(chǎng)間隙漂移區(qū)的延伸漏極MOS晶體管。延伸漏極MOS晶體管包括在場(chǎng)間隙漂移區(qū)上方具有場(chǎng)板的柵極?？梢孕纬蓪?duì)稱嵌套配置的延伸漏極MOS晶體管。公開了形成集成電路的工藝。
【附圖說明】
[0005]圖1A和圖1B是以連續(xù)制造階段描繪的、包含根據(jù)實(shí)施例形成的混合型有源-場(chǎng)間隙延伸漏極MO S晶體管的集成電路的透視圖。
[0006]圖2是包含根據(jù)另一個(gè)實(shí)施例形成的混合型有源-場(chǎng)間隙延伸漏極MOS晶體管的集成電路的透視圖。
[0007]圖3是包含根據(jù)其他實(shí)施例形成的混合型有源-場(chǎng)間隙延伸漏極MOS晶體管的集成電路的透視圖。
[0008]圖4A和圖4B分別是集成電路的頂視圖和剖視圖，該集成電路包含根據(jù)實(shí)施例以對(duì)稱嵌套配置形成的混合型有源-場(chǎng)間隙延伸漏極MOS晶體管。
【具體實(shí)施方式】
[0009]集成電路可以包括具有多個(gè)并行交替的有源間隙漂移區(qū)和場(chǎng)間隙漂移區(qū)的混合型有源-場(chǎng)間隙延伸漏極MOS晶體管。場(chǎng)板是柵極的延伸部分。場(chǎng)板終止于延伸漏極MOS晶體管的漏極中的場(chǎng)氧化物元件。
[0010]圖1A和圖1B示出以連續(xù)制造階段描繪的、包含根據(jù)實(shí)施例形成的混合型有源-場(chǎng)間隙延伸漏極MOS晶體管102的集成電路100。集成電路100形成在襯底104中和在其上，該襯底可以為單晶硅晶片、絕緣體上硅(SOI)晶片、具有不同晶向區(qū)域的混合晶向技術(shù)(HOT)晶片或其他適用于制造集成電路100的材料。在襯底104中緊靠延伸漏極MOS晶體管102的溝道區(qū)108形成延伸漏極MOS晶體管102的延伸漏極106。延伸漏極106包括漂移區(qū)110。延伸漏極106可以由例如包括以下步驟的工藝形成:在襯底104上通過光刻工藝形成光刻膠的離子注入掩模，以便暴露延伸漏極106的區(qū)域;將摻雜劑離子注入到襯底104中由離子注入掩模暴露的區(qū)域中；移除離子注入掩模;以及對(duì)襯底104進(jìn)行退火，以便激活注入的摻雜劑。在延伸漏極106中鄰近漂移區(qū)110形成場(chǎng)氧化物元件112。場(chǎng)氧化物112可以是例如主要由250到600納米厚的二氧化硅構(gòu)成。場(chǎng)氧化物元件112可以通過如圖1A描繪的淺槽隔離(STI)工藝、硅局部氧化(LOCOS)工藝或其他方法形成。STI工藝可以包括以下步驟:在襯底104上形成氧化層;在氧化層上形成氮化硅層;圖形化氮化硅層，以便暴露場(chǎng)氧化物112的一區(qū)域;在襯底中暴露的區(qū)域中刻蝕槽至一合適深度，以便得到期望厚度的場(chǎng)氧化物112;在槽的側(cè)壁和底部上生長(zhǎng)熱氧化物層；通過化學(xué)氣相淀積(CVD)、高密度等離子體(HDP)或高縱橫比工藝(HARP)用二氧化硅填充槽;從氮化硅層的頂表面去除不需要的二氧化硅；以及去除氮化硅層。LOCOS工藝可以包括以下步驟:在襯底104上形成氧化層;在氧化層上形成氮化硅層；圖形化氮化硅層，以便暴露場(chǎng)氧化物112的一區(qū)域;在暴露的區(qū)域中襯底104的頂表面上生長(zhǎng)熱氧化層至一合適厚度，以便得到期望厚度的場(chǎng)氧化物112;以及去除氮化硅層。
[0011]延伸漏極106在場(chǎng)氧化物元件112的下面延伸。在本實(shí)施例的替代版本中，可以在形成延伸漏極106之前形成場(chǎng)氧化物元件112。
[0012]參考圖1B，在襯底104上溝道區(qū)108和漂移區(qū)110上方形成柵極介電層114。柵極介電層114可以是例如二氧化硅、氮氧化硅、氧化鋁、氮氧化鋁、氧化鉿、硅酸鉿、鉿硅氧氮化物、氧化鋯、硅酸鋯、鋯硅氧氮化物、上述材料的組合或其他絕緣材料的一層或多層。由于在50°C到800°C之間的溫度下暴露于含氮的等離子體或含氮的環(huán)境氣體，因此柵極介電層114可能包括氮。柵極介電層114的厚度可以為每伏柵源偏壓2.5到3.0納米。可以通過多種柵極電介質(zhì)形成工藝中的任何一種來形成柵極介電層114，例如熱氧化、氧化物層的等離子體氮化和/或通過原子層淀積(ALD)的介電材料淀積。
[0013]在柵極介電層114上形成延伸漏極MOS晶體管102的柵極116，以便暴露漂移區(qū)110的有源間隙區(qū)118，并且在有源間隙區(qū)118間形成延伸至場(chǎng)氧化物元件112上的場(chǎng)板120。柵極116可以通過例如包括以下步驟的工藝形成:在柵極介電層114上方形成柵極材料層，例如多晶的硅，通常被稱為多晶硅;利用光刻工藝在柵極材料層上方形成包括光刻膠的柵極刻蝕掩模，以便覆蓋柵極116的一區(qū)域;通過反應(yīng)離子刻蝕(RIE)工藝執(zhí)行柵極刻蝕工藝，RIE工藝從由柵極刻蝕掩模暴露的區(qū)域中的柵極材料層去除材料;以及去除柵極刻蝕掩模。
[0014]漂移區(qū)110在場(chǎng)板120下面的區(qū)域?yàn)閳?chǎng)間隙漂移區(qū)。本實(shí)施例的一個(gè)版本中，相鄰場(chǎng)板120間的每個(gè)有源間隙區(qū)118的有源間隙寬度122小于2微米。在其他版本中，每個(gè)有源間隙區(qū)118的有源間隙寬度122小于I微米?？梢栽跂艠O116的側(cè)表面上形成柵極側(cè)壁間隔層。
[0015]在延伸漏極106中緊靠有源間隙區(qū)118和場(chǎng)氧化物元件112形成漏極接觸擴(kuò)散區(qū)124。在襯底104中緊靠溝道區(qū)108且在延伸漏極106對(duì)面形成延伸漏極MOS晶體管102的源極126。漏極接觸擴(kuò)散區(qū)124和源極126可以例如通過包括以下步驟的工藝同時(shí)形成:通過光刻工藝在集成電路100的現(xiàn)有頂表面上形成光刻膠的離子注入掩模，以便暴露漏極接觸擴(kuò)散區(qū)124的一區(qū)域和源極126的一區(qū)域;將摻雜劑離子注入到襯底104中由離子注入掩模暴露的區(qū)域中；去除離子注入掩模;以及對(duì)襯底104進(jìn)行退火，以便激活注入的摻雜劑。
[0016]可以在襯底104中形成背柵接觸擴(kuò)散區(qū)128，以便與溝道區(qū)108電連接。背柵接觸擴(kuò)散區(qū)128(如果形成)可以如圖1B所描繪地分布，或可以是局部的。背柵接觸擴(kuò)散區(qū)128可以例如通過包括以下步驟的工藝形成:通過光刻工藝在集成電路100的現(xiàn)有頂表面上方形成光刻膠的離子注入掩模，以便暴露背柵接觸擴(kuò)散區(qū)128的一區(qū)域;將摻雜劑離子注入到襯底104中由離子注入掩模暴露的區(qū)域中；去除離子注入掩模；以及對(duì)襯底104進(jìn)行退火，以便激活注入的摻雜劑。
[0017]在源極126上和可選地在背柵接觸擴(kuò)散區(qū)128(如果存在)上形成源極觸點(diǎn)130。在漏極接觸擴(kuò)散區(qū)124上形成漏極觸點(diǎn)132。在本實(shí)施例的一個(gè)版本中，鄰近每個(gè)有源間隙區(qū)118且鄰近每個(gè)場(chǎng)氧化物元件112，與重疊場(chǎng)氧化物元件112的每個(gè)場(chǎng)板120相對(duì)地形成每個(gè)漏極觸點(diǎn)132。觸點(diǎn)130和132可以例如通過包括以下步驟的工藝形成:用通過光刻工藝形成的觸點(diǎn)光刻膠圖形，在襯底104上方預(yù)金屬介電(PMD)層的頂表面上定義觸點(diǎn)區(qū)域;通過利用RIE工藝去除PMD層材料來刻蝕觸點(diǎn)區(qū)域中的接觸孔，以暴露襯底104;以及用接觸襯墊金屬(例如鈦)和接觸填充金屬(通常是鎢)來填充接觸孔，然后用刻蝕和/或CMP方法從PMD層的頂表面去除接觸填充金屬。
[0018]在延伸漏極MOS晶體管102的工作期間，有源間隙區(qū)118可以提供通過漂移區(qū)110的期望阻抗，而場(chǎng)板120可以減小有源間隙區(qū)118中的電場(chǎng)，以便提供期望的高擊穿電壓和期望水平的熱載流子可靠性。
[0019]在本實(shí)施例的一個(gè)版本中，延伸漏極MOS晶體管102可以是N溝道，如圖1A和圖1B所示。在另一個(gè)版本中，延伸漏極MOS晶體管102可以是P溝道。
[0020]圖2示出包含根據(jù)另一個(gè)實(shí)施例形成的混合型有源-場(chǎng)間隙延伸漏極MOS晶體管202的集成電路200。在柵極介電層204上形成延伸漏極MOS晶體管202的柵極206，以便具有錐形的場(chǎng)板208。每個(gè)錐形場(chǎng)板208在氧化物元件212上方的漏極末端寬度210比每個(gè)錐形場(chǎng)板208在錐形場(chǎng)板208的與對(duì)應(yīng)的場(chǎng)氧化物元件212相對(duì)的一側(cè)上的源極末端寬度214小至少100納米。在本實(shí)施例的一個(gè)版本中，每個(gè)有源間隙區(qū)218的源極末端有源間隙寬度216小于2微米。在其他版本中，每個(gè)有源間隙區(qū)218的源極末端有源間隙寬度216小于I微米。每個(gè)錐形場(chǎng)板208的漏極末端寬度210和源極末端寬度214是使得有源間隙區(qū)的頂表面上的每個(gè)點(diǎn)在場(chǎng)間隙漂移區(qū)中的相鄰場(chǎng)板的一微米范圍內(nèi)。錐形場(chǎng)板208和有源間隙區(qū)218的尺寸可以被調(diào)整為提供期望的擊穿電壓值、導(dǎo)通電流和熱載流子可靠性。
[0021 ]在本實(shí)施例的一個(gè)版本中，延伸漏極MOS晶體管202可以是N溝道，如圖2所示。在另一個(gè)版本中，延伸漏極MOS晶體管202可以是P溝道。
[0022]圖3是包含根據(jù)其他實(shí)施例形成的混合型有源-場(chǎng)間隙延伸漏極MOS晶體管302的集成電路300的透視圖。在柵極介電層304上形成延伸漏極MOS晶體管302的柵極306，以便具有倒錐形場(chǎng)板308。每個(gè)倒錐形場(chǎng)板308在場(chǎng)氧化物元件312上方的漏極末端寬度310比每個(gè)倒錐形場(chǎng)板308在倒錐形場(chǎng)板308的與對(duì)應(yīng)的場(chǎng)氧化物元件312相對(duì)的一側(cè)上的源極末端寬度314大至少100納米。在本實(shí)施例的一個(gè)版本中，每個(gè)有源間隙區(qū)318的源極末端有源間隙寬度316小于2微米。在其他版本中，每個(gè)有源間隙區(qū)318的源極末端有源間隙寬度316小于I微米。倒錐形場(chǎng)板308和有源間隙區(qū)318的尺寸可以被調(diào)整為提供期望的擊穿電壓值、導(dǎo)通電流和熱載流子可靠性。
[0023I在本實(shí)施例的一個(gè)版本中，延伸漏極MOS晶體管302可以是N溝道，如圖3所示。在另一個(gè)版本中，延伸漏極MOS晶體管302可以是P溝道。
[0024]圖4A和4B示出包含根據(jù)實(shí)施例以對(duì)稱嵌套配置形成的混合型有源-場(chǎng)間隙延伸漏極MOS晶體管402的集成電路400。參考圖4A，延伸漏極MOS晶體管402包括第一部分404和第二部分406。在第一部分404和第二部分406中以交替線性配置在延伸漏極MOS晶體管402的延伸漏極中形成場(chǎng)氧化物元件408，如圖4所描繪的。延伸漏極在場(chǎng)氧化物元件408下面延伸且橫向經(jīng)過場(chǎng)氧化物元件408，并且延伸漏極包括在第一部分404中的第一漂移區(qū)和在第二部分406中的第二漂移區(qū)。延伸漏極MOS晶體管402包括在第一部分404中緊靠第一漂移區(qū)的第一溝道區(qū)，并且包括在第二部分406中緊靠第二漂移區(qū)的第二溝道區(qū)，使得第二溝道區(qū)位于延伸漏極的與第一溝道區(qū)相對(duì)的一側(cè)。分別在第一漂移區(qū)和第一溝道區(qū)上方的柵極介電層上，以及在第二漂移區(qū)和第二溝道區(qū)上方的柵極介電層上形成第一柵極部件410和第二柵極部件412。第一柵極部件410和第二柵極部件412可以在延伸漏極MOS晶體管402的一端或兩端處可選地連接。第一柵極部件410包括第一場(chǎng)板414，其延伸到場(chǎng)氧化物元件408上。第一場(chǎng)板414覆蓋第一部分404中的第一場(chǎng)間隙漂移區(qū)，其與第一有源間隙區(qū)416交替。第二柵極部件412包括第二場(chǎng)板418，其延伸到場(chǎng)氧化物元件408上。第二場(chǎng)板418覆蓋第二部分406中的第二場(chǎng)間隙漂移區(qū)，其與第二有源間隙區(qū)420交替。第一場(chǎng)板414與第二有源間隙區(qū)420對(duì)齊，且第二場(chǎng)板418與第一有源間間隙區(qū)416對(duì)齊。在本實(shí)施例的一個(gè)版本中，相鄰的第一場(chǎng)板414之間的每個(gè)第一有源間隙區(qū)416的有源間隙寬度和相鄰的第二場(chǎng)板418之間的每個(gè)第二有源間隙區(qū)420的有源間隙寬度小于2微米。在其他版本中，每個(gè)第一有源間隙區(qū)域416和每個(gè)第二有源間隙區(qū)420的有源間隙寬度小于I微米。
[0025]在第一部分404中緊靠第一溝道區(qū)且鄰近第一柵極部件410形成第一源極422。可以鄰近第一源極422形成第一背柵接觸擴(kuò)散區(qū)424，以便與第一溝道區(qū)電連接。在第二部分406中緊靠第二溝道區(qū)且鄰近第二柵極部件412形成第二源極426?？梢脏徑诙礃O426形成第二背柵接觸擴(kuò)散區(qū)428，以便與第二溝道區(qū)電連接。在延伸漏極中緊靠第一有源間隙區(qū)416和第二有源間隙區(qū)420且緊靠場(chǎng)氧化物元件408形成漏極接觸擴(kuò)散區(qū)430。
[0026]在漏極接觸擴(kuò)散區(qū)430上鄰近第一有源間隙區(qū)416和第二有源間隙區(qū)420形成漏極觸點(diǎn)432，使得每個(gè)漏極觸點(diǎn)432提供漏極電流給對(duì)應(yīng)的鄰近有源間隙區(qū)416或420以及與有源間隙區(qū)相對(duì)的對(duì)應(yīng)的場(chǎng)間隙漂移區(qū)。在本實(shí)施例的一個(gè)版本中，鄰近每個(gè)第一有源間隙區(qū)416和每個(gè)第二有源間隙區(qū)420形成漏極觸點(diǎn)432。在第一源極422上并且可選地在第一背柵接觸擴(kuò)散區(qū)424(如果存在)上形成第一源極觸點(diǎn)434。在第二源極426上并且可選地在第二背柵接觸擴(kuò)散區(qū)428(如果存在)上形成第二源極觸點(diǎn)436?？梢哉{(diào)整場(chǎng)氧化物元件408、第一有源間隙區(qū)416和第二有源間隙區(qū)420、第一場(chǎng)間隙漂移區(qū)和第二場(chǎng)間隙漂移區(qū)以及漏極接觸擴(kuò)散區(qū)430的尺寸和位置，從而降低延伸漏極MOS晶體管402的總面積，同時(shí)提供期望的導(dǎo)通電流、期望的擊穿電壓和期望的熱載流子可靠性。
[0027]參考圖4B，延伸漏極438在襯底440中形成，并且包括第一部分404中的第一漂移區(qū)442和第二部分406中的第二漂移區(qū)444。第一柵極部件410在第一柵極介電層446上形成，第二柵極部件412在第二柵極介電層448上形成。
[0028]在本實(shí)施例的一個(gè)版本中，延伸漏極MOS晶體管402可以是η溝道，如圖4Β中示出。在另一個(gè)版本中，延伸漏極MOS晶體管402可以是P溝道。
[0029]本發(fā)明涉及的本領(lǐng)域技術(shù)人員應(yīng)該理解，在不背離本發(fā)明的范圍的情況下，所描述的示例實(shí)施例可以變化，且其它實(shí)施例可以實(shí)現(xiàn)。
【主權(quán)項(xiàng)】
1.一種集成電路，其包括: 襯底； 延伸漏極金屬氧化物半導(dǎo)體(MOS)晶體管，所述延伸漏極MOS晶體管包括: 延伸漏極，其在所述襯底中，所述延伸漏極包括漂移區(qū)，所述漂移區(qū)包括交替的場(chǎng)間隙漂移區(qū)和有源間隙區(qū)； 溝道區(qū)域，其在所述襯底中，所述溝道區(qū)緊靠所述漂移區(qū)； 場(chǎng)氧化物元件，其在所述延伸漏極中，鄰近所述場(chǎng)間隙漂移區(qū)且與所述溝道區(qū)相對(duì)，使得所述延伸漏極在所述場(chǎng)氧化物元件下面延伸； 柵極介電層，其在所述襯底上，在所述溝道區(qū)和所述漂移區(qū)上方； 柵極，其在所述柵極介電層上，在所述溝道區(qū)上方，所述柵極包括在所述場(chǎng)間隙漂移區(qū)上方的場(chǎng)板，所述場(chǎng)板延伸到所述場(chǎng)氧化物元件上；以及源極，其在所述襯底中，緊靠所述溝道區(qū)且鄰近所述柵極。2.根據(jù)權(quán)利要求1所述的集成電路，其中鄰近每個(gè)所述有源間隙區(qū)存在至少一個(gè)漏極觸點(diǎn)，并且鄰近每個(gè)所述場(chǎng)氧化物元件、與重疊所述場(chǎng)氧化物元件的場(chǎng)板相對(duì)地存在至少一個(gè)漏極觸點(diǎn)。3.根據(jù)權(quán)利要求1所述的集成電路，其中所述場(chǎng)板具有錐形形狀，使得每個(gè)所述場(chǎng)板在所述場(chǎng)氧化物元件上方的漏極末端寬度比每個(gè)所述場(chǎng)板在所述場(chǎng)板的與所述場(chǎng)氧化物元件相對(duì)的一側(cè)上的源極末端寬度小至少100納米。4.根據(jù)權(quán)利要求1所述的集成電路，其中所述場(chǎng)板具有倒錐形形狀，使得每個(gè)所述場(chǎng)板在所述場(chǎng)氧化物元件上方的漏極末端寬度比每個(gè)所述場(chǎng)板在所述場(chǎng)板的與所述場(chǎng)氧化物元件相對(duì)的一側(cè)上的源極末端寬度大至少100納米。5.根據(jù)權(quán)利要求1所述的集成電路，其中所述延伸漏極MOS晶體管還包括: 漏極接觸擴(kuò)散區(qū)，其在所述延伸漏極中，緊靠所述有源間隙區(qū)和所述場(chǎng)氧化物元件； 漏極觸點(diǎn)，其在所述漏極接觸擴(kuò)散區(qū)上；以及 源極觸點(diǎn)，其在所述源極上。6.一種集成電路，其包括: 襯底； 延伸漏極MOS晶體管，其為對(duì)稱嵌套配置，所述延伸漏極MOS晶體管包括: 延伸漏極，其在所述襯底中，所述延伸漏極包括所述延伸漏極MOS晶體管的第一部分中的第一漂移區(qū)和所述延伸漏極MOS晶體管的第二部分中的第二漂移區(qū)，所述第一漂移區(qū)包括交替的第一場(chǎng)間隙漂移區(qū)和第一有源間隙區(qū)，并且所述第二漂移區(qū)包括交替的第二場(chǎng)間隙漂移區(qū)和第二有源間隙區(qū)； 第一溝道區(qū)，其在所述第一部分中的所述襯底中，所述第一溝道區(qū)緊靠所述第一漂移區(qū)； 第二溝道區(qū)，其在所述第二部分中的所述襯底中，所述第二溝道區(qū)緊靠所述第二漂移區(qū)，使得所述第二溝道區(qū)位于所述延伸漏極的與所述第一溝道區(qū)相對(duì)的一側(cè)上； 場(chǎng)氧化物元件，其以交替線性配置設(shè)置在所述延伸漏極中，使得所述延伸漏極在所述場(chǎng)氧化物元件下面延伸，并且所述場(chǎng)氧化物元件鄰近所述第一場(chǎng)間隙漂移區(qū)，與所述第一溝道區(qū)相對(duì)，且鄰近所述第二場(chǎng)間隙漂移區(qū)，與所述第二溝道區(qū)相對(duì)； 柵極介電層，其在所述襯底上，在所述第一溝道區(qū)和所述第一漂移區(qū)上方，且在所述第二溝道區(qū)和所述第二漂移區(qū)上方；第一柵極部件，其在所述柵極介電層上，在所述第一溝道區(qū)上方，所述第一柵極部件包括在所述第一場(chǎng)間隙漂移區(qū)上方的第一場(chǎng)板，所述第一場(chǎng)板延伸到所述場(chǎng)氧化物元件上；第二柵極部件，其在所述柵極介電層上，在所述第二溝道區(qū)上方，所述第二柵極部件包括在所述第二場(chǎng)間隙漂移區(qū)上方的第二場(chǎng)板，所述第二場(chǎng)板延伸到所述場(chǎng)氧化物元件上；第一源極，其在所述襯底上，緊靠所述第一溝道區(qū)且鄰近所述第一柵極部件；以及第二源極，其在所述襯底上，緊靠所述第二溝道區(qū)且鄰近所述第二柵極部件； 漏極觸點(diǎn)，其在所述漏極接觸擴(kuò)散區(qū)上，鄰近所述第一有源間隙區(qū)和所述第二有源間隙區(qū)； 第一源極觸點(diǎn)，其在所述第一源極上；以及 第二源極觸點(diǎn)，其在所述第二源極上。7.根據(jù)權(quán)利要求6所述的集成電路，其中所述漏極觸點(diǎn)鄰近每個(gè)所述第一有源間隙區(qū)和每個(gè)所述第二有源間隙區(qū)而形成。8.根據(jù)權(quán)利要求7所述的集成電路，其中所述延伸漏極MOS晶體管還包括: 漏極接觸擴(kuò)散區(qū)，其在所述延伸漏極中，緊靠所述第一有源間隙區(qū)、所述第二有源場(chǎng)區(qū)和所述場(chǎng)氧化物元件； 漏極觸點(diǎn)，其在所述漏極接觸擴(kuò)散區(qū)域上，鄰近所述第一有源間隙區(qū)和所述第二有源間隙區(qū)； 第一源極觸點(diǎn)，其在所述第一源極上；以及 第二源極觸點(diǎn)，其在所述第二源極上。9.一種形成集成電路的工藝，其包括: 提供襯底； 通過包括以下步驟的工藝形成延伸漏極MOS晶體管: 在所述襯底中形成延伸漏極，使得所述延伸漏極包括具有交替的場(chǎng)間隙漂移區(qū)和有源間隙區(qū)的漂移區(qū)域，并且所述延伸漏極緊靠所述延伸漏極MOS晶體管的溝道區(qū)； 在所述襯底中形成溝道區(qū)，使得溝道區(qū)緊靠所述漂移區(qū)； 在所述延伸漏極中鄰近所述場(chǎng)間隙漂移區(qū)且與所述溝道區(qū)相對(duì)地形成場(chǎng)氧化物元件，使得所述延伸漏極在所述場(chǎng)氧化物元件下面延伸； 在所述襯底上所述溝道區(qū)和所述漂移區(qū)的上方形成柵極介電層； 在所述柵極介電層上所述溝道區(qū)的上方形成柵極，使得所述柵極包括在所述場(chǎng)間隙漂移區(qū)上方延伸到所述場(chǎng)氧化物元件上的場(chǎng)板；以及 在所述襯底中緊靠所述溝道區(qū)且鄰近所述柵極形成源極。10.根據(jù)權(quán)利要求9所述的工藝，其中鄰近每個(gè)所述有源間隙區(qū)存在至少一個(gè)漏極觸點(diǎn)，并且鄰近每個(gè)所述場(chǎng)氧化物元件、與重疊所述場(chǎng)氧化物元件的場(chǎng)板相對(duì)地存在至少一個(gè)漏極觸點(diǎn)。
【文檔編號(hào)】H01L21/782GK106057797SQ201610377205
【公開日】2016年10月26日
【申請(qǐng)日】2011年10月26日
【發(fā)明人】S·P·彭哈卡, J·林
【申請(qǐng)人】德克薩斯儀器股份有限公司