半導(dǎo)體裝置的制造方法
【專利摘要】本發(fā)明涉及半導(dǎo)體裝置。提供能夠在不使裝置整體的工作停止的情況下抑制貫通電流在變換部中流動的半導(dǎo)體裝置。在具備：生成基準(zhǔn)電壓的基準(zhǔn)電壓生成電路（22）、對由基準(zhǔn)電壓生成電路（22）生成的基準(zhǔn)電壓Vref進行升壓來生成偏置電壓的升壓電路（24）、以及將根據(jù)電源電壓VDD生成且用于控制液晶顯示裝置（32）的驅(qū)動的顯示信號的電位變換為由升壓電路（24）生成的偏置電壓的電位的電平移位器（28）的半導(dǎo)體裝置（10A）中，在電源電壓VDD的電壓值或從生成電源電壓VDD的太陽能電池（20）流出的電源電流的電流值為不足預(yù)先確定的閾值的情況下，使基準(zhǔn)電壓生成電路（22）和升壓電路（24）的至少一個的工作停止。
【專利說明】
半導(dǎo)體裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體裝置。
【背景技術(shù)】
[0002]以往，在對液晶顯示裝置的驅(qū)動進行控制的驅(qū)動電路中，通常使用升壓電路和電平移位器(變換部)(例如，參照專利文獻I。)。此外，在進行將基準(zhǔn)電壓升壓為3倍以上的電壓的升壓工作的升壓電路中，作為開關(guān)元件而通常使用高耐壓晶體管，以使升壓工作用的開關(guān)元件不會壞。
[0003]此外，在升壓電路中使用高耐壓晶體管的情況下，高耐壓晶體管的導(dǎo)通電阻的電阻值比較大，漏極電流的電流值比較小，因此，升壓電路的升壓效率降低，液晶顯示裝置的顯示品質(zhì)降低。因此，為了使液晶顯示裝置的顯示品質(zhì)良好(提高升壓效率)，進行以下對策:使高耐壓晶體管的尺寸變大，使高耐壓晶體管的導(dǎo)通電阻的電阻值變小，使漏極電流的電流值變大。
[0004]現(xiàn)有技術(shù)文獻專利文獻
專利文獻1:日本特開平11-014961號公報。
[0005]發(fā)明要解決的課題
可是，進行了上述對策的升壓電路即使在以比較低的電壓進行升壓工作的情況下也保持比較高的升壓效率(例如，80%左右)。因此，在電平移位器中，在將根據(jù)電源電壓生成的比該電源電壓低的電位的電壓的顯示信號變換為由升壓電路升壓而生成的偏置電壓時，存在貫通電流流動的情況。該貫通電流是在電源電壓的電壓值為不足規(guī)定值的情況下由于上述顯示信號的電壓值與偏置電壓的電壓值的差變大而產(chǎn)生的。
[0006]此外，貫通電流在電平移位器中流動，由此，在液晶顯示裝置中發(fā)生閃爍或裝置整體的功耗增加。
[0007]在專利文獻I所記載的技術(shù)中，在取出電池而通過電容器的靜電電容向電平移位器供給的電源電壓為不足電平移位器的最低工作電壓的情況下，抑制起因于貫通電流在電平移位器中流動的液晶顯示裝置的閃爍。但是，在專利文獻I所記載的技術(shù)中，通過使液晶用驅(qū)動電壓和基準(zhǔn)電壓(GND)短路來使蓄積在電容器中的電荷放電，從而抑制上述閃爍，因此，存在裝置整體的工作停止這樣的問題點。

【發(fā)明內(nèi)容】

[0008]本發(fā)明是為了解決上述問題點而完成的，其目的在于提供一種能夠在不使裝置整體的工作停止的情況下抑制貫通電流在變換部中流動的半導(dǎo)體裝置。
[0009]用于解決課題的方案
為了達成上述目的，第一發(fā)明的半導(dǎo)體裝置具備:生成部，生成基準(zhǔn)電壓;升壓部，對由所述生成部生成的基準(zhǔn)電壓進行升壓來生成偏置電壓;變換部，將根據(jù)電源電壓生成且用于對顯示裝置的驅(qū)動進行控制的顯示信號的電位變換為由所述升壓部生成的偏置電壓的電位；以及控制部，在所述電源電壓的電壓值或從生成所述電源電壓的電源流出的電源電流的電流值為不足預(yù)先確定的閾值的情況下，進行使所述生成部和所述升壓部的至少一個的工作停止的控制。
[0010]為了達成上述目的，第二發(fā)明的半導(dǎo)體裝置具備:生成部，生成基準(zhǔn)電壓;升壓部，基于時鐘信號對由所述生成部生成的基準(zhǔn)電壓進行升壓來生成偏置電壓;變換部，將根據(jù)電源電壓生成且用于對顯示裝置的驅(qū)動進行控制的顯示信號的電位變換為由所述升壓部生成的偏置電壓的電位；以及切換部，被輸入所述時鐘信號，并且，根據(jù)所述電源電壓的電壓值或從生成所述電源電壓的電源流出的電源電流的電流值是否為預(yù)先確定的閾值以上來對向所述升壓部的所述時鐘信號的輸出和輸出停止進行切換。
[0011]發(fā)明效果
根據(jù)本發(fā)明，得到能夠在不使裝置整體的工作停止的情況下抑制貫通電流在變換部中流動這樣的效果。
【附圖說明】
[0012]圖1是示出第一實施方式的半導(dǎo)體裝置的結(jié)構(gòu)的一個例子的框圖。
[0013]圖2是示出第一實施方式的驅(qū)動控制處理的流程的一個例子的流程圖。
[0014]圖3是示出第一實施方式的變形例的半導(dǎo)體裝置的結(jié)構(gòu)的一個例子的框圖。
[0015]圖4是示出第一實施方式的變形例的電壓檢測電路的結(jié)構(gòu)的一個例子的電路圖。
[0016]圖5是示出第一實施方式的變形例的半導(dǎo)體裝置的工作的一個例子的時間圖。
[0017]圖6是示出第一實施方式的變形例的半導(dǎo)體裝置的結(jié)構(gòu)的一個例子的框圖。
[0018]圖7是示出第一實施方式的變形例的半導(dǎo)體裝置的結(jié)構(gòu)的一個例子的框圖。
[0019]圖8是示出第一實施方式的變形例的半導(dǎo)體裝置的結(jié)構(gòu)的一個例子的框圖。
[0020]圖9是示出第一實施方式的變形例的半導(dǎo)體裝置的結(jié)構(gòu)的一個例子的框圖。
[0021]圖10是示出第二實施方式的半導(dǎo)體裝置的結(jié)構(gòu)的一個例子的框圖。
[0022]圖11是示出第二實施方式的半導(dǎo)體裝置的工作的一個例子的時間圖。
[0023]圖12是示出第三實施方式的半導(dǎo)體裝置的結(jié)構(gòu)的一個例子的框圖。
[0024]圖13是示出第三實施方式的電壓檢測電路的結(jié)構(gòu)的一個例子的電路圖。
[0025]圖14是示出第三實施方式的半導(dǎo)體裝置的工作的一個例子的時間圖。
[0026]圖15是示出第四實施方式的半導(dǎo)體裝置的結(jié)構(gòu)的一個例子的框圖。
[0027]圖16是示出第四實施方式的電壓檢測電路的結(jié)構(gòu)的一個例子的電路圖(一部分框圖)。
【具體實施方式】
[0028]以下，參照附圖，詳細地說明用于實施本發(fā)明的方式例。
[0029][第一實施方式]
首先，參照圖1來說明本實施方式的半導(dǎo)體裝置1A的結(jié)構(gòu)。
[0030]如圖1所示，本實施方式的半導(dǎo)體裝置1A具備:連接太陽能電池20的輸出端的基準(zhǔn)電壓生成電路22、升壓電路24、邏輯電路26、電平移位器(level shifter)28、驅(qū)動器電路30、電壓檢測電路34、以及其他的電路36。
[0031]本實施方式的太陽能電池20為將太陽光等的光能變換為功率的電池，將與光能對應(yīng)的電源電壓VDD向各結(jié)構(gòu)部位供給。
[0032]本實施方式的基準(zhǔn)電壓生成電路22根據(jù)電源電壓VDD生成基準(zhǔn)電壓Vref并向升壓電路24輸出。本實施方式的升壓電路24基于升壓時鐘信號將從基準(zhǔn)電壓生成電路22輸入的基準(zhǔn)電壓Vref升壓為N倍(在本實施方式中，為3倍。)來生成偏置電壓，并向電平移位器28輸出。再有，本實施方式的升壓電路24采用包含電荷栗(charge pump)電路的升壓電路，但是，并不限定于此。例如，升壓電路24也可以采用包含電感器(inductor)的升壓電路等包含電荷栗電路以外的升壓電路。
[0033]本實施方式的邏輯電路26根據(jù)電源電壓VDD生成用于控制液晶顯示裝置32的驅(qū)動的顯示信號即為比電源電壓VDD低的電位的電壓VDDL的顯示信號并向電平移位器28輸出。本實施方式的電平移位器28將從邏輯電路26輸入的顯示信號的電位變換為從升壓電路24輸入的偏置電壓的電位，將變換后的顯示信號(以下，稱為“變換后信號”。)向驅(qū)動器電路30輸出。
[0034]本實施方式的驅(qū)動器電路30基于從電平移位器28輸入的變換后信號將對液晶顯示裝置32的顯示(點亮)和非顯示(熄滅)進行控制的信號向液晶顯示裝置32輸出。關(guān)于本實施方式的液晶顯示裝置32，作為一個例子，具備多個所謂7段類型(segment type)的LED(Light Emitting D1de，發(fā)光二極管)，根據(jù)向段端子(segment terminal)和共用端子(common terminal)的輸入信號，切換各LED的各段的顯示和非顯示。再有，在圖1中，為了避免錯綜復(fù)雜而省略了圖示，但是，在本實施方式中，作為一個例子，電平移位器28根據(jù)段端子和共用端子的數(shù)量而設(shè)定多個。此外，在本實施方式中，作為一個例子，驅(qū)動器電路30相對于多個(在本實施方式中，為2個)電平移位器28各一個地設(shè)置。
[0035]本實施方式的電壓檢測電路34對從太陽能電池20供給的電源電壓VDD的電壓值進行檢測，并向后述的CPlXCentral Processing Unit，中央處理單元)40輸出。本實施方式的其他的電路36具備以上說明了的結(jié)構(gòu)部位以外的半導(dǎo)體裝置10A的工作所需要的電路。關(guān)于本實施方式的其他的電路36，作為一個例子，具備:對半導(dǎo)體裝置10A的整體的工作進行管理的CPU40、預(yù)先存儲有各種程序或各種參數(shù)等的R0M(Read Only Memory，只讀存儲器)42、以及閃速存儲器等非易失性的存儲器44。
[0036]本實施方式的CPU40取得由電壓檢測電路34檢測的電源電壓VDD的電壓值，根據(jù)所取得的電壓值將對基準(zhǔn)電壓生成電路22的工作進行控制的控制信號向基準(zhǔn)電壓生成電路22輸出。具體地，CPU40在電源電壓VDD的電壓值不足預(yù)先確定的閾值Vl的情況下，將使基準(zhǔn)電壓生成電路22的工作停止的停止信號向基準(zhǔn)電壓生成電路22輸出。此外，CPU40在電源電壓VDD的電壓值為閾值Vl以上的情況下將使基準(zhǔn)電壓生成電路22的工作開始的驅(qū)動信號向基準(zhǔn)電壓生成電路22輸出。再有，作為上述閾值VI，例如，只要應(yīng)用通過使用了半導(dǎo)體裝置1A的實機器(real machine)的實驗或基于半導(dǎo)體裝置10A的設(shè)計規(guī)格的計算機模擬等而預(yù)先得到為貫通電流在電平移位器28中開始流動的電源電壓VDD的電壓值的下限值的值、或針對該下限值參照了規(guī)定的富余(margin)值的值等即可。
[0037]另一方面，關(guān)于本實施方式的基準(zhǔn)電壓生成電路22，在從CPU40輸入驅(qū)動信號的期間，工作狀態(tài)變?yōu)轵?qū)動狀態(tài)，進行通常的工作，此外，關(guān)于基準(zhǔn)電壓生成電路22，在從CPU40輸入停止信號的期間，工作狀態(tài)變?yōu)橥Ｖ範(fàn)顟B(tài)。
[0038]接著，參照圖2來對本實施方式的半導(dǎo)體裝置1A的作用進行說明。再有，圖2是示出在開始向半導(dǎo)體裝置1A的電源端子的驅(qū)動用的功率的供給時由CPlMOiR的驅(qū)動控制處理程序的處理的流程的流程圖。此外，本驅(qū)動控制處理程序被預(yù)先安裝在R0M42中。
[0039]在圖2的步驟100中，CPU40取得由電壓檢測電路34檢測的電源電壓VDD的電壓值。在下一個步驟102中，CPU40判定通過上述步驟100的處理取得的電源電壓VDD的電壓值是否為不足閾值Vl XPU40在該判定為否定判定的情況下轉(zhuǎn)移到步驟106的處理，另一方面，在該判定為肯定判定的情況下轉(zhuǎn)移到步驟104的處理。
[0040]在步驟104中，CPU40將上述停止信號向基準(zhǔn)電壓生成電路22輸出。基準(zhǔn)電壓生成電路22在被輸入上述停止信號的期間停止工作。此外，當(dāng)基準(zhǔn)電壓生成電路22的工作停止時，也不進行由升壓電路24進行的升壓工作，不向電平移位器28輸入偏置電壓。因此，也不進行由電平移位器28進行的變換工作的結(jié)果是，能夠抑制貫通電流在電平移位器28中流動。
[0041 ] 在步驟106中，CPU40將上述驅(qū)動信號向基準(zhǔn)電壓生成電路22輸出。關(guān)于基準(zhǔn)電壓生成電路22，在被輸入上述驅(qū)動信號的期間，工作狀態(tài)變?yōu)轵?qū)動狀態(tài)。此外，當(dāng)基準(zhǔn)電壓生成電路22的工作開始而變?yōu)轵?qū)動狀態(tài)時，進行由升壓電路24進行的升壓，向電平移位器28輸入偏置電壓，開始半導(dǎo)體裝置1A的通常的工作。
[0042]在步驟108中，CPU40判定預(yù)先確定的結(jié)束定時是否到來，在該判定為否定判定的情況下，返回到上述步驟100的處理，另一方面，在該判定為肯定判定的情況下，結(jié)束本驅(qū)動控制處理程序。再有，在本實施方式中，作為上述結(jié)束定時，應(yīng)用了停止向半導(dǎo)體裝置1A的電源端子的驅(qū)動用的功率的供給的定時來作為一個例子。
[0043]再有，在本實施方式中，通過CPU40將上述驅(qū)動信號和停止信號直接輸出到基準(zhǔn)電壓生成電路22中，但是，并不限定于此。例如，假設(shè)半導(dǎo)體裝置1A構(gòu)成為:將與上述驅(qū)動信號和停止信號對應(yīng)的信息被寫入到寄存器或存儲器44的規(guī)定的區(qū)域等中的情況作為觸發(fā)器(trigger)，基準(zhǔn)電壓生成電路22的工作狀態(tài)切換為驅(qū)動狀態(tài)和停止?fàn)顟B(tài)的任一個。在該情況下，例如，代替上述步驟104的處理，CPU40進行將與上述停止信號對應(yīng)的信息存儲到存儲器44的上述規(guī)定的區(qū)域中的處理。此外，例如，也可以采用以下的方式:代替上述步驟106的處理，CPU40進行將與上述驅(qū)動信號對應(yīng)的信息存儲到存儲器44的上述規(guī)定的區(qū)域中的處理。
[0044]像這樣，在本實施方式中，對通過執(zhí)行程序來利用計算機且通過軟件結(jié)構(gòu)來實現(xiàn)上述驅(qū)動控制處理的情況進行了說明，但是，并不限定于此。例如，也可以采用通過硬件結(jié)構(gòu)或硬件結(jié)構(gòu)與軟件結(jié)構(gòu)的組合來實現(xiàn)上述驅(qū)動控制處理的方式。在以下，對通過硬件結(jié)構(gòu)來實現(xiàn)上述驅(qū)動控制處理的變形例進行說明。
[0045]參照圖3來說明本變形例的半導(dǎo)體裝置1B的結(jié)構(gòu)。再有，對圖3中的具有與圖1相同的功能的結(jié)構(gòu)部位標(biāo)注與圖1相同的附圖標(biāo)記，并省略其說明。
[0046]如圖3所示，本變形例的半導(dǎo)體裝置1B具備基準(zhǔn)電壓生成電路22A來代替上述第一實施方式的基準(zhǔn)電壓生成電路22。此外，本變形例的半導(dǎo)體裝置1B具備電壓檢測電路34A來代替上述第一實施方式的電壓檢測電路34。
[0047 ]本變形例的電壓檢測電路34A對從太陽能電池20供給的電源電壓VDD的電壓值進行檢測，在所檢測的電壓值為閾值Vl以上的情況下，將高(High)電平的信號向基準(zhǔn)電壓生成電路22A輸出。此外，本變形例的電壓檢測電路34A在上述所檢測的電壓值為不足閾值Vl的情況下將低(Low)電平的信號向基準(zhǔn)電壓生成電路22A輸出。
[0048]關(guān)于本變形例的基準(zhǔn)電壓生成電路22A，在從電壓檢測電路34A輸入高電平的信號的期間，工作狀態(tài)變?yōu)轵?qū)動狀態(tài)，進行通常的工作。另一方面，關(guān)于基準(zhǔn)電壓生成電路22A，在從電壓檢測電路34A輸入低電平的信號的期間，工作狀態(tài)變?yōu)橥Ｖ範(fàn)顟B(tài)。
[0049]接著，參照圖4來對本變形例的電壓檢測電路34A的結(jié)構(gòu)進行說明。再有，在以下，為了便于說明，將N溝道型MOS場效應(yīng)晶體管稱為NMOS晶體管。此外，在以下，為了便于說明，將P溝道型MOS場效應(yīng)晶體管稱為PMOS晶體管。
[0050]如圖4所示，本變形例的電壓檢測電路34A具備:電阻元件R1、NM0S晶體管N1、N2、PMOS晶體管Pl、P2、以及反相器Il IMOS晶體管Pl、P2的源極分別連接于供給電源電壓VDD的電源線。PMOS晶體管PI的漏極連接于匪OS晶體管NI的漏極，PMOS晶體管P2的漏極連接于NMOS晶體管N2的漏極。PMOS晶體管Pl的柵極連接于PMOS晶體管Pl的漏極和PMOS晶體管P2的柵極。
[0051 ]對NMOS晶體管NI的柵極輸入來自NMOS晶體管NI的電流源的柵極偏置信號。匪OS晶體管N2的柵極經(jīng)由電阻元件Rl連接于供給電源電壓VDD的電源線。NMOS晶體管N1、N2的源極分別被接地。PMOS晶體管P2的漏極與NMOS晶體管N2的漏極的連接點ref連接于反相器Il的輸入端子。來自反相器11的輸出信號OUT作為來自電壓檢測電路34A的輸出信號向基準(zhǔn)電壓生成電路22A輸入。
[0052]在此，對本變形例的電壓檢測電路34A的工作進行說明。當(dāng)對NMOS晶體管NI的柵極輸入上述柵極偏置信號時，偏置電流i在NMOS晶體管NI中流動。然后，與偏置電流i對應(yīng)的電流ni流向連接點ref。因此，輸入到反相器11中的連接點ref的電位基于電流ni的值來確定。再有，電流ni根據(jù)PMOS晶體管Pl與PMOS晶體管P2的面積比而為偏置電流i的η倍的電流。
[0053 ]關(guān)于本實施方式的NMOS晶體管Ν2，確定柵極閾值電壓，以使在電源電壓VDD的電壓值為閾值Vl以上的情況下為導(dǎo)通狀態(tài)而在該電壓值為不足閾值VI的情況下為截止?fàn)顟B(tài)。因此，在電源電壓VDD的電壓值為不足閾值Vl的情況下，NMOS晶體管Ν2為截止?fàn)顟B(tài)，連接點ref的電位接近電源電壓VDD的電位，來自反相器Il的輸出信號OUT為低電平的信號。另一方面，在電源電壓VDD的電壓值為閾值VI以上的情況下，匪OS晶體管N2為導(dǎo)通狀態(tài)，連接點ref的電位接近接地電位，來自反相器Il的輸出信號OUT為高電平的信號。
[0054]接著，參照圖5來對本變形例的半導(dǎo)體裝置1B的工作進行說明。從圖5的最上排起第一排示出了利用電壓檢測電路34A的電源電壓VDD的檢測值，圖5的第二排示出了來自電壓檢測電路34A的輸出信號。此外，圖5的第三排示意性地示出了基準(zhǔn)電壓生成電路22A的工作狀態(tài)。此外，圖5的第一排的虛線示出了閾值VI。再有，在此，為了避免錯綜復(fù)雜，將電源電壓VDD的電壓值為閾值Vl以上且半導(dǎo)體裝置1B的各結(jié)構(gòu)部位進行通常的工作而入射到太陽能電池20中的光能開始降低而電源電壓VDD開始降低的時間點作為起點(圖5的左端)進行說明。
[0055]如圖5所示，伴隨著上述光能的降低，電源電壓VDD的電壓值也降低，電源電壓VDD的檢測值在定時to為不足閾值VI。因此，在定時to，來自電壓檢測電路34A的輸出信號從高電平切換為低電平。伴隨著該輸出信號的切換，基準(zhǔn)電壓生成電路22A的工作狀態(tài)從驅(qū)動狀態(tài)切換為停止?fàn)顟B(tài)。
[0056]接著，在定時tl，上述光能開始增加，伴隨著光能的增加，電源電壓VDD的電壓值也增加，電源電壓VDD的檢測值在定時t2為閾值Vl以上。因此，在定時t2，來自電壓檢測電路34A的輸出信號從低電平切換為高電平。伴隨著該輸出信號的切換，基準(zhǔn)電壓生成電路22A的工作狀態(tài)從停止?fàn)顟B(tài)切換為驅(qū)動狀態(tài)。
[0057]如以上說明了的那樣，在本實施方式中，在電源電壓VDD的電壓值為不足閾值Vl的情況下，僅停止基準(zhǔn)電壓生成電路22、22A的工作。由此，能夠在不使裝置整體的工作停止的情況下抑制貫通電流在電平移位器28中流動。
[0058]特別地，開始向半導(dǎo)體裝置10A、10B的電源端子的驅(qū)動用的功率的供給，在裝置整體的啟動時，能夠抑制貫通電流在電平移位器28中流動，其結(jié)果是，能夠抑制起因于貫通電流的啟動時的功耗的增加。由此，能夠縮短半導(dǎo)體裝置10A、10B的啟動時間。
[0059]再有，在本實施方式和變形例中，作為電源電壓VDD的電壓值為不足閾值Vl的情況下的停止對象，應(yīng)用了基準(zhǔn)電壓生成電路22、22A，但是，并不限定于此。例如，作為上述停止對象，也可以采用應(yīng)用升壓電路24的方式，也可以采用應(yīng)用基準(zhǔn)電壓生成電路22、22A和升壓電路24雙方的方式。
[0060]具體地，在作為上述停止對象而應(yīng)用升壓電路24的情況下，如圖6所示那樣，從CPU40向升壓電路24輸出與本實施方式同樣的停止信號和驅(qū)動信號。在該情況下，關(guān)于升壓電路24，與本實施方式的基準(zhǔn)電壓生成電路22同樣地，根據(jù)所輸入的信號，工作狀態(tài)切換為停止?fàn)顟B(tài)和驅(qū)動狀態(tài)的任一個。此外，在作為上述停止對象而應(yīng)用基準(zhǔn)電壓生成電路22和升壓電路24雙方的情況下，如圖7所示那樣，從CPU40向基準(zhǔn)電壓生成電路22和升壓電路24雙方輸出與本實施方式同樣的停止信號和驅(qū)動信號。在該情況下，關(guān)于基準(zhǔn)電壓生成電路22和升壓電路24，與本實施方式的基準(zhǔn)電壓生成電路22同樣地，根據(jù)所輸入的信號，工作狀態(tài)切換為停止?fàn)顟B(tài)和驅(qū)動狀態(tài)的任一個。
[0061]此外，在上述變形例中作為上述停止對象而應(yīng)用升壓電路24的情況下，如圖8所示那樣，從電壓檢測電路34A向升壓電路24輸出與上述變形例同樣的低電平的信號和高電平的信號。在該情況下，關(guān)于升壓電路24，與上述變形例的基準(zhǔn)電壓生成電路22A同樣地，根據(jù)所輸入的信號，工作狀態(tài)切換為停止?fàn)顟B(tài)和驅(qū)動狀態(tài)的任一個。此外，在上述變形例中作為上述停止對象而應(yīng)用基準(zhǔn)電壓生成電路22A和升壓電路24雙方的情況下，如圖9所示那樣，從電壓檢測電路34A向基準(zhǔn)電壓生成電路22A和升壓電路24雙方輸出與上述變形例同樣的低電平的信號和高電平的信號。在該情況下，關(guān)于基準(zhǔn)電壓生成電路22A和升壓電路24，與上述變形例的基準(zhǔn)電壓生成電路22A同樣地，根據(jù)所輸入的信號，工作狀態(tài)切換為停止?fàn)顟B(tài)和驅(qū)動狀態(tài)的任一個。
[0062][第二實施方式]
首先，參照圖10來對本實施方式的半導(dǎo)體裝置1C的結(jié)構(gòu)進行說明。再有，對圖10中的具有與圖3相同的功能的結(jié)構(gòu)部位標(biāo)注與圖3相同的附圖標(biāo)記，并省略其說明。
[0063]本實施方式的半導(dǎo)體裝置1C還具備邏輯電路50。上述升壓時鐘信號和來自電壓檢測電路34A的輸出信號分別被輸入到邏輯電路50中。
[0064]本實施方式的邏輯電路50在從電壓檢測電路34A輸入高電平的信號的情況下將升壓時鐘信號直接輸出到升壓電路24中。另一方面，邏輯電路50在從電壓檢測電路34A輸入低電平的信號的情況下停止升壓時鐘信號的輸出。再有，作為邏輯電路50的一個例子，可舉出與(AND)電路。
[0065]接著，參照圖11來對本實施方式的半導(dǎo)體裝置1C的工作進行說明。從圖11的最上排起第一排與上述第一實施方式的變形例(參照圖5。)同樣地示出了利用電壓檢測電路34A的電源電壓VDD的檢測值。定時t0~t2也分別與上述第一實施方式的變形例同樣。圖11的第二排示出了升壓時鐘信號，圖11的第三排示出了來自電壓檢測電路34A的輸出信號，圖11的第四排示出了來自邏輯電路50的輸出信號。
[0066]如圖11所示，在定時t0，來自電壓檢測電路34A的輸出信號從高電平切換為低電平。伴隨著該輸出信號的切換，邏輯電路50停止升壓時鐘信號的輸出。此外，當(dāng)邏輯電路50停止升壓時鐘信號的輸出時，也不進行由升壓電路24進行的升壓工作，不向電平移位器28輸入偏置電壓。因此，也不進行由電平移位器28進行的變換工作的結(jié)果是，能夠抑制貫通電流在電平移位器28中流動。
[0067]在定時t2，來自電壓檢測電路34A的輸出信號從低電平切換為高電平。伴隨著該輸出信號的切換，邏輯電路50開始升壓時鐘信號的輸出。此外，當(dāng)邏輯電路50開始升壓時鐘信號的輸出時，也進行由升壓電路24進行的升壓工作，向電平移位器28輸入偏置電壓，開始半導(dǎo)體裝置1C的通常的工作。
[0068]如以上說明了的那樣，在本實施方式中，也能夠起到與上述第一實施方式同樣的效果。此外，在本實施方式中，根據(jù)電源電壓VDD的電壓值是否為閾值Vl以上，切換來自邏輯電路50的升壓時鐘信號的輸出和輸出停止。因此，與如上述第一實施方式那樣使用停止信號的情況相比較，能夠更快地停止由升壓電路24進行的升壓工作，其結(jié)果是，能夠更快地抑制貫通電流在電平移位器28中流動。此外，與如上述第一實施方式那樣使用驅(qū)動信號的情況相比較，能夠更快地開始由升壓電路24進行的升壓工作，其結(jié)果是，能夠更快地開始裝置整體的工作。
[0069][第三實施方式]
首先，參照圖12來對本實施方式的半導(dǎo)體裝置1D的結(jié)果進行說明。再有，對圖12中的具有與圖10相同的功能的結(jié)構(gòu)部位標(biāo)注與圖10相同的附圖標(biāo)記，并省略其說明。
[0070]如圖12所示，本實施方式的半導(dǎo)體裝置1D具備電壓檢測電路34B來代替上述第二實施方式的電壓檢測電路34A。本實施方式的電壓檢測電路34B具有滯后(hysteresis)特性的方面與電壓檢測電路34A不同。
[0071 ]接著，參照圖13來說明本實施方式的電壓檢測電路34B的結(jié)構(gòu)。再有，對圖13中的具有與圖4相同的功能的結(jié)構(gòu)部位標(biāo)注與圖4相同的附圖標(biāo)記，并省略其說明。
[0072]如圖13所示，本實施方式的電壓檢測電路34B還具備PMOS晶體管P3HPM0S晶體管P3的源極連接于供給電源電壓VDD的電源線。PMOS晶體管P3的柵極連接于反相器Il的輸出端子。PMOS晶體管P3的漏極連接于PMOS晶體管P4的源極。PMOS晶體管P4的柵極連接于PMOS晶體管PI的漏極。PMOS晶體管P4的漏極連接于連接點r ef。
[0073]在此，對本實施方式的電壓檢測電路34B的工作進行說明。本實施方式的PMOS晶體管P3在來自反相器Il的輸出信號OUT為低電平的信號的情況下為導(dǎo)通狀態(tài)，在來自反相器
Il的輸出信號OUT為高電平的信號的情況下為截止?fàn)顟B(tài)。例如，在電源電壓VDD的電壓值為閾值Vl以上的情況下，輸出信號OUT為高電平的信號，PMOS晶體管P3為截止?fàn)顟B(tài)。因此，該情況下的電壓檢測電路34B的工作為與上述第一實施方式的變形例和第二實施方式的電壓檢測電路34A的工作相同的工作。
[0074]另一方面，在電源電壓VDD的電壓值為不足閾值Vl的情況下，輸出信號OUT為低電平的信號，PM0S晶體管P3為導(dǎo)通狀態(tài)。與此伴隨地，從來自PMOS晶體管P2的電流路徑和來自PMOS晶體管P3、P4的電流路徑這2個電流路徑向連接點ref供給電源電壓VDD。因此，在該情況下，電源電壓VDD的電壓值上升而變?yōu)殚撝礦l以上，NMOS晶體管N2為導(dǎo)通狀態(tài)的情況下的連接點ref的電位的降低速度比上述電壓檢測電路34A慢。
[0075]S卩，在該情況下，來自反相器Il的輸出信號OUT從低電平的信號切換為高電平的信號的定時比上述電壓檢測電路34A晚。因此，本實施方式的電壓檢測電路34B在電源電壓VDD的電壓值處于閾值Vl的附近的情況下，不切換輸出信號的電平。
[0076]接著，參照圖14來對本實施方式的半導(dǎo)體裝置1D的工作進行說明。再有，在此，僅對與上述第二實施方式的半導(dǎo)體裝置1C的工作不同的部分進行說明。從圖14的最上排起第一排示出了利用電壓檢測電路34B的電源電壓VDD的檢測值，圖14的第二排示出了來自電壓檢測電路34B的輸出信號。此外，圖14的點劃線示出了滯后幅度。
[0077]如圖14的矩形的由虛線包圍的部分所示那樣，在利用電壓檢測電路34B的電源電壓VDD的檢測值中，存在包含由噪聲等影響造成的錯誤感測或抖振(chattering)的影響的情況。本實施方式的電壓檢測電路34B具有滯后特性，因此，即使在電源電壓VDD的檢測值由于上述錯誤感測或抖振的影響而在滯后幅度內(nèi)超過或低于閾值Vl的情況下，也不切換電壓檢測電路34B的輸出信號的電平。因此，在本實施方式中，能夠起到與上述第一實施方式和第二實施方式同樣的效果，并且，能夠抑制由上述錯誤感測或抖振造成的影響。
[0078][第四實施方式]
首先，參照圖15來對本實施方式的半導(dǎo)體裝置1E的結(jié)構(gòu)進行說明。再有，對圖15中的具有與圖12相同的功能的結(jié)構(gòu)部位標(biāo)注與圖12相同的附圖標(biāo)記，并省略其說明。
[0079]如圖15所示，本實施方式的半導(dǎo)體裝置1E具備電壓檢測電路34C來代替上述第三實施方式的電壓檢測電路34B。此外，本實施方式的半導(dǎo)體裝置1E還具備微調(diào)電路52。本實施方式的微調(diào)電路52對成為切換電壓檢測電路34C的輸出信號的電平的基準(zhǔn)的上述閾值Vl進行微調(diào)(微調(diào)整)來進行變更。
[0080]接著，參照圖16來對本實施方式的電壓檢測電路34C和微調(diào)電路52的結(jié)構(gòu)進行說明。再有，對圖16中的具有與圖13相同的功能的結(jié)構(gòu)部位標(biāo)注與圖13相同的附圖標(biāo)記，并省略其說明。
[0081 ] 如圖16所示，本實施方式的電壓檢測電路34C還具備PMOS晶體管P5A~P5C、以及P6A?P6C。再有，在以下，在不需要區(qū)別PMOS晶體管P5A~P5C的情況下，省略附圖標(biāo)記末尾的字母(alphabet)。此外，在以下，在不需要區(qū)別PMOS晶體管P6A?P6C的情況下，省略附圖標(biāo)記末尾的字母。
[0082]如圖16所示，各PMOS晶體管P5、P6為同樣的結(jié)構(gòu)，在電壓檢測電路34C中并聯(lián)地設(shè)置有3組PMOS晶體管P5和PMOS晶體管P6。此外，本實施方式的微調(diào)電路52具備與PMOS晶體管P5和PMOS晶體管P6的組合的數(shù)量相同數(shù)量(在本實施方式中，為3個)的熔斷器(fuse)56A~56C、反相器12?14、以及I個解碼器58。
[0083 ] PMOS晶體管P5的源極連接于供給電源電壓VDD的電源線。PMOS晶體管P5的漏極連接于PMOS晶體管P6的源極。PMOS晶體管P6的柵極連接于PMOS晶體管Pl的漏極。PMOS晶體管P6的漏極連接于連接點ref。
[0084]PMOS晶體管P5A~P5C與反相器12?14 一對一地對應(yīng)，PMOS晶體管P5A~P5C的每一個的柵極連接于所對應(yīng)的反相器12?14的輸出端子。
[0085]熔斷器56A~56C與PMOS晶體管P5A~P5C—對一地對應(yīng)設(shè)置。解碼器58對熔斷器56A~56C是否被熔斷進行檢測。然后，解碼器58將所檢測的熔斷器56A~56C的狀態(tài)解碼為對所對應(yīng)的PMOS晶體管P5A~P5C的導(dǎo)通截止的狀態(tài)進行控制的信號。進而，解碼器58將所解碼的信號經(jīng)由所對應(yīng)的反相器12?14向所對應(yīng)的PMOS晶體管P5A~P5C的柵極輸出。
[0086]因此，本實施方式的電壓檢測電路34C通過切換PMOS晶體管P5A~P5C的導(dǎo)通截止的狀態(tài)，從而細致地變更成為來自反相器11的輸出信號OUT的電平的切換的基準(zhǔn)的閾值Vl。再有，PMOS晶體管P5和PMOS晶體管P6的組合的數(shù)量并不限定于3組，當(dāng)然也可以根據(jù)期望的閾值Vl的變更幅度而采用3組以外。
[0087]接著，對由微調(diào)電路52進行的微調(diào)進行說明。在半導(dǎo)體裝置1E中，由于各結(jié)構(gòu)部位的制造工序中的偏差等，存在貫通電流在電平移位器28中開始流動的電源電壓VDD的電壓值的下限值(與閾值VI對應(yīng)的值)不同的情況。因此，在本實施方式中，在半導(dǎo)體裝置1E的制造后的測試工序中進彳丁由微調(diào)電路52進彳丁的微調(diào)。
[0088]進行半導(dǎo)體裝置1E的測試的檢查員對制造后的半導(dǎo)體裝置1E施加電壓，測定貫通電流在電平移位器中開始流動的電壓值的下限值。此外，檢查員決定PMOS晶體管P5A~P5C的導(dǎo)通截止的狀態(tài)，以使閾值Vl為與所測定的電壓值的下限值一致的值或最接近的值。然后，檢查員對所對應(yīng)的熔斷器56A~56C進行熔斷，以使PMOS晶體管P5A~P5C的導(dǎo)通截止的狀態(tài)變?yōu)樗鶝Q定的狀態(tài)。
[0089]再有，本實施方式的半導(dǎo)體裝置1E的工作與上述第三實施方式的半導(dǎo)體裝置1D的工作同樣，因此，省略在此的說明。
[0090]如以上說明了的那樣，在本實施方式中，也能夠起到與上述第一實施方式?第三實施方式同樣的效果。進而，在本實施方式中，考慮半導(dǎo)體裝置1E的制造工序中的偏差來變更閾值Vl，因此，能夠高精度地抑制貫通電流在電平移位器28中流動。
[0091]再有，在本實施方式中，根據(jù)熔斷器56A~56C的狀態(tài)來決定PMOS晶體管P5A~P5C的導(dǎo)通截止的狀態(tài)，但是，并不限定于此。例如，也可以采用以下方式:將示出PMOS晶體管P5A~P5C的導(dǎo)通截止的狀態(tài)的信息存儲到存儲器44中，PMOS晶體管P5A~P5C讀出在存儲器44中存儲的信息，由此，決定PMOS晶體管P5A~P5C的導(dǎo)通截止的狀態(tài)。再有，作為存儲器44的一個例子，可舉出閃速存儲器。
[0092]此外，在本實施方式中，在上述第三實施方式的半導(dǎo)體裝置1D設(shè)置有微調(diào)電路52，在電壓檢測電路34B設(shè)置有PMOS晶體管P5、P6，但是，并不限定于此。例如，也可以采用以下的方式:在上述第一實施方式的變形例和第二實施方式的半導(dǎo)體裝置10B、10C設(shè)置微調(diào)電路52，在電壓檢測電路34A設(shè)置PMOS晶體管P5、P6。
[0093]以上，說明了各實施方式，但是，本發(fā)明的技術(shù)的范圍并不限定于上述各實施方式所記載的范圍。能夠在不偏離發(fā)明的主旨的范圍內(nèi)對上述各實施方式施加多種多樣的變更或改良，施加該變更或改良后的方式也被包含在本發(fā)明的技術(shù)的范圍中。
[0094]此外，上述各實施方式并不限定權(quán)利要求書(權(quán)利要求)所涉及的發(fā)明，此外，在各實施方式之中說明了的特征的組合的全部不一定是發(fā)明的解決方案所必須的。在前述的各實施方式中包含各種各樣的階段的發(fā)明，利用所公開的多個結(jié)構(gòu)要件的組合來提取各種各樣的發(fā)明。即使從各實施方式所示的全部結(jié)構(gòu)要件刪除若干個結(jié)構(gòu)要件，只要得到效果，該刪除了若干個結(jié)構(gòu)要件的結(jié)構(gòu)也能夠被提取為發(fā)明。
[0095]例如，在上述各實施方式中，對在電壓檢測電路34A~34C中使用了反相器11的情況進行了說明，但是，本發(fā)明并不限定于此。例如，也可以采用在電壓檢測電路34A~34C中使用比較器的方式。在該情況下，例示出向比較器的非反相輸入端子輸入電源電壓VDD而向反相輸入端子輸入閾值Vl的電壓的方式。此外，只要是能夠根據(jù)電源電壓VDD的電壓值為不足閾值Vl的情況和為閾值Vl以上的情況輸出不同的信號的結(jié)構(gòu)，則電壓檢測電路34A~34C的結(jié)構(gòu)并不被特別限定。
[0096]此外，在上述各實施方式中，說明了根據(jù)電源電壓VDD的電壓值是否為不足閾值Vl來對是否使基準(zhǔn)電壓生成電路22、22A的工作或升壓時鐘信號的輸出停止進行切換的情況，但是，本發(fā)明并不限定于此。例如，也可以采用以下的方式:根據(jù)從生成電源電壓VDD的太陽能電池20流出的電源電流的電流值是否為不足預(yù)先確定的閾值V2來對是否使基準(zhǔn)電壓生成電路22、22A的工作或升壓時鐘信號的輸出停止進行切換。作為該情況下的閾值V2，與閾值Vl同樣地，例如，只要應(yīng)用通過使用了半導(dǎo)體裝置1A?1E的實機器的實驗或基于半導(dǎo)體裝置1A?1E的設(shè)計規(guī)格的計算機模擬等而預(yù)先得到為貫通電流在電平移位器28中開始流動的電源電流的電流值的下限值的值、或針對該下限值參照了規(guī)定的富余值的值等即可。
[0097]此外，在上述各實施方式中，對通過電壓檢測電路34、34A~34C檢測電源電壓VDD的電壓值的情況進行了說明，但是，本發(fā)明并不限定于此。例如，也可以采用通過電壓檢測電路34、34A~34C對向電平移位器28輸入的顯示信號的電壓VDDL的電壓值進行檢測的方式。
[0098]此外，在上述各實施方式中，對作為電源而應(yīng)用了太陽能電池的情況進行了說明，但是，本發(fā)明并不限定于此。當(dāng)然作為電源也可以應(yīng)用太陽能電池以外的電源。
[0099]此外，在上述第一實施方式中，對驅(qū)動控制處理程序被預(yù)先安裝在R0M42中的情況進行了說明，但是，本發(fā)明并不限定于此。例如，也可以采用驅(qū)動控制處理程序被儲存在CD-ROMCCompact Disk Read Only Memory，光盤只讀存儲器)等存儲介質(zhì)中來提供的方式或者經(jīng)由網(wǎng)絡(luò)來提供的方式。
[0100]此外，在上述各實施方式中說明了的半導(dǎo)體裝置和各電路的結(jié)構(gòu)(參照圖1、圖3、圖4、圖6?圖10、圖12、圖13、圖15、圖16。)為一個例子，當(dāng)然也可以在不偏尚本發(fā)明的主旨的范圍內(nèi)刪除不要的部分或追加新的部分。
[0101]此外，在上述第一實施方式中說明了的驅(qū)動控制處理的流程(參照圖2。)也為一個例子，當(dāng)然也可以在不偏離本發(fā)明的主旨的范圍內(nèi)刪除不要的步驟或追加新的步驟或調(diào)換處理順序。
[0102]附圖標(biāo)記的說明 10A、10B、10C、10D、10E 半導(dǎo)體裝置 20太陽能電池(電源)
22,22k基準(zhǔn)電壓生成電路(生成部)
24升壓電路(升壓部)
28電平移位器(變換部)34、34A、34B、34C電壓檢測電路40 CPU(控制部)
50邏輯電路(切換部)
52微調(diào)電路(變更部)。
【主權(quán)項】
1.一種半導(dǎo)體裝置，其中，具備: 生成部，生成基準(zhǔn)電壓； 升壓部，對由所述生成部生成的基準(zhǔn)電壓進行升壓來生成偏置電壓； 變換部，將根據(jù)電源電壓生成且用于對顯示裝置的驅(qū)動進行控制的顯示信號的電位變換為由所述升壓部生成的偏置電壓的電位;以及 控制部，在所述電源電壓的電壓值或從生成所述電源電壓的電源流出的電源電流的電流值為不足預(yù)先確定的閾值的情況下，進行使所述生成部和所述升壓部的至少一個的工作停止的控制。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中， 所述控制部進而在所述電壓值或所述電流值為所述閾值以上的情況下進行使通過所述控制部進行了停止的控制的所述生成部和所述升壓部的至少一個的工作再次開始的控制。3.根據(jù)權(quán)利要求1或權(quán)利要求2所述的半導(dǎo)體裝置，其中， 所述控制部針對成為所述控制的對象的工作而具有滯后特性。4.一種半導(dǎo)體裝置，其中，具備: 生成部，生成基準(zhǔn)電壓； 升壓部，基于時鐘信號對由所述生成部生成的基準(zhǔn)電壓進行升壓來生成偏置電壓；變換部，將根據(jù)電源電壓生成且用于對顯示裝置的驅(qū)動進行控制的顯示信號的電位變換為由所述升壓部生成的偏置電壓的電位;以及 切換部，被輸入所述時鐘信號，并且，根據(jù)所述電源電壓的電壓值或從生成所述電源電壓的電源流出的電源電流的電流值是否為預(yù)先確定的閾值以上來對向所述升壓部的所述時鐘信號的輸出和輸出停止進行切換。5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其中， 所述切換部針對所述切換的工作而具有滯后特性。6.根據(jù)權(quán)利要求1至權(quán)利要求5的任一項所述的半導(dǎo)體裝置，其中， 所述電源為太陽能電池。7.根據(jù)權(quán)利要求1至權(quán)利要求6的任一項所述的半導(dǎo)體裝置，其中， 所述升壓部包含電荷栗電路。8.根據(jù)權(quán)利要求1至權(quán)利要求7的任一項所述的半導(dǎo)體裝置，其中， 所述生成部根據(jù)所述電源電壓生成所述基準(zhǔn)電壓。9.根據(jù)權(quán)利要求1至權(quán)利要求8的任一項所述的半導(dǎo)體裝置，其中， 還具備變更部，所述變更部對所述閾值進行變更。
【文檔編號】G09G3/36GK106023913SQ201610196133
【公開日】2016年10月12日
【申請日】2016年3月31日
【發(fā)明人】田中耕平
【申請人】拉碧斯半導(dǎo)體株式會社