一種降低mos晶體管柵誘導(dǎo)漏極泄漏電流的方法
【專利摘要】本發(fā)明涉及MOS晶體管制備領(lǐng)域，尤其涉及一種MOS晶體管降低柵誘導(dǎo)漏極泄漏電流的方法。一種降低MOS晶體管柵誘導(dǎo)漏極泄漏電流的方法，所述方法包括：提供一半導(dǎo)體襯底；于所述半導(dǎo)體襯底之上形成柵極結(jié)構(gòu)；臨近所述柵極結(jié)構(gòu)于所述半導(dǎo)體襯底中制備輕摻雜區(qū)，且部分所述輕摻雜區(qū)擴(kuò)散至所述柵極結(jié)構(gòu)的下方；采用傾斜離子注入工藝在所述輕摻雜區(qū)與所述柵極結(jié)構(gòu)交疊的區(qū)域中形成絕緣區(qū)域，以抑制所述MOS管所產(chǎn)生柵誘導(dǎo)漏極泄漏電流。
【專利說明】
一種降低MOS晶體管柵誘導(dǎo)漏極泄漏電流的方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及MOS晶體管制備領(lǐng)域，尤其涉及一種降低MOS晶體管柵誘導(dǎo)漏極泄漏電流的方法。
【背景技術(shù)】
[0002]隨著超大規(guī)模集成電路技術(shù)的迅速發(fā)展，MOSFET器件的尺寸在不斷減小。由于MOSFET體管尺寸的急劇減小，柵氧化層的厚度減小至2nm甚至更薄。隨著MOS管器件越來越薄，器件關(guān)態(tài)時(shí)，由帶帶隧穿引發(fā)的柵致漏極泄漏(Gate induced drain leakage，GIDL)電流越來越大，它已經(jīng)成為嚴(yán)重限制MOSFET以及FLASH存儲(chǔ)器的問題之一。GIDL電流本身便引入了熱空穴注入，它使得空穴陷落在柵氧化層中從而導(dǎo)致器件的不穩(wěn)定性以及能導(dǎo)致柵氧層擊穿。
[0003]目前減小GIDL電流的方法主要有如下兩種:
[0004]其一為:增加輕摻雜漏區(qū)的濃度。由于器件尺寸減少，短溝道效應(yīng)成為日漸嚴(yán)重的問題，LDD(輕摻雜區(qū))的主要目的是為了抑制短溝道效應(yīng)。為了降低短溝道效應(yīng)，LDD必須采用超淺結(jié)。但是為了避免驅(qū)動(dòng)電流的降低，LDD的濃度也日益增強(qiáng)。如果采用一味增加LDD濃度的方法來減小GIDL電流，會(huì)使得熱載流子注入(HCI)帶帶隧穿變得困難，讓器件的可靠性變差。因此，一味地用增加LDD的濃度來降低GIDL電流對(duì)未來的集成電路器件是不可取的。
[0005]另一種方式是:增加側(cè)墻的厚度，但是一味增加側(cè)墻的厚度也會(huì)使得柵源、柵漏交疊區(qū)的面積減小或者消失，造成LDD與溝道之間形成斷路，故需要精確調(diào)整側(cè)墻的厚度，對(duì)半導(dǎo)體工藝的要求較高。

【發(fā)明內(nèi)容】

[0006]針對(duì)現(xiàn)有技術(shù)存在的問題，現(xiàn)提供一種降低MOS晶體管柵誘導(dǎo)漏極泄漏電流的方法。
[0007]具體的技術(shù)方案如下:
[0008]—種降低MOS晶體管柵誘導(dǎo)漏極泄漏電流的方法，所述方法包括:
[0009]提供一半導(dǎo)體襯底；
[0010]于所述半導(dǎo)體襯底之上形成柵極結(jié)構(gòu)；
[0011]臨近所述柵極結(jié)構(gòu)于所述半導(dǎo)體襯底中制備輕摻雜區(qū)，且部分所述輕摻雜區(qū)擴(kuò)散至所述柵極結(jié)構(gòu)的下方；
[0012]采用傾斜離子注入工藝在所述輕摻雜區(qū)與所述柵極結(jié)構(gòu)交疊的區(qū)域中形成絕緣區(qū)域，以抑制所述MOS管所產(chǎn)生柵誘導(dǎo)漏極泄漏電流。
[0013]優(yōu)選的，所述半導(dǎo)體襯底為硅襯底，采用氧離子傾斜注入工藝對(duì)所述交疊的區(qū)域進(jìn)行氧化，以在所述交疊的區(qū)域中臨近所述柵極結(jié)構(gòu)的位置處形成硅氧化物絕緣層。
[0014]優(yōu)選的，進(jìn)行所述氧離子傾斜注入工藝時(shí):
[0015]所述氧離子的能量范圍為3?lOkeV，和/或
[0016]所述氧離子的濃度范圍為113?11Vcnf2，和/或
[0017]所述氧離子的注入的傾斜角度為O?45度。
[0018]優(yōu)選的，在提供所述半導(dǎo)體襯底的步驟之后，并在于所述半導(dǎo)體襯底之上形成所述柵極結(jié)構(gòu)的步驟之前，所述制備方法還包括:
[0019]對(duì)所述半導(dǎo)體襯底進(jìn)行阱區(qū)的離子注入工藝，以形成阱區(qū)。
[0020]優(yōu)選的，于所述半導(dǎo)體襯底之上形成所述柵極結(jié)構(gòu)具體包括:
[0021]在所述半導(dǎo)體襯底上依次制備柵氧化層、多晶硅層后，繼續(xù)預(yù)摻雜工藝；
[0022]采用光刻、刻蝕工藝去除部分所述多晶硅層及部分所述柵氧化層，以形成多晶硅柵極；
[0023]制備第一側(cè)墻覆蓋于所述多晶硅柵極和所述柵氧化層的側(cè)壁；
[0024]其中，部分所述輕摻雜區(qū)延伸至所述柵氧化層的下方形成所述交疊的區(qū)域。
[0025]優(yōu)選的，所述柵氧化層與所述絕緣結(jié)構(gòu)接觸。
[0026]優(yōu)選的，臨近所述柵極結(jié)構(gòu)于所述半導(dǎo)體襯底中制備輕摻雜區(qū)的步驟包括:
[0027]對(duì)所述阱區(qū)進(jìn)行輕摻雜工藝，以于所述柵極結(jié)構(gòu)的兩側(cè)分別形成所述輕摻雜區(qū)。
[0028]優(yōu)選的，于采用傾斜離子注入工藝于所述交疊的區(qū)域中形成絕緣區(qū)域的步驟之后，所述制備方法還包括:
[0029]形成第二側(cè)墻覆蓋所述第一側(cè)墻的表面，以形成所述柵極結(jié)構(gòu)。
[0030]上述技術(shù)方案的有益效果是:
[0031]本發(fā)明通過在交疊的區(qū)域的半導(dǎo)體襯底表面注入一定劑量的氧離子，氧化半導(dǎo)體襯底表面的硅，增加了上述交疊的區(qū)域的二氧化硅的厚度，使得交疊的區(qū)域的反型變得困難，抑制了 GIDL漏電流的產(chǎn)生，提高了 MOS管器件的可靠性，并且本發(fā)明的方法較為簡單便于實(shí)施。
【附圖說明】
[0032]通過閱讀參照以下附圖對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明及其特征、夕卜形和優(yōu)點(diǎn)將會(huì)變得更加明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未可以按照比例繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。
[0033]圖1-圖3為本發(fā)明降低MOS晶體管柵誘導(dǎo)漏極泄漏電流的實(shí)施例的示意圖。
【具體實(shí)施方式】
[0034]下面結(jié)合附圖和具體的實(shí)施例對(duì)本發(fā)明作進(jìn)一步的說明，但是不作為本發(fā)明的限定。
[0035]本發(fā)明提供了一種降低MOS晶體管柵誘導(dǎo)漏極泄漏電流的方法，可以對(duì)MOS管的常規(guī)制備工藝為基礎(chǔ)進(jìn)行改進(jìn)，如圖1所示，提供一半導(dǎo)體襯底(后文可以簡稱為襯底)100，該襯底100可以為硅襯底，在所述襯底100上依次沉積二氧化硅層和氮化硅層(圖中未示出)，刻蝕二氧化硅層和氮化硅層形成隔離結(jié)構(gòu)，隔離結(jié)構(gòu)采用淺溝道隔離(shallow trenchiSolat1n，STI)形成，淺溝道隔離用于器件間的隔離，避免短路。上述的氮化硅層和二氧化硅層中，也可以只沉積其中一層，通常采用低壓化學(xué)氣相沉積的方法沉積二氧化硅層和氮化硅層，將氮化硅層和二氧化硅層作為絕緣層，在后續(xù)的刻蝕工藝中，并不消耗襯底晶圓片或者襯底10的材質(zhì)本身。
[0036]其中，采用光刻工藝依次刻蝕二氧化硅層和/或氮化硅層，形成淺溝道，其中光刻工藝為在二氧化硅或者氮化硅層上涂光刻膠，經(jīng)過曝光、顯影后得到圖案化的光刻膠掩膜。之后定義有源區(qū)，其中，有源區(qū)(Active Area)是用來建立MOS管主體位置的所在，在其上可以形成源、漏極。之后進(jìn)行阱區(qū)的離子注入工藝，用于調(diào)節(jié)MOS管的電性。
[0037]再在襯底100上制備形成柵氧化層110、多晶硅層120，并且刻蝕形成多晶硅柵極G，柵氧化層110的介質(zhì)材料通常為二氧化硅或氮氧化硅，隨著器件特征尺寸的進(jìn)一步縮小，柵氧化層110的材料優(yōu)選為氧化鉿、氧化鋯、氧化鋁等高介電常數(shù)材料，以減小MOS管的漏電流。柵氧化層110的制備工藝可以為化學(xué)氣相沉積(CVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)或熱氧化等。
[0038]多晶硅層120的沉積方法可以為化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)或等離子體增強(qiáng)型化學(xué)氣相沉積(PECVD)等，為了獲得較好的電學(xué)性能，通常在多晶硅材料中摻雜雜質(zhì)粒子，如N型雜質(zhì)P或P型雜質(zhì)B，該過程與MOS管器件有源區(qū)的離子注入同步實(shí)現(xiàn)。
[0039]本實(shí)施例中，根據(jù)MOS管器件設(shè)計(jì)依次刻蝕多晶硅層120和柵氧化層110，繼續(xù)預(yù)摻雜工藝，形成多晶硅柵極。其中，多晶硅層120和柵氧化層110的刻蝕工藝為本領(lǐng)域技術(shù)人員熟知的現(xiàn)有技術(shù)，例如:采用旋涂工藝在多晶硅層120上形成光刻膠，然后采用曝光、顯影工藝處理，去除設(shè)定區(qū)域上的光刻膠，形成光刻膠開口，最后以光刻膠為掩膜，依次刻蝕多晶硅層120和柵氧化層110，從而完成多晶硅柵極的制備。
[°04°]采用快速熱氧化(Rapid Thermal Oxide，RT0)形成第一氧化層，快速熱氧化在多晶硅柵極120及半導(dǎo)體襯底100表面形成一層極薄的第一氧化層。其中，快速熱氧化為干氧工藝，所生長的第一氧化層厚度極薄，其具有良好的擊穿特性。
[0041]優(yōu)選的，在第一氧化層上依次沉積第二氧化層、阻擋層。第二氧化層制備工藝均可以為化學(xué)氣相沉積(CVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)或熱氧化等，其厚度通常為阻擋層通常通過CVD、PECVD等方法沉積，用作后續(xù)工藝中取出多晶硅柵極側(cè)墻的刻蝕阻擋層，保護(hù)位于其下方的半導(dǎo)體結(jié)構(gòu)不受影響，第二氧化層的介質(zhì)材料可以為二氧化硅、氮化硅、碳化硅、氮氧化硅、含碳硅氧化物中的一種或任意幾種的復(fù)合結(jié)構(gòu)。
[0042]本實(shí)施例中，形成第一側(cè)墻210的具體步驟為:第一側(cè)墻210覆蓋多晶硅柵極120的上方和側(cè)壁，其制備工藝為本領(lǐng)域技術(shù)人員熟知的半導(dǎo)體工藝，可以為:在多晶硅柵極120旁側(cè)和上方沉積第一側(cè)墻介質(zhì)材料，采用等離子刻蝕工藝刻蝕該介質(zhì)材料，并在等離子體刻蝕工藝中同時(shí)進(jìn)行化學(xué)刻蝕和物理轟擊，去除遠(yuǎn)離多晶硅柵極120側(cè)壁部分的介質(zhì)材料，刻蝕工藝完成后，即在多晶硅柵極120上方和側(cè)壁形成了第一側(cè)墻210。
[0043]該步驟中，第一側(cè)墻210的介質(zhì)材料為二氧化硅、氮化硅、氮氧化硅、含碳硅氧化物中的一種或任意幾種的復(fù)合結(jié)構(gòu)，但其與阻擋層的介質(zhì)材料不同，且阻擋層的刻蝕速率遠(yuǎn)小于第一側(cè)墻210的刻蝕速率。
[0044]圖1中，形成第一側(cè)墻210后，對(duì)MOS管器件的進(jìn)行輕摻雜離子注入工藝形成輕摻雜區(qū)，其中，輕慘雜區(qū)包括漏輕慘雜區(qū)310、源輕慘雜區(qū)320。漏輕慘雜區(qū)310、源輕慘雜區(qū)320的離子注入深度為100埃?500埃，離子注入能量為IkeV?5keV，離子注入劑量為5 X 1014/cm2?2 X 11Vcm2，當(dāng)然，在本發(fā)明的其他實(shí)施例中，離子注入深度、離子注入能量、離子注入劑量也可不在上述范圍內(nèi)，即大于或者小于上述范圍內(nèi)的數(shù)值。
[0045]如圖2所示，襯底100可以為硅襯底，臨近柵極結(jié)構(gòu)于襯底100中制備有輕摻雜區(qū)(漏輕摻雜區(qū)310、源輕摻雜區(qū)320)，且部分輕摻雜區(qū)在力圖退火工藝中擴(kuò)散至柵極結(jié)構(gòu)的下方，會(huì)形成有交疊的區(qū)域，該區(qū)域可以稱為交疊區(qū)，其中，交疊區(qū)包括:柵漏交疊區(qū)51和柵源交疊區(qū)52。
[0046]由于在MOS管器件中，柵誘導(dǎo)漏極泄露電流(gate-1nduce drain leakage，GIDL)對(duì)MOS器件的可靠性影響很大，GIDL在MOS管引發(fā)的靜態(tài)功耗泄露電流中處于主導(dǎo)地位，當(dāng)柵漏交疊區(qū)51處的柵漏電流很大時(shí)，交疊部分界面附近硅中電子在價(jià)帶和導(dǎo)帶之間發(fā)生帶帶隧穿形成電流(band to band tunneling)，即為GIDL隧穿電流，隨著氧化層越來越薄，GIDL隧穿電流也會(huì)急劇的增加，因此增加了電子產(chǎn)品待機(jī)的功耗。
[0047]本實(shí)施例在輕摻雜(LDD)離子注入工藝后，采用適當(dāng)?shù)膬A角，向柵漏交疊區(qū)51和柵源交疊區(qū)52注入一定劑量的氧離子(O2—)，即傾斜離子注入工藝，利用氧離子在上述交疊區(qū)(柵漏交疊區(qū)51和柵源交疊區(qū)52)的硅襯底表面對(duì)硅進(jìn)行氧化得到絕緣結(jié)構(gòu)，基于襯底100為硅襯底，本實(shí)施例中絕緣結(jié)構(gòu)為硅氧化物絕緣層，例如S12，這樣可以增加上述交疊區(qū)的S12的厚度，又因?yàn)榻^緣結(jié)構(gòu)與柵氧化層110相接觸，實(shí)際上是增加了柵氧化層的厚度，使得該交疊區(qū)的反型變得困難，抑制了帶帶隧穿現(xiàn)象，減小了 GIDL漏電流。
[0048]進(jìn)一步的，本實(shí)施例中注入的氧離子的能量范圍為3?lOkeV，濃度范圍為113?1015/cm—2，傾斜角度為O?45度。
[0049]如圖3所示，制備第二側(cè)墻220覆蓋第一側(cè)墻210，以形成柵極結(jié)構(gòu)，其中第二側(cè)墻220與第一側(cè)墻210的制備方法類似，其介質(zhì)材料也可以為二氧化硅、氮化硅、氮氧化硅、含碳硅氧化物中的一種或任意幾種的復(fù)合結(jié)構(gòu)。
[0050]上述步驟中，在第一側(cè)墻210外圍制備第二側(cè)墻220，形成第二側(cè)墻220后進(jìn)行阱區(qū)的源、漏注入，以形成源、漏區(qū)21、22。具體為:以光刻膠及第一側(cè)墻210做掩膜，進(jìn)行離子注入形成MOS器件的源/漏區(qū)21、22，該區(qū)域?yàn)橹負(fù)诫s區(qū)域，MOS管器件源/漏區(qū)21、22在水平方向上的區(qū)域輪廓由光刻膠和第一側(cè)墻210定義，源漏重?fù)诫s工藝中可以采用P型離子進(jìn)行離子注入。本【具體實(shí)施方式】中，該離子注入的注入能量和劑量可根據(jù)MOS管器件設(shè)計(jì)調(diào)整和確定。本實(shí)施例中側(cè)墻能夠作為后續(xù)接觸(Contact，CT)工藝中的保護(hù)層。
[0051]優(yōu)選的，在源漏區(qū)21、22進(jìn)行離子注入后，需要進(jìn)行RTA工藝，RTA工藝的好處在于，其一能夠恢復(fù)經(jīng)離子注入后器件表面的損傷;其二，使得注入的離子能夠擴(kuò)散至適當(dāng)?shù)纳疃群瓦m當(dāng)?shù)木Ц裎恢谩?br>[0052]最后，對(duì)器件進(jìn)行制作金屬前介質(zhì)、通孔、金屬插塞和金屬層等后續(xù)后端制備工藝的處理。本實(shí)施例對(duì)后端制備工藝中的部分工藝進(jìn)行舉例說明，但是不限于如下工藝。[°°53] 如圖3所示，沉積娃化物包覆層(Salicide block，SAB)，SAB層(圖中未示出)用于保護(hù)娃片表面，在阻擋保護(hù)氧化層(Resist protect Oxide)的保護(hù)下，娃片可以不予其他Ti，Co形成娃化物。
[0054]沉積中間電介質(zhì)層(Inter Layer Dielectric，ILD)41覆蓋第二側(cè)墻220和襯底100，之后進(jìn)行CT工藝，本實(shí)施例中接觸層(CT層)42是指MOS管器件與金屬線的連接部分，分布在多晶硅層220和有源區(qū)上。CT的形成步驟主要包括:
[0055]首先，采用光刻工藝刻蝕漏區(qū)22和源區(qū)21上方的ILD分別至漏區(qū)22和源區(qū)21的上表面，之后進(jìn)行接觸層42的填充，采用化學(xué)機(jī)械磨平(CMP)工藝對(duì)接觸層進(jìn)行平坦化至ILD的上表面。
[0056]綜上，本發(fā)明通過在交疊區(qū)的半導(dǎo)體襯底表面注入一定劑量的氧離子，氧化半導(dǎo)體襯底表面的硅，增加了上述交疊區(qū)的二氧化硅的厚度，使得交疊區(qū)的反型變得困難，抑制了 GIDL漏電流的產(chǎn)生，提高了 MOS管器件的可靠性，并且本發(fā)明的方法較為簡單便于實(shí)施。
[0057]以上對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實(shí)施方式，其中未盡詳細(xì)描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實(shí)施;任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例，這并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種降低MOS晶體管柵誘導(dǎo)漏極泄漏電流的方法，其特征在于，所述方法包括: 提供一半導(dǎo)體襯底； 于所述半導(dǎo)體襯底之上形成柵極結(jié)構(gòu)； 臨近所述柵極結(jié)構(gòu)于所述半導(dǎo)體襯底中制備輕摻雜區(qū)，且部分所述輕摻雜區(qū)擴(kuò)散至所述柵極結(jié)構(gòu)的下方； 采用傾斜離子注入工藝在所述輕摻雜區(qū)與所述柵極結(jié)構(gòu)交疊的區(qū)域中形成絕緣區(qū)域，以抑制所述MOS管所產(chǎn)生柵誘導(dǎo)漏極泄漏電流。2.根據(jù)權(quán)利要求1所述的降低MOS晶體管柵誘導(dǎo)漏極泄漏電流的方法，其特征在于， 所述半導(dǎo)體襯底為硅襯底，采用氧離子傾斜注入工藝對(duì)所述交疊的區(qū)域進(jìn)行氧化，以在所述交疊的區(qū)域中臨近所述柵極結(jié)構(gòu)的位置處形成硅氧化物絕緣層。3.根據(jù)權(quán)利要求2所述的降低MOS晶體管柵誘導(dǎo)漏極泄漏電流的方法，其特征在于，進(jìn)行所述氧離子傾斜注入工藝時(shí): 所述氧離子的能量范圍為3?1keV，和/或 所述氧離子的濃度范圍為113?11Vcnf2，和/或 所述氧離子的注入的傾斜角度為O?45度。4.根據(jù)權(quán)利要求1所述的降低MOS晶體管柵誘導(dǎo)漏極泄漏電流的方法，其特征在于，在提供所述半導(dǎo)體襯底的步驟之后，并在于所述半導(dǎo)體襯底之上形成所述柵極結(jié)構(gòu)的步驟之前，所述制備方法還包括: 對(duì)所述半導(dǎo)體襯底進(jìn)行阱區(qū)的離子注入工藝，以形成阱區(qū)。5.根據(jù)權(quán)利要求1所述的降低MOS晶體管柵誘導(dǎo)漏極泄漏電流的方法，其特征在于，于所述半導(dǎo)體襯底之上形成所述柵極結(jié)構(gòu)具體包括: 在所述半導(dǎo)體襯底上依次制備柵氧化層、多晶硅層后，繼續(xù)預(yù)摻雜工藝； 采用光刻、刻蝕工藝去除部分所述多晶硅層及部分所述柵氧化層，以形成多晶硅柵極； 制備第一側(cè)墻覆蓋于所述多晶硅柵極和所述柵氧化層的側(cè)壁； 其中，部分所述輕摻雜區(qū)延伸至所述柵氧化層的下方形成所述交疊的區(qū)域。6.根據(jù)權(quán)利要求5所述的降低MOS晶體管柵誘導(dǎo)漏極泄漏電流的方法，其特征在于，所述柵氧化層與所述絕緣結(jié)構(gòu)接觸。7.根據(jù)權(quán)利要求4所述的降低MOS晶體管柵誘導(dǎo)漏極泄漏電流的方法，其特征在于，臨近所述柵極結(jié)構(gòu)于所述半導(dǎo)體襯底中制備輕摻雜區(qū)的步驟包括: 對(duì)所述阱區(qū)進(jìn)行輕摻雜工藝，以于所述柵極結(jié)構(gòu)的兩側(cè)分別形成所述輕摻雜區(qū)。8.根據(jù)權(quán)利要求5所述的降低MOS晶體管柵誘導(dǎo)漏極泄漏電流的方法，其特征在于，于采用傾斜離子注入工藝于所述交疊的區(qū)域中形成絕緣區(qū)域的步驟之后，所述制備方法還包括: 形成第二側(cè)墻覆蓋所述第一側(cè)墻的表面，以形成所述柵極結(jié)構(gòu)。
【文檔編號(hào)】H01L21/336GK106024631SQ201610344302
【公開日】2016年10月12日
【申請(qǐng)日】2016年5月23日
【發(fā)明人】田武
【申請(qǐng)人】武漢新芯集成電路制造有限公司