本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種溝槽型超級(jí)結(jié)的制造方法。

背景技術(shù)：

超級(jí)結(jié)為由形成于半導(dǎo)體襯底中的交替排列的p型薄層和n型薄層組成，利用p型薄層即p型柱(p-pillar)和n型薄層即n型柱(n-pillar)完成匹配形成的耗盡層來(lái)支持反向耐壓，具有超級(jí)結(jié)的產(chǎn)品是一種利用pn電荷平衡的體內(nèi)降低表面電場(chǎng)(resurf)技術(shù)來(lái)提升器件反向擊穿bv的同時(shí)又保持較小的導(dǎo)通電阻的器件結(jié)構(gòu)如mosfet結(jié)構(gòu)。pn間隔的pillar結(jié)構(gòu)是超級(jí)結(jié)的最大特點(diǎn)。目前制作pn間即p型薄層和n型薄層間的柱(pillar)如p-pillar結(jié)構(gòu)主要有兩種方法，第一種是通過(guò)多次外延以及離子注入的方法獲得，第二種是通過(guò)深溝槽(trench)刻蝕以及外延填充(erifilling)的方式來(lái)制作。

第二種方法中需要先在半導(dǎo)體襯底如硅襯底表面的n型摻雜外延層上刻蝕一定深度和寬度的溝槽，然后利用外延填充的方式在刻出的溝槽上填充p型摻雜的硅外延。如圖1是，現(xiàn)有溝槽型超級(jí)結(jié)的示意圖；在半導(dǎo)體襯底晶圓101的表面上形成有n型外延層102；通過(guò)光刻刻蝕工藝在n型外延層102中形成溝槽；通過(guò)外延填充工藝在溝槽中填充p型外延層103；最后通過(guò)化學(xué)機(jī)械研磨或回刻工藝去除溝槽外的p型外延層103后，由保留于溝槽中的p型外延層103作為p型薄層103，有溝槽之間的n型外延層102組成n型薄層102。在同一半導(dǎo)體襯底晶圓101上，包括了多個(gè)p型薄層103和n型薄層102的交替排列結(jié)構(gòu)，一個(gè)p型薄層103和一個(gè)n型薄層102組成一個(gè)超級(jí)結(jié)單元。

采用第二種方法來(lái)制作超級(jí)結(jié)器件時(shí)，由于器件反向擊穿電壓對(duì)于p型區(qū)即p型柱和n型區(qū)np型柱的總摻雜量匹配非常敏感，所以精確控制兩個(gè)區(qū)域的摻雜總量是非常關(guān)鍵的。但是在實(shí)際工藝中，由于光刻以及刻蝕帶來(lái)的trench開(kāi)口尺寸和角度總是存在面內(nèi)差異，所以p型區(qū)域和n型區(qū)域總是難以在面內(nèi)同時(shí)達(dá)到最佳匹配，從而導(dǎo)致晶圓測(cè)試(cp)中較差的反向擊穿電壓面內(nèi)分布。

在深溝槽epi填充工藝方案即采用上面描述的現(xiàn)有第二種方法制造超級(jí)結(jié)器件時(shí)有幾個(gè)大的工藝難點(diǎn)，一是trench刻蝕的面內(nèi)均勻性控制，二是無(wú)缺陷的epi填充工藝。前者做不好，難以獲得面內(nèi)電性均勻的器件，導(dǎo)致無(wú)法生產(chǎn)或者大的良率波動(dòng)；后者做不好，會(huì)導(dǎo)致大的漏電，使工藝平臺(tái)無(wú)法通過(guò)驗(yàn)證。

超級(jí)結(jié)器件要做到更好的性能，就必須使用更濃的n型外延層(nepi)即用于形成溝槽的n型外延層，而由于耐壓要求，更濃的nepi就需要更小的器件pitch才能做到，pitch為超級(jí)結(jié)單元的步進(jìn)即p型薄層和n型薄層的寬度和，也為溝槽和溝槽間距的和。而目前工藝方案下要縮小pitch，完全依賴(lài)與trench刻蝕工藝的優(yōu)化；從而導(dǎo)致trench刻蝕工藝成為整個(gè)工藝發(fā)展的一大瓶頸。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種溝槽型超級(jí)結(jié)的制造方法，能縮小超級(jí)結(jié)單元的步進(jìn)，提高同一晶圓上的超級(jí)結(jié)單元的pn摻雜匹配的面內(nèi)均勻性。

為解決上述技術(shù)問(wèn)題，本發(fā)明提供的溝槽型超級(jí)結(jié)的制造方法包括如下步驟：

步驟一、提供一半導(dǎo)體襯底晶圓，在所述半導(dǎo)體襯底晶圓表面形成有具有第一導(dǎo)電類(lèi)型的第一外延層。

步驟二、采用光刻工藝定義出溝槽的形成區(qū)域并將所述溝槽的形成區(qū)域打開(kāi)；所述溝槽的寬度擴(kuò)展到能夠在所述溝槽內(nèi)形成多個(gè)的超級(jí)結(jié)單元。

步驟三、對(duì)打開(kāi)后的所述溝槽形成區(qū)域的所述第一外延層進(jìn)行刻蝕形成所述溝槽。

步驟四、采用外延生長(zhǎng)工藝在所述溝槽的側(cè)面和底部表面形成第二外延層，所述第二外延層為第一導(dǎo)電類(lèi)型摻雜且不將所述溝槽完全填充；所述第二外延層的摻雜濃度大于所述第一外延層的摻雜濃度。

步驟五、采用外延生長(zhǎng)工藝在形成有所述第二外延層的所述溝槽中填充第三外延層，所述第三外延層為第二導(dǎo)電類(lèi)型摻雜且不將所述溝槽完全填充。

進(jìn)行第一導(dǎo)電類(lèi)型的離子注入將形成于所述溝槽底部表面上方的所述第三外延層轉(zhuǎn)換成第一導(dǎo)電類(lèi)型摻雜，使外延后的所述第三外延層底部打通。

所述第三外延層的厚度和摻雜濃度根據(jù)所述第二外延層的厚度和摻雜濃度設(shè)定，使得沿所述溝槽的寬度方向上，一層所述第三外延層和鄰接的一層所述第二外延層的pn摻雜匹配并組成超級(jí)結(jié)單元。

步驟六、重復(fù)步驟四和步驟五直至將所述溝槽完全填充并在所述溝槽中形成多個(gè)所述超級(jí)結(jié)單元。

進(jìn)一步的改進(jìn)是，所述半導(dǎo)體襯底晶圓為硅襯底晶圓，所述第一外延層為硅外延層，所述第二外延層為硅外延層，所述第三外延層為硅外延層。

進(jìn)一步的改進(jìn)是，步驟二包括如下分步驟：

步驟21、在所述第一導(dǎo)電類(lèi)型外延層表面形成硬質(zhì)掩模層。

步驟22、在所述硬質(zhì)掩模層表面涂布光刻膠，進(jìn)行光刻工藝將所述溝槽形成區(qū)域打開(kāi)。

步驟23、以所述光刻膠為掩模對(duì)所述硬質(zhì)掩模層進(jìn)行刻蝕，該刻蝕工藝將所述溝槽形成區(qū)域的所述硬質(zhì)掩模層去除、所述溝槽外的所述硬質(zhì)掩模層保留。

步驟24、去除所述光刻膠，由所述硬質(zhì)掩模層將所述溝槽形成區(qū)域打開(kāi)。

進(jìn)一步的改進(jìn)是，所述硬質(zhì)掩模層由依次形成于所述第一導(dǎo)電類(lèi)型外延層表面的第一氧化層、第二氮化硅層和第三氧化層疊加而成。

進(jìn)一步的改進(jìn)是，所述第一氧化層為熱氧化層，厚度為100埃米～2000埃米；所述第二氮化硅層的厚度為100埃米～1500埃米；所述第三氧化層的厚度為0.5微米～3微米。

進(jìn)一步的改進(jìn)是，所述第一外延層的摻雜濃度是所述第二外延層的摻雜濃度的1/10～1/100。

進(jìn)一步的改進(jìn)是，所述第二外延層的電阻率為10歐姆·厘米～0.1歐姆·厘米。

進(jìn)一步的改進(jìn)是，步驟六之后還包括進(jìn)行化學(xué)機(jī)械研磨工藝對(duì)溝槽型超級(jí)結(jié)進(jìn)行表面平坦化的步驟。

進(jìn)一步的改進(jìn)是，：步驟五中對(duì)所述第三外延層底部打通后，打通區(qū)域的第一導(dǎo)電類(lèi)類(lèi)型的凈摻雜雜質(zhì)和鄰接的所述第三外延層的第二導(dǎo)電類(lèi)型雜質(zhì)的相匹配。

進(jìn)一步的改進(jìn)是，第一導(dǎo)電類(lèi)型為n型，第二導(dǎo)電類(lèi)型為p型；或者，第一導(dǎo)電類(lèi)型為p型，第二導(dǎo)電類(lèi)型為n型。

本發(fā)明的超級(jí)結(jié)單元也是采用溝槽刻蝕加外延填充溝槽的方法形成，但是相比于現(xiàn)有溝槽填充外延方法，本發(fā)明方法，在溝槽中不是由填充一種導(dǎo)電類(lèi)型的外延層組成，而是通過(guò)多次依次填充不同導(dǎo)電類(lèi)型的外延層組成，且每次第二導(dǎo)電類(lèi)型的第三外延層填充完成之后進(jìn)行第一導(dǎo)電類(lèi)型的離子注入使第三外延層的底部打通，這樣在一個(gè)溝槽內(nèi)就能形成多個(gè)由一層第二外延層和一層第三外延層組成的超級(jí)結(jié)單元，超級(jí)結(jié)單元的步進(jìn)完全由第二外延層和第三外延層的厚度決定，和溝槽的寬度無(wú)關(guān)，這樣能夠消除溝槽的刻蝕工藝復(fù)雜對(duì)縮小超級(jí)結(jié)單元的步進(jìn)的限制，從而能進(jìn)一步的縮小超級(jí)結(jié)單元的步進(jìn)。

同時(shí)，本發(fā)明還使得各超級(jí)結(jié)單元的pn摻雜匹配完全有形成第二外延層和第三外延層的外延工藝確定，由于外延工藝具有較好的同一晶圓內(nèi)的均勻性，故本發(fā)明還能消除溝槽刻蝕工藝形成的溝槽寬度不均勻所造成的各超級(jí)結(jié)單元的pn摻雜匹配面內(nèi)不均勻的缺陷，從而能提高超級(jí)結(jié)單元的pn摻雜匹配的面內(nèi)均勻性，從而能提高同一晶圓上的超級(jí)結(jié)器件的反向擊穿電壓的面內(nèi)均勻性，以及能保證同一晶圓上的超級(jí)結(jié)器件的反向擊穿電壓的面內(nèi)均勻性較好的條件下使超級(jí)結(jié)器的反向擊穿電壓提高。

另外，本發(fā)明由于減少了超級(jí)結(jié)單元的步進(jìn)，故超級(jí)結(jié)單元中的p型薄層和n型薄層的摻雜濃度能夠得到提高，能進(jìn)一步減少超級(jí)結(jié)器件的正向?qū)娮琛?/p>

另外，由于本發(fā)明的超級(jí)結(jié)單元的溝槽中不再僅填充一種導(dǎo)電類(lèi)型的一層外延層，而是填充了兩種類(lèi)型的多層外延層，故本發(fā)明的溝槽寬度大于超級(jí)結(jié)單元的步進(jìn)，能采用較寬的溝槽，從而能減少溝槽的深寬比，從而能降低工藝難度。

附圖說(shuō)明

下面結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明：

圖1是現(xiàn)有溝槽型超級(jí)結(jié)的示意圖；

圖2是本發(fā)明實(shí)施例溝槽型超級(jí)結(jié)的制造方法的流程圖；

圖3是本發(fā)明實(shí)施例方法形成的超級(jí)結(jié)單元的結(jié)構(gòu)示意圖；

圖4是本發(fā)明實(shí)施例方法形成的超級(jí)結(jié)單元的仿真圖。

具體實(shí)施方式

如圖2所示，是本發(fā)明實(shí)施例溝槽2型超級(jí)結(jié)的制造方法的流程圖；如圖3所示，是本發(fā)明實(shí)施例方法形成的超級(jí)結(jié)單元的結(jié)構(gòu)示意圖；本發(fā)明實(shí)施例溝槽2型超級(jí)結(jié)的制造方法包括如下步驟：

步驟一、提供一半導(dǎo)體襯底晶圓，在所述半導(dǎo)體襯底晶圓表面形成有具有第一導(dǎo)電類(lèi)型的第一外延層1。

較佳為，所述半導(dǎo)體襯底晶圓為硅襯底晶圓，所述第一外延層1為硅外延層，后續(xù)形成的第二外延層31、32和33都為硅外延層，第三外延層41和42都為硅外延層。

所述第一外延層1的摻雜濃度是所述第二外延層31、32和33的摻雜濃度的1/10～1/100。

步驟二、采用光刻工藝定義出溝槽2的形成區(qū)域并將所述溝槽2的形成區(qū)域打開(kāi)；所述溝槽2的寬度擴(kuò)展到能夠在所述溝槽2內(nèi)形成多個(gè)的超級(jí)結(jié)單元。

步驟二包括如下分步驟：

步驟21、在所述第一導(dǎo)電類(lèi)型外延層表面形成硬質(zhì)掩模層。

所述硬質(zhì)掩模層由依次形成于所述第一導(dǎo)電類(lèi)型外延層表面的第一氧化層、第二氮化硅層和第三氧化層疊加而成。較佳為，所述第一氧化層為熱氧化層，厚度為100埃米～2000埃米；所述第二氮化硅層的厚度為100埃米～1500埃米；所述第三氧化層的厚度為0.5微米～3微米。

步驟22、在所述硬質(zhì)掩模層表面涂布光刻膠，進(jìn)行光刻工藝將所述溝槽2形成區(qū)域打開(kāi)。

步驟23、以所述光刻膠為掩模對(duì)所述硬質(zhì)掩模層進(jìn)行刻蝕，該刻蝕工藝將所述溝槽2形成區(qū)域的所述硬質(zhì)掩模層去除、所述溝槽2外的所述硬質(zhì)掩模層保留。

步驟24、去除所述光刻膠，由所述硬質(zhì)掩模層將所述溝槽2形成區(qū)域打開(kāi)。

步驟三、對(duì)打開(kāi)后的所述溝槽2形成區(qū)域的所述第一外延層1進(jìn)行刻蝕形成所述溝槽2。

步驟四、采用外延生長(zhǎng)工藝在所述溝槽2的側(cè)面和底部表面形成第二外延層31，所述第二外延層31為第一導(dǎo)電類(lèi)型摻雜且不將所述溝槽2完全填充；所述第二外延層31的摻雜濃度大于所述第一外延層1的摻雜濃度。

摻雜濃度和電阻率是對(duì)應(yīng)的，較佳為，本發(fā)明實(shí)施例方法中，所述第二外延層31的電阻率為10歐姆·厘米～0.1歐姆·厘米。后續(xù)重復(fù)形成的所述第二外延層32和33的電阻率和所述第二外延層31的電阻率相同。

步驟五、采用外延生長(zhǎng)工藝在形成有所述第二外延層31的所述溝槽2中填充第三外延層41，所述第三外延層41為第二導(dǎo)電類(lèi)型摻雜且不將所述溝槽2完全填充；

進(jìn)行第一導(dǎo)電類(lèi)型的離子注入將形成于所述溝槽2底部表面上方的所述第三外延層41轉(zhuǎn)換成第一導(dǎo)電類(lèi)型摻雜，使外延后的所述第三外延層41底部打通。

較佳為，對(duì)所述第三外延層41底部打通后，打通區(qū)域即標(biāo)記201所述虛線(xiàn)圈所示區(qū)域的第一導(dǎo)電類(lèi)類(lèi)型的凈摻雜雜質(zhì)和鄰接的所述第三外延層41的第二導(dǎo)電類(lèi)型雜質(zhì)的相匹配。后續(xù)重復(fù)形成的所述第三外延層42底部打通后的打通區(qū)域即標(biāo)記202所述虛線(xiàn)圈所示區(qū)域的第一導(dǎo)電類(lèi)類(lèi)型的凈摻雜雜質(zhì)和鄰接的所述第三外延層42的第二導(dǎo)電類(lèi)型雜質(zhì)的相匹配。

所述第三外延層41的厚度和摻雜濃度根據(jù)所述第二外延層31的厚度和摻雜濃度設(shè)定，使得沿所述溝槽2的寬度方向上，一層所述第三外延層41和鄰接的一層所述第二外延層31的pn摻雜匹配并組成超級(jí)結(jié)單元。

步驟六、重復(fù)步驟四和步驟五直至將所述溝槽2完全填充并在所述溝槽2中形成多個(gè)所述超級(jí)結(jié)單元。為了更清楚的描述，圖3中將重復(fù)步驟四形成的第二外延層單獨(dú)用標(biāo)記標(biāo)出以及將重復(fù)步驟五形成的第三外延層單獨(dú)用標(biāo)記標(biāo)出，具體為，圖3中，第一次重復(fù)步驟四形成的第二外延層用標(biāo)記32表示，第二次重復(fù)步驟四形成的第二外延層用標(biāo)記33表示；第一次重復(fù)步驟五形成的第三外延層用標(biāo)記42表示。

之后還進(jìn)行化學(xué)機(jī)械研磨工藝對(duì)溝槽2型超級(jí)結(jié)進(jìn)行表面平坦化。

由圖3所示可知，超級(jí)結(jié)結(jié)構(gòu)包括多個(gè)形成于所述半導(dǎo)體襯底晶圓的溝槽以及形成于所述溝槽中的多個(gè)超級(jí)結(jié)單元，本發(fā)明實(shí)施例方法的超級(jí)結(jié)單元不再是圖1所示的由填充溝槽中的p型外延層加溝槽之間的n型外延層組成，本發(fā)明實(shí)施例方法將超級(jí)結(jié)單元縮小到形成于溝槽中且超級(jí)結(jié)單元的尺寸完全由外延工藝決定，所以本發(fā)明實(shí)施例方法能夠縮小超級(jí)結(jié)單元的寬度即步進(jìn)，而且能夠提高超級(jí)結(jié)單元的步進(jìn)的均勻性以及pn摻雜匹配的均勻性。

本發(fā)明實(shí)施例方法中，第一導(dǎo)電類(lèi)型為n型，第二導(dǎo)電類(lèi)型為p型；圖3中，各第二外延層31、32和33都為n型外延層并組成超級(jí)結(jié)結(jié)構(gòu)的n型柱即n型薄層，各第三外延層41和42都為p型外延層并組成超級(jí)結(jié)結(jié)構(gòu)的p型柱即p型薄層，同一溝槽內(nèi)的n型柱和p型柱呈交替排列結(jié)構(gòu)，由各所述溝槽中的n型柱和p型柱的交替排列結(jié)構(gòu)組成整個(gè)超級(jí)結(jié)結(jié)構(gòu)。在其它實(shí)施例方法中也能為：第一導(dǎo)電類(lèi)型為p型，第二導(dǎo)電類(lèi)型為n型。

平坦化之后，在所述超級(jí)結(jié)的各超級(jí)結(jié)單元頂部形成所需要的器件單元結(jié)構(gòu)。對(duì)于超級(jí)結(jié)nmos器件，在各超級(jí)結(jié)器件單元包括形成于p型柱頂部p型阱；形成于n型柱頂部的柵極結(jié)構(gòu)，柵極結(jié)構(gòu)包括柵介質(zhì)層如柵氧化層和多晶硅柵；形成于p型阱中的由n+區(qū)組成的源區(qū)；層間膜，接觸孔，由正面金屬層組成的源極和柵極，柵極通過(guò)接觸孔和多晶硅柵連接，源極通過(guò)接觸孔和源區(qū)連接；在減薄后的半導(dǎo)體襯底晶圓的背面形成有由n+區(qū)組成的漏區(qū)，在漏區(qū)的背面形成有由背面金屬層組成的漏極。

如圖4所示，是本發(fā)明實(shí)施例方法形成的超級(jí)結(jié)單元的仿真圖，對(duì)本發(fā)明實(shí)施例方法進(jìn)行仿真可以得到：

仿真時(shí)n型的所述第一外延層1的電阻率選為20歐姆·厘米，填充的所述n型的第二外延層3的電阻率為0.28歐姆·厘米，0.28歐姆·厘米對(duì)應(yīng)的摻雜濃度約為3e16cm^-3，超級(jí)結(jié)的初始pitch即溝槽和溝槽間距的和為10微米，本發(fā)明實(shí)施例方法重復(fù)了3次步驟四和兩次步驟五，最后形成的超級(jí)結(jié)單元的pitch即一層第二外延層組成的n型柱和一層第三外延層組成的p型柱的寬度和為2.5微米，溝槽的深度為43微米。最后能實(shí)現(xiàn)器件擊穿電壓為730v，正向比導(dǎo)通電阻rsp為3.7歐姆·毫米²。圖4的仿真圖中超級(jí)結(jié)的各層采用和圖3相同的標(biāo)記，圖4中還仿真了器件單元結(jié)構(gòu)，器件單元結(jié)構(gòu)的區(qū)域如標(biāo)記203的虛線(xiàn)框所示。

以上通過(guò)具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。