一種溝槽式mosfet的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體器件的制造領(lǐng)域，涉及一種溝槽式MOSFET的制造方法。
【背景技術(shù)】
[0002]MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor,金屬-氧化物半導(dǎo)體場效晶體管)以其開關(guān)速度快、頻率性能好、輸入阻抗高、驅(qū)動功率小、溫度特性好、無二次擊穿問題等優(yōu)點(diǎn)，被大量應(yīng)用于4C(即Communicat1n,Computer,Consumer,Car:通信，電腦，消費(fèi)電器，汽車)等領(lǐng)域中。
[0003]垂直型溝槽式MOSFET是將一些MOSFET裝置形成于已在襯底中產(chǎn)生的溝槽中，使其具有高集成密度、大電流能力、低導(dǎo)通電阻和優(yōu)良的關(guān)斷特性等優(yōu)點(diǎn)。由于上述尺寸和性能的優(yōu)勢，垂直型溝槽式MOSFET迅速得到更廣泛的應(yīng)用。垂直型溝槽式MOSFET的電流以垂直方向流過襯底，柵極位于半導(dǎo)體襯底的溝槽內(nèi)并通常通過填充多晶硅形成。
[0004]現(xiàn)有的溝槽式MOSFET的制造過程如圖1至圖6所示，至少包括如下步驟:
[0005]I)如圖1所示，提供一半導(dǎo)體襯底100，在所述半導(dǎo)體襯底100上自下至上依次形成外延層101、多晶硅層102、硬掩膜103、抗反射涂層104和具有第一開口 106的光刻膠105 ;所述抗反射涂層104形成于所述光刻膠105的底部，用于在曝光的過程中減少所述光刻膠105底部的光的反射，使得曝光的大部分能量都被所述光刻膠105吸收，提高曝光的效率。
[0006]2)如圖2所示，以所述具有第一開口 106的光刻膠105為掩膜，刻蝕所述抗反射涂層104和所述硬掩膜103形成第二開口 107 ;去除所述具有第一開口 106的光刻膠105
[0007]3)如圖3所示，刻蝕所述多晶硅層102和所述外延層101，在所述多晶硅層102和部分所述外延層101內(nèi)形成溝槽108 ；
[0008]4)如圖4所示,去除所述抗反射涂層104 ；
[0009]5)如圖5所示，在所述第二開口 107的側(cè)壁、所述溝槽108的側(cè)壁和底部形成柵氧化層(GOX) 109，在所述柵氧化層109上形成多晶硅柵極110 ；
[0010]6)如圖6所示，去除所述硬掩膜103，并在所述溝槽兩側(cè)的多晶硅層102內(nèi)形成源極 111。
[0011]上述的制備過程中，在所述多晶硅層102和所述外延層101內(nèi)形成所述溝槽108以后，去除所述抗反射涂層104的方法為:采用加熱至一定的溫度的磷酸溶液來腐蝕去除所述抗反射涂層104。然而，所述磷酸溶液在腐蝕去除所述抗反射涂層104的同時(shí)，也會腐蝕掉一些所述溝槽108表面的硅，在所述溝槽108的表面形成一些凹坑等損傷。而在所述溝槽108內(nèi)形成所述柵氧化層109的工藝條件要求非常嚴(yán)格，所述溝槽108表面被所述磷酸腐蝕造成損傷的地方必定會影響所述柵氧化層109的形成，使得在有損傷的地方形成的柵氧化層109比較薄弱。在后續(xù)的測試和使用的過程中，較薄弱處的所述柵氧化層109容易破損掉而形成柵極與源極的泄露通道，進(jìn)而使得整個(gè)溝槽式MOSFET器件失效。

【發(fā)明內(nèi)容】

[0012]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種溝槽式MOSFET的制造方法，用于解決現(xiàn)有溝槽式MOSFET的制造過程中在使用磷酸腐蝕去除抗反射涂層的同時(shí)，會腐蝕去除溝槽表面的一部分硅，在所述溝槽表面形成凹坑等損傷，使得后續(xù)在所述溝槽表面上形成的柵氧化層比較薄弱，在測試或使用的過程中容易破損而造成整個(gè)溝槽式MOSFET器件失效的問題。
[0013]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種溝槽式MOSFET的制造方法，所述方法至少包括:
[0014]I)提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上依次形成外延層、多晶硅層、硬掩膜、抗反射涂層和具有第一開口的光刻膠；
[0015]2)以具有第一開口的光刻膠為掩膜，蝕刻所述抗反射涂層和所述硬掩膜形成第二開口，所述第二開口暴露出所述多晶硅層；去除所述具有第一開口的光刻膠；
[0016]3)刻蝕所述多晶娃層和部分所述外延層,在所述多晶娃層和部分所述外延層內(nèi)形成溝槽；
[0017]4)在所述第二開口的側(cè)壁、所述溝槽的側(cè)壁和底部形成氧化硅保護(hù)層；
[0018]5)去除所述抗反射涂層；
[0019]6)去除所述氧化硅保護(hù)層；
[0020]7)在所述第二開口的側(cè)壁、所述溝槽的側(cè)壁和底部形成柵氧化層，在所述柵氧化層上形成多晶硅柵極。
[0021]優(yōu)選地，步驟I)中所述多晶硅層為本征多晶硅層。
[0022]優(yōu)選地，步驟3)中所形成的所述溝槽的縱截面形狀為U形。
[0023]優(yōu)選地，步驟4)中形成所述氧化硅保護(hù)層的方法為熱氧化法。
[0024]優(yōu)選地,步驟4)中所述氧化娃保護(hù)層的厚度為5nm?15nm。
[0025]優(yōu)選地，步驟5)中使用磷酸溶液去除所述抗反射涂層。
[0026]可選地，所述磷酸溶液為加熱至155°C?165°C，質(zhì)量百分?jǐn)?shù)為82%?88%的磷酸溶液。
[0027]優(yōu)選地，步驟6)中使用氫氟酸溶液去除所述氧化硅保護(hù)層。
[0028]優(yōu)選地，所述氫氟酸溶液為摩爾濃度為1%?3%的氫氟酸溶液，所述氫氟酸去除所述氧化硅保護(hù)層的時(shí)間為I?30分鐘。
[0029]優(yōu)選地，步驟7)之后還包括去除所述硬掩膜，并在所述溝槽兩側(cè)的多晶硅層內(nèi)形成源極的步驟。
[0030]如上所述，本發(fā)明的溝槽式MOSFET的制造方法，具有以下有益效果:本發(fā)明中在形成溝槽后去除抗反射涂層之前，先在所述溝槽的側(cè)壁和底部上形成一層氧化硅保護(hù)層，然后再使用加熱至一定溫度的磷酸來腐蝕去除抗反射涂層，可以避免所述磷酸對所述溝槽側(cè)壁和底部造成損傷；在去除抗反射涂層后，去除所述氧化硅保護(hù)層，而后在所述溝槽內(nèi)形成的柵氧化層具有較高的質(zhì)量，在測試或使用的過程中不會出現(xiàn)破損而形成柵極與源極的泄露通道，進(jìn)而使得整個(gè)溝槽式MOSFET器件失效的問題。
【附圖說明】
[0031]圖1-6顯示為現(xiàn)有技術(shù)中溝槽式MOSFET的制造方法在各步驟的結(jié)構(gòu)示意圖。
[0032]圖7顯示為本發(fā)明的溝槽式MOSFET的制造方法的流程圖。
[0033]圖8-15顯示為本發(fā)明的溝槽式MOSFET的制造方法在各步驟中的結(jié)構(gòu)示意圖。
[0034]元件標(biāo)號說明
[0035]100、200半導(dǎo)體襯底
[0036]101,201 外延層
[0037]102、202 多晶硅層
[0038]103、203 硬掩膜
[0039]104、204抗反射涂層
[0040]105,205 光刻膠
[0041]106,206 第一開口
[0042]107,207 第二開口
[0043]108、208 溝槽
[0044]109、210 柵氧化層
[0045]110、211多晶硅柵極
[0046]111,212 源極
[0047]209氧化硅保護(hù)層
【具體實(shí)施方式】
[0048]以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0049]請參閱圖請參閱圖7至圖15。需要說明的是,本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，雖圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0050]如圖7至圖15，本發(fā)明提供一種溝槽式MOSFET的制造方法，所述方法至少包括:
[0051]I)提供半導(dǎo)體襯底200，在所述半導(dǎo)體襯底200上依次形成外延層201、多晶硅層202、硬掩膜203、抗反射涂層204和具有第一開口 206的光刻膠205 ；
[0052]2)以具有第一開口 206的光刻膠為掩膜，蝕刻所述抗反射涂層204和所述硬掩膜203形成第二開口 207，所述第二開口 207暴露出所述多晶硅層202 ;去除所述具有第一開P 206的光刻膠205 ；
[0053]3)刻蝕所述多晶娃層202和部分所述外延層201,在所述多晶娃層202和部分所述外延層201內(nèi)形成溝槽208 ；
[0054]4)在所述第二開口 207的側(cè)壁、所述溝槽208的側(cè)壁和底部形成氧化硅保護(hù)層209 ；
[0055]5)去除所述抗反射涂層204 ；
[0056]6)去除所述氧化硅保護(hù)層209 ；
[0057]7)在所述第二開口 207的側(cè)壁、所述溝槽208的側(cè)壁和底部形成柵氧化層210，在所述柵氧化層210上形成多晶硅柵極211。
[0058]在步驟I)中，請參閱圖7的SI步驟及圖8，提供半導(dǎo)體襯底200，在所述半導(dǎo)體襯底200上依次形成外延層201、多晶硅層202、硬掩膜203、抗反射涂層204和具有第一開口206的光刻膠205。
[0059]具體的，所述半導(dǎo)體襯底200的材料可為硅、鍺化硅、絕緣體上硅(si I icononinsulator, SOI)、絕緣體上錯(cuò)化石圭(silicon germanium on insulator, SG0I)或絕緣體上鍺(germanium on insulator, G0I)。優(yōu)選地,本實(shí)施例中，所述半導(dǎo)體襯底200的材料為石圭。
[0060]具體的，所述外延層201可以覆蓋部分所述半導(dǎo)體襯底200的上表面或覆蓋整個(gè)半導(dǎo)體襯底200的上表面，優(yōu)選地，本實(shí)施例中，所述外延層201覆蓋整個(gè)半導(dǎo)體襯底200的上表面。在所述半導(dǎo)體襯底200的材料優(yōu)選為娃的情況下,所述外延層201包括娃。在所述半導(dǎo)體襯底200上形成所述外延層201的方法包括但不僅限于外延沉積法。
[0061]具體的，所述多晶硅層202的材料可為多晶硅或多晶硅金屬硅化物等，其形成的方法可為低壓化學(xué)氣相沉積法(LPCVD,Low Pressure Chemical Vapor Depost1n)。本實(shí)施例中，采用低壓化學(xué)氣相沉積法，以硅甲烷為氣體源在所述外延層201上沉積所述多晶石圭層202。優(yōu)選地,本實(shí)施例中，所述多晶娃層202為本征多晶娃層。
[006