半導體元件搭載用封裝基板的制造方法、半導體元件搭載用封裝基板以及半導體封裝的制作方法
【專利摘要】本發(fā)明提供能夠應對高密度化且可靠性也優(yōu)異的半導體元件搭載用封裝基板的制法等。該半導體元件搭載用封裝基板的制造方法等具有如下工序：準備層疊有第1載體金屬箔、第2載體金屬箔和基體金屬箔的多層金屬箔，與基材進行層疊而形成芯基板的工序；在前述多層金屬箔的第1載體金屬箔與第2載體金屬箔之間，物理剝離第1載體金屬箔的工序；在第2載體金屬箔上形成第1圖案鍍層的工序；在第1圖案鍍層上形成絕緣層、導體電路和層間連接而形成層疊體的工序；將層疊體和載體金屬箔一起從芯基板分離的工序；以及通過蝕刻而形成埋入電路或立體電路的工序。
【專利說明】半導體元件搭載用封裝基板的制造方法、半導體元件搭載用封裝基板以及半導體封裝
【技術領域】
[0001]本發(fā)明涉及能夠高密度化的半導體元件搭載用封裝基板的制造方法、半導體元件搭載用封裝基板以及半導體封裝，更詳細而言，涉及具備與具有凸塊的半導體元件連接的倒裝芯片連接端子的半導體元件搭載用封裝基板的制造方法、半導體元件搭載用封裝基板以及半導體封裝。
【背景技術】
[0002]作為將半導體元件和半導體元件搭載用封裝基板(以下，有時將“半導體元件搭載用封裝基板”稱為“封裝基板”。)的連接端子電連接的方法，使用的是倒裝芯片連接。該倒裝芯片連接中，出于在與半導體元件的凸塊之間形成良好的焊料焊腳的目的，多使用如下方法:在封裝基板的倒裝芯片連接端子上形成預備焊料，通過該預備焊料和在半導體元件的凸塊上形成的焊料這兩者來確保焊料量，從而與設于半導體元件上的凸塊連接。另一方面，伴隨著電子部件的小型化、高密度化，產生了高密度地配置與半導體元件的連接端子的需要，從而要求倒裝芯片連接端子的微細化。
[0003]倒裝芯片連接端子進行微細化，則形成預備焊料的連接端子的面積減少，因此在倒裝芯片連接端子上形成的預備焊料的量也減少，結果存在如下問題:在與半導體元件的凸塊之間形成的焊料焊腳的形成變得不充分，連接可靠性降低。另外，如果要在微細的倒裝芯片連接端子上形成足以與半導體元件連接的量的預備焊料，則存在如下問題:如圖1所示，在通常的制法中，由于倒裝芯片連接端子26相對于封裝基板的表面形成為凸狀，因此預備焊料19返回至倒裝芯片連接端子26的側面，從而在與鄰接的倒裝芯片連接端子26之間產生預備焊料19的橋接。也就是說，即使供給用于在倒裝芯片連接端子26上形成預備焊料19的焊料，相當比例的焊料會被用于覆蓋倒裝芯片連接端子26的側面，不但能夠用于形成連接所需要的焊料焊腳的預備焊料19的比例會減少，而且會與鄰接的倒裝芯片連接端子26發(fā)生橋接。
[0004]作為改善這樣的問題的方法，公開了:使封裝基板上的成為倒裝芯片連接端子的區(qū)域的配線圖案形成得較長，從而增加該區(qū)域的焊料量的方法(專利文獻I);使成為倒裝芯片連接端子的區(qū)域的配線圖案的寬度與其他區(qū)域相比部分放寬，從而增加倒裝芯片連接端子上的預備焊料量的方法(專利文獻2)。
[0005]現(xiàn)有技術文獻
[0006]專利文獻
[0007]專利文獻1:日本特開2002 - 329744號公報
[0008]專利文獻2:日本特開2005 - 101137號公報
【發(fā)明內容】
[0009]發(fā)明要解決的課題[0010]根據(jù)上述專利文獻1、2的方法，某種程度能夠確保用于與半導體元件連接的倒裝芯片連接端子上的預備焊料的量。但是，如圖1所示，形成倒裝芯片連接端子26的電路圖案是形成為從封裝基板I的表面凸出的形狀的電路圖案(以下，有時稱為“凸狀電路”。)，與封裝基板I的絕緣層3的表面密合的只是該凸狀電路32的底面。而且，該凸狀電路32通常使用半加成法等伴有蝕刻的方法形成，因此會產生所謂的底切Undercut)，其結果是，電路圖案的寬度在厚度方向的中途、底部(底面?zhèn)?比頂部(表面?zhèn)?窄。因此，倒裝芯片連接端子26進行微細化會存在如下可能性:由于倒裝芯片連接端子26與其下的絕緣層3之間的密合面積減少、電路圖案的寬度減少而導致密合力降低，在倒裝芯片連接時僅施加一點點外力，就產生倒裝芯片連接端子26的剝離。
[0011]本發(fā)明是鑒于上述問題點而作出的發(fā)明，其目的在于提供半導體元件搭載用封裝基板的制造方法、半導體元件搭載用封裝基板以及半導體封裝，該半導體元件搭載用封裝基板的制造方法能夠形成即使微細也確保了密合力的倒裝芯片連接端子，且通過具備確保了與半導體元件的凸塊之間的倒裝芯片連接所需要的預備焊料量的倒裝芯片連接端子，能夠應對高密度化且可靠性也優(yōu)異。
[0012]解決課題的方法
[0013]本發(fā)明涉及以下內容。
[0014]1.一種半導體元件搭載用封裝基板的制造方法，具有如下工序:準備依次層疊有第I載體金屬箔、第2載體金屬箔和基體金屬箔的多層金屬箔，將該多層金屬箔的基體金屬箔側與基材進行層疊而形成芯基板的工序；在前述多層金屬箔的第I載體金屬箔與第2載體金屬箔之間，物理剝離第I載體金屬箔的工序；在前述芯基板的第2載體金屬箔上形成第I圖案鍍層的工序；在包含前述第I圖案鍍層的第2載體金屬箔上形成絕緣層、導體電路和層間連接而形成層疊體的工序；在前述多層金屬箔的第2載體金屬箔與基體金屬箔之間，將前述層疊體與第2載體金屬箔一起從芯基板物理剝離而進行分離的工序；以及在前述剝離后的層疊體的第2載體金屬箔上形成抗蝕劑并進行蝕刻，從而使第I圖案鍍層從前述層疊體表面的絕緣層露出而形成埋入電路的工序、或在前述層疊體表面的第I圖案鍍層上形成立體電路的工序、或在前述層疊體表面的絕緣層上形成立體電路的工序、或在前述層疊體表面的第I圖案鍍層上形成凹陷形狀的工序。
[0015]2.一種半導體元件搭載用封裝基板的制造方法，具有如下工序:準備依次層疊有第I載體金屬箔、第2載體金屬箔和基體金屬箔的多層金屬箔，將該多層金屬箔的基體金屬箔側與基材進行層疊而形成芯基板的工序；在前述多層金屬箔的第I載體金屬箔與第2載體金屬箔之間，物理剝離第I載體金屬箔的工序；在前述芯基板的第2載體金屬箔上形成第I圖案鍍層的工序；在包含前述第I圖案鍍層的第2載體金屬箔上形成絕緣層、導體電路和層間連接而形成層疊體的工序；在前述多層金屬箔的第2載體金屬箔與基體金屬箔之間，將前述層疊體與第2載體金屬箔一起從芯基板物理剝離而進行分離的工序；在前述剝離后的層疊體的第2載體金屬箔上形成第2圖案鍍層的工序；以及在形成有前述第2圖案鍍層的部分以外的第2載體金屬箔上形成抗蝕劑并進行蝕刻，通過蝕刻除去形成有前述第2圖案鍍層的部分和形成有抗蝕劑的部分以外的第2載體金屬箔，從而使第I圖案鍍層從前述層疊體表面的絕緣層露出而形成埋入電路的工序、或在前述層疊體表面的第I圖案鍍層上形成立體電路的工序、或在前述層疊體表面的絕緣層上形成立體電路的工序、或在前述層疊體表面的第I圖案鍍層上形成凹陷形狀的工序。
[0016]3.在上述I或2所述的半導體元件搭載用封裝基板的制造方法中，在包含第I圖案鍍層的第2載體金屬箔上形成絕緣層、導體電路和層間連接而形成層疊體的工序與在多層金屬箔的第2載體金屬箔和基體金屬箔之間將前述層疊體與第2載體金屬箔一起從芯基板物理剝離而進行分離的工序之間，具有形成所期望的層數(shù)的絕緣層和導體電路的工序。
[0017]4.在上述I至3中任一項所述的半導體元件搭載用封裝基板的制造方法中，在使第I圖案鍍層從層疊體表面的絕緣層露出而形成埋入電路的工序中形成倒裝芯片連接端子，在層疊體表面的第I圖案鍍層上形成立體電路的工序中，在柱或倒裝芯片連接端子的長軸方向的一部分形成凸形狀，在層疊體表面的絕緣層上形成立體電路的工序中形成虛設端子。
[0018]5.一種半導體元件搭載用封裝基板，其為通過上述I至4中任一項所述的半導體元件搭載用封裝基板的制造方法制造的半導體元件搭載用封裝基板，該半導體元件搭載用封裝基板具有絕緣層、以上表面在該絕緣層的表面露出的方式設置的埋入電路、以及在前述絕緣層上和埋入電路上設置的阻焊劑，在該阻焊劑的開口內配置的埋入電路形成倒裝芯片連接端子，該倒裝芯片連接端子被厚度3 μ m以上的預備焊料被覆。
[0019]6.在上述5所述的半導體元件搭載用封裝基板中，在形成倒裝芯片連接端子的埋入電路的底面連接導通孔。
[0020]7.在上述5或6所述的半導體元件搭載用封裝基板中，在倒裝芯片連接端子的長軸方向的一部分形成有凸形狀。
[0021]8.在上述5至7中任一項所述的半導體元件搭載用封裝基板中，在倒裝芯片連接端子的長軸方向的一部分形成有凹陷形狀。
[0022]9.在上述5至8中任一項所述的半導體元件搭載用封裝基板中，倒裝芯片連接端子的前端被配置在阻焊劑的開口內。
[0023]10.在上述5至9中任一項所述的半導體元件搭載用封裝基板中，設置有具有在倒裝芯片連接端子的長軸方向的兩側或一側延長的部分的埋入電路。
[0024]11.在上述5至10中任一項所述的半導體元件搭載用封裝基板中，倒裝芯片連接端子的一部分在短軸方向擴張。
[0025]12.一種半導體封裝，在上述5至11中任一項所述的半導體元件搭載用封裝基板的倒裝芯片連接端子上通過倒裝芯片連接而搭載有半導體元件的凸塊。
[0026]發(fā)明的效果
[0027]根據(jù)本發(fā)明，能夠提供半導體元件搭載用封裝基板的制造方法、半導體元件搭載用封裝基板和半導體封裝，該半導體元件搭載用封裝基板的制造方法能夠形成即使微細也確保了密合力的倒裝芯片連接端子，且通過具備確保了與半導體元件的凸塊之間的倒裝芯片連接所需要的預備焊料量的倒裝芯片連接端子，能夠應對高密度化且可靠性也優(yōu)異。
【專利附圖】
【附圖說明】
[0028]圖1是現(xiàn)有的封裝基板的倒裝芯片連接端子附近的(a)俯視圖、(b) A — A’剖面圖、(c) B — B’剖面圖。
[0029]圖2是本發(fā)明的封裝基板的倒裝芯片連接端子附近的(a)俯視圖、(b) A — A’剖面圖、(C) B — B’剖面圖。
[0030]圖3是本發(fā)明的封裝基板的倒裝芯片連接端子附近的(a)俯視圖以及(b) A — A’剖面圖。
[0031]圖4是本發(fā)明的封裝基板的倒裝芯片連接端子附近的(a)俯視圖、(b) A — A’剖面圖、(c) B — B’剖面圖。
[0032]圖5是本發(fā)明的封裝基板的倒裝芯片連接端子附近的(a)俯視圖以及(b) A — A’剖面圖。
[0033]圖6是本發(fā)明的封裝基板的倒裝芯片連接端子附近的(a)俯視圖以及(b) A — A’剖面圖。
[0034]圖7是本發(fā)明的封裝基板的倒裝芯片連接端子附近的(a)俯視圖以及(b) A — A’剖面圖。
[0035]圖8是本發(fā)明的封裝基板的倒裝芯片連接端子附近的(a)俯視圖、(b) A — A’剖面圖、(c) B — B’剖面圖。
[0036]圖9是本發(fā)明的封裝的倒裝芯片連接端子附近的剖面圖。
[0037]圖10是本發(fā)明所使用的多層金屬箔的剖面圖。
[0038]圖11是表示本發(fā)明的封裝基板的制造方法的一部分的流程圖。
[0039]圖12是表示本發(fā)明的封裝基板的制造方法的一部分的流程圖。
[0040]圖13是表示本發(fā)明的封裝基板的制造方法的一部分的流程圖。
[0041]圖14是表示本發(fā)明的封裝基板的制造方法的一部分的流程圖。
[0042]圖15是表示本發(fā)明的封裝基板的制造方法的一部分的流程圖。
[0043]圖16是表示本發(fā)明的封裝基板的制造方法的一部分的流程圖。
[0044]圖17是表示本發(fā)明的封裝基板的制造方法的一部分的流程圖。
[0045]圖18是使用本發(fā)明的封裝基板的制造方法制作的半導體封裝的剖面圖。
【具體實施方式】
[0046]關于本發(fā)明的半導體元件搭載用封裝基板的例子，以下使用圖2?圖9進行說明。
[0047]作為本發(fā)明的半導體元件搭載用封裝基板(以下，稱為“封裝基板”。)的第I例，如圖2所示，可列舉如下半導體元件搭載用封裝基板I，其具有絕緣層3、以上表面在該絕緣層3的表面露出的方式設置的埋入電路2、在前述絕緣層3上以及埋入電路2上設置的阻焊劑4，在該阻焊劑4的開口 31內配置的埋入電路2形成倒裝芯片連接端子26，該倒裝芯片連接端子26被厚度3μπι以上的預備焊料19被覆。根據(jù)該構成，倒裝芯片連接端子26由上表面在絕緣層3的表面露出的埋入電路2形成。因此，倒裝芯片連接端子26的側面和底面被埋入絕緣層3并被固定，因而即使形成倒裝芯片連接端子26的埋入電路2是線寬/線距為20μπι / 20μπι以下水平的微細電路圖案，也能夠形成確保了與絕緣層3之間的密合力的倒裝芯片連接端子26。從確保密合力的觀點出發(fā)，優(yōu)選具有在倒裝芯片連接端子26的長軸方向的兩側延長的埋入電路2，因為埋入電路2從兩側都固定倒裝芯片連接端子26，但是在本發(fā)明中，與圖1所示那樣的凸狀電路32相比，能夠形成即使微細也確保了與絕緣層3之間的密合力的倒裝芯片連接端子26。因此，也能夠如圖3所示，設置僅在倒裝芯片連接端子26的長軸方向的一側延長的埋入電路2，這種情況下，能夠減小倒裝芯片連接端子26的尺寸，因此能夠進一步實現(xiàn)高密度化，從該點出發(fā)是優(yōu)選的。另外，還能夠如圖4所示，設置在倒裝芯片連接端子26的長軸方向的一側以及兩側延長的埋入電路2這兩者。這樣，在倒裝芯片連接端子26的長軸方向上延長的埋入電路2可以在倒裝芯片連接端子26的長軸方向的兩側設置，也可以僅在一側設置，因此能夠增大設計的自由度。另外，由于倒裝芯片連接端子26被厚度3 μ m以上的預備焊料19被覆，因此能夠確保與半導體元件15的凸塊
25之間的倒裝芯片連接所需要的焊料量。因此，能夠提供能夠應對高密度化且可靠性也優(yōu)異的半導體元件搭載用封裝基板I。
[0048]本發(fā)明的絕緣層是指使用有機絕緣材料形成的絕緣基板、芯基板、膜、層間絕緣層、堆積層等。作為這樣的絕緣層，能夠使用通常在封裝基板中使用的絕緣層，可列舉在玻璃布中含浸環(huán)氧樹脂、聚酰亞胺樹脂而成的預浸材；對環(huán)氧系粘接片、聚酰亞胺系粘接片等進行加熱、加壓而形成的材料。
[0049]本發(fā)明的埋入電路是指，按照至少底面以及側面的一部分被埋入絕緣層、至少上表面在絕緣層表面露出的方式設置的電路。這樣的埋入電路例如能夠通過所謂的轉印法等來形成，所述轉印法為:將金屬箔作為供電層在其上通過圖案電鍍形成規(guī)定的電路圖案，在該電路圖案上形成絕緣層并將電路圖案埋入絕緣層后，通過蝕刻等除去作為供電層的金屬箔，從而使被埋入圖案絕緣層的電路圖案的表面從絕緣層露出。
[0050]本發(fā)明的阻焊劑是指，保護封裝基板的表面使得預備焊料不附著于成為倒裝芯片連接端子的埋入電路以外的部分的物質。另外，通過由設置于阻焊劑上的開口來限定埋入電路中成為倒裝芯片連接端子的部分，從而使得該開口內的埋入電路形成倒裝芯片連接端子。作為阻焊劑，從能夠高精度地形成用于形成倒裝芯片連接端子的、長ΙΟΟμπιΧ寬100 μ m以下水平的微小開口考慮，優(yōu)選感光性的阻焊劑。
[0051]本發(fā)明的倒裝芯片連接端子是指，用于將半導體元件通過倒裝芯片連接搭載在封裝基板上的連接端子。另外，倒裝芯片連接是指使半導體元件的有源元件面朝向封裝基板連接的方法，是如下所述的方法:在半導體元件上形成作為電極的凸塊，將半導體元件翻過來并對準封裝基板上的搭載位置后，將半導體元件的凸塊與形成于封裝基板上的倒裝芯片連接端子連接。本發(fā)明的倒裝芯片連接端子不僅單指實際上與半導體元件的凸塊抵接的連接部，還指與半導體元件的凸塊連接的埋入電路，即在阻焊劑的開口內露出于絕緣層表面的部分。在倒裝芯片連接端子的表面，為了防止表面氧化、確保預備焊料的潤濕性，可以設置鎳/金鍍層(形成有鎳鍍層和在其上的金鍍層的鍍層)、鎳/鈀/金鍍層(形成有鎳鍍層、在其上的鈀鍍層和在其上的金鍍層的鍍層)等保護鍍層。
[0052]本發(fā)明的預備焊料是指，為了進行與半導體元件之間的倒裝芯片連接而設置在倒裝芯片連接端子上的焊料。預備焊料能夠通過印刷焊料糊并回流的方法、其他的公知方法來形成。作為焊料糊的一例，可列舉在電子部件的安裝中使用的、將Sn (錫)一 Pb (鉛)系、Sn (錫)一 Ag (銀)一 Cu (銅)系等的焊料粒子與松香、有機溶劑混合而成的物質等。焊料糊的印刷能夠使用金屬掩模、絲網(wǎng)印制等?；亓髂軌蚴褂迷陔娮硬考陌惭b中通常使用的紅外線回流、熱風回流、VPS (氣相焊接)回流等來進行?；亓鳁l件根據(jù)焊料糊而有所不同，例如，如果是Sn - Pb (錫和鉛)系，則可列舉峰值溫度為240°C左右的條件，如果是Sn (錫)一Ag (銀)一 Cu (銅)系，則可列舉峰值溫度為260°C左右的條件。
[0053]本發(fā)明的封裝基板中，倒裝芯片連接端子被厚度3μπι以上的預備焊料被覆。預備焊料的厚度小于3μπι時，不足以在倒裝芯片連接端子與半導體元件的凸塊之間形成焊料焊腳，難以確保連接可靠性。另一方面，預備焊料的厚度超過20 μ m時，存在與鄰接的倒裝芯片連接端子上的預備焊料產生焊料橋接的可能性。因此，預備焊料的厚度優(yōu)選3 μ m以上、20 μ m以下。而且，通常倒裝芯片連接端子的上表面俯視為細長的長方形，因此將焊料糊等回流而形成的預備焊料由于焊料的表面張力形成為大致半圓柱狀(半圓錐體狀)。因此，預備焊料的厚度在倒裝芯片連接端子的長軸方向(長度方向)與短軸方向(寬度方向)的大致中央處形成得最厚。因此，本發(fā)明中，使用非接觸式段差測定機測定阻焊劑表面與焊料表面的段差，從而求出在倒裝芯片連接端子的長軸方向(長度方向)與短軸方向(寬度方向)的大致中央的預備焊料的厚度。
[0054]作為本發(fā)明的封裝基板的第2例，可列舉如圖5所示在包含倒裝芯片連接端子26的埋入電路2的底面連接導通孔18的例子。這里，省略顯示預備焊料。圖5中，在倒裝芯片連接端子26的底面和從該倒裝芯片連接端子26向長軸方向延長的埋入電路2的底面的兩方形成有導通孔18，但也可以在其中的任一方形成有導通孔18。也就是說，在該第2例中，在被埋入絕緣層3的倒裝芯片連接端子26的底面、從該倒裝芯片連接端子26向長軸方向延長的埋入電路2的底面、或這兩者的底面形成導通孔18。通過這樣在底面連接導通孔18，使得倒裝芯片連接端子26或從倒裝芯片連接端子26向長軸方向延長的埋入電路2通過導通孔18被固定于絕緣層3，因此與第I例相比，能夠使倒裝芯片連接端子26與絕緣層3之間的密合更加牢固。
[0055]本發(fā)明中，導通孔是指將在封裝基板上設為多層的配線層的層間連接的結構，例如，能夠通過使用激光等形成配線層的層間連接用的孔后，在該孔內進行鍍敷等而形成。而且，為了增大倒裝芯片連接端子的底面、從倒裝芯片連接端子向長軸方向延長的埋入電路的底面與導通孔之間的連接面積，優(yōu)選通過所謂的填充孔鍍敷形成導通孔。
[0056]作為本發(fā)明的封裝基板的第3例，可列舉如圖6所示在倒裝芯片連接端子26的長軸方向的一部分形成凸形狀27的例子。這里，省略顯示預備焊料19。該凸形狀27例如通過如下方式來形成:形成阻鍍劑，在埋入電路的成為倒裝芯片連接端子26的部位的一部分進行圖案鍍敷。另外，雖然未圖示，也能夠例如通過如下方式來形成:在形成側面的一部分和上表面從絕緣層3的表面突出的埋入電路后，形成抗蝕劑，按照突出的埋入電路的一部分以突出的狀態(tài)保留、其他部分與絕緣層3的表面在一個平面的方式進行蝕刻。凸形狀27的高度優(yōu)選3 μ m?8 μ m左右，設置凸形狀27的范圍優(yōu)選為倒裝芯片連接端子26的短軸方向(寬度方向)的尺寸的50%?100%、倒裝芯片連接端子26的長軸方向(長度方向)的尺寸的10 %?70 %左右。通過這樣在倒裝芯片連接端子26的長軸方向的一部分形成凸形狀27，使得焊料積存在凸形狀27的段差部分(未圖示。)，因此與表面平坦的情況相比，能夠增加配置于倒裝芯片連接端子26上的焊料量。另外，凸形狀27成為將其他部分焊料拉近的契機，由于焊料以凸形狀27為中心凝集，因此也能夠在倒裝芯片連接端子26的長軸方向的規(guī)定位置形成突出的焊料積存。因此，能夠對應于在倒裝芯片連接端子26上搭載的半導體元件的凸塊的位置而設置倒裝芯片連接端子26上的突出部分，因而能夠將倒裝芯片連接端子26與半導體元件的凸塊確實地連接。
[0057]作為本發(fā)明的封裝基板的第4例，可列舉如圖7所示在倒裝芯片連接端子26的長軸方向的一部分形成凹陷形狀28的例子。這里，省略顯示預備焊料。雖然未作圖示，該凹陷形狀28例如能夠通過在形成上表面從絕緣層3的表面露出的埋入電路后，形成抗蝕劑，按照上表面露出的埋入電路的上表面的一部分比絕緣層3的表面更凹陷、其他部分原樣保留的方式進行蝕刻來形成。凹陷形狀28的深度優(yōu)選3μπι?8μπι左右，凹陷形狀28的范圍優(yōu)選為倒裝芯片連接端子26的短軸方向(寬度方向)的尺寸的50%?100%、倒裝芯片連接端子26的長軸方向(長度方向)的尺寸的10%?70%左右。通過這樣形成凹陷形狀28，熔融后的焊料在該部分積存，因此能夠增加在倒裝芯片連接端子26上配置的焊料(未圖示。)的量。也就是說，凹陷形狀28發(fā)揮積存焊料的容器的作用，焊料積存在凹陷形狀28中，因此能夠在倒裝芯片連接端子26上形成足以形成焊料焊腳的焊料。
[0058]作為本發(fā)明的封裝基板的第5例，可列舉如圖3所示倒裝芯片連接端子26的前端形成在阻焊劑4的開口 31內的例子。這里，省略顯示預備焊料。像以往的一般封裝基板那樣，在通過將粘接于絕緣層3的表面上的金屬箔蝕刻來形成電路圖案的情況下，該電路圖案為凸狀電路32 (圖1)，形成的倒裝芯片連接端子26僅其底面與絕緣層3粘接。另外，由于通過蝕刻形成，因此凸狀電路32的電路圖案產生所謂的底切，即從剖面觀察，電路圖案的底面?zhèn)扰c表面?zhèn)认啾?，寬度更小。因此，倒裝芯片連接端子26的尺寸進行微細化會存在如下可能性:凸狀電路32的電路圖案的底面與絕緣層3之間的粘接面積減少，因此與絕緣層3之間的密合力降低，在倒裝芯片連接時僅施加一點點外力就會剝離。于是，為了確保絕緣層3與倒裝芯片連接端子26之間的密合力，采取如下方法，S卩:用阻焊劑4被覆并從上側固定電路圖案，使倒裝芯片連接端子26從阻焊劑4的開口 31露出，從而用阻焊劑4固定倒裝芯片連接端子26的長軸方向的兩側。但是，該方法中，由阻焊劑4的分辨率的限度來規(guī)定阻焊劑4的開口 31的寬度，因此需要使倒裝芯片連接端子26比阻焊劑4的分辨率的限度更長。而且因此電路圖案的走線自由度也受限制。根據(jù)本發(fā)明的封裝基板I的第5例，由于倒裝芯片連接端子26由上表面露出于絕緣層3的表面的埋入電路形成，因此即使微細也能夠確保密合力。因此，沒有必要使用阻焊劑4從上方被覆并固定在倒裝芯片連接端子26的長軸方向的兩側延長的電路圖案，能夠將倒裝芯片連接端子26的前端形成在阻焊劑4的開口 31內。因此，阻焊劑4的分辨率不受限制，能夠將倒裝芯片連接端子26微細化，因而能夠進一步實現(xiàn)高密度化，而且能夠提高電路圖案設計的自由度。
[0059]作為本發(fā)明的封裝基板的第6例，可列舉如圖4所示設置了在倒裝芯片連接端子26的長軸方向的兩側或一側延長的埋入電路2的例子。根據(jù)本發(fā)明的封裝基板的第6例，與第5例同樣，阻焊劑4的分辨率不受限制，能夠將倒裝芯片連接端子26微細化，因此能夠進一步實現(xiàn)高密度化，而且能夠提高電路圖案設計的自由度。
[0060]作為本發(fā)明的封裝基板的第7例，可列舉如圖8所示具有倒裝芯片連接端子26的一部分在短軸方向(寬度方向)擴張而成的部分33的例子。倒裝芯片連接端子26的前端可以形成在阻焊劑4的開口 31內。這里，省略顯示預備焊料。由于具有該倒裝芯片連接端子
26部分地在短軸方向(寬度方向)擴張而成的部分33，因此與絕緣層3之間的密合面積擴大，因而能夠更加提高倒裝芯片連接端子26與絕緣層3之間的密合力，并且能夠更多地確保預備焊料19的量，另外，由于在短軸方向(寬度方向)擴張而成的部分33的預備焊料19通過表面張力拉近其以外的部分的焊料從而形成焊料積存，因此能夠在規(guī)定的位置穩(wěn)定地形成焊料積存。
[0061]作為本發(fā)明的半導體封裝的一例，可列舉如圖9所示在上述第I至第7例的封裝基板I上通過倒裝芯片連接而搭載了半導體元件15的例子。優(yōu)選在半導體元件15的凸塊25形成面與半導體元件搭載用封裝基板I的具有倒裝芯片連接端子26的絕緣層3之間，填充底部填充材料23。由此，底部填充材料23能夠使半導體元件15的凸塊25形成面與具有倒裝芯片連接端子26的絕緣層3之間的密合力更加牢固。因此，能夠提供能夠應對高密度化且可靠性也優(yōu)異的半導體封裝24。
[0062]關于本發(fā)明的封裝基板的制造方法的一例，以下使用圖10?圖18進行說明。
[0063]首先，如圖10所示，準備依次層疊有第I載體金屬箔10、第2載體金屬箔11和基體金屬箔12的多層金屬箔9。
[0064]第I載體金屬箔10用于保護第2載體金屬箔11的表面(與第I載體金屬箔10之間)，在與第2載體金屬箔11之間能夠進行物理剝離。只要能夠保護第2載體金屬箔11的表面，則材質、厚度沒有特別限制，但從通用性、操作性的方面出發(fā)，作為材質優(yōu)選銅箔、鋁箔，作為厚度優(yōu)選I?35 μ m。另外，在第I載體金屬箔10與第2載體金屬箔11之間，優(yōu)選設置用于穩(wěn)定它們之間的剝離強度的剝離層(未圖示。)，作為剝離層，優(yōu)選即使進行多次與絕緣樹脂層疊時的加熱?加壓，剝離強度也呈現(xiàn)穩(wěn)定化的剝離層。作為這樣的剝離層，可列舉日本特開2003 - 181970號公報中公開的形成有金屬氧化物層和有機劑層的剝離層、日本特開2003 — 094553號公報中公開的由Cu — Ni — Mo合金構成的剝尚層、再公表專利W02006 / 013735號公報中示出的含有Ni和W的金屬氧化物或Ni和Mo的金屬氧化物的剝離層。而且，該剝離層優(yōu)選:在與第2載體金屬箔11之間物理剝離第I載體金屬箔10時，以附著于第I載體金屬箔10側的狀態(tài)剝離，在第2載體金屬箔11的表面不殘留。
[0065]第2載體金屬箔11成為為了在剝離了第I載體金屬箔10后的表面上形成第I圖案鍍層13而供給電流的種子層(供電層)，在與第I載體金屬箔10之間和與基體金屬箔12之間能夠進行物理剝離。只要和基體金屬箔12 —起作為供電層發(fā)揮功能即可，材質、厚度沒有特別限制，但從通用性、操作性的方面出發(fā)，作為材質優(yōu)選銅箔、鋁箔，作為厚度能夠使用I至18 μ m的厚度。只是，由于如下文所述在形成外層電路2時(圖16(12)、(13)、(14))會通過蝕刻被除去，因此為了 極力降低蝕刻量的偏差而形成高精度的微細電路，優(yōu)選I?
5μ m的極薄金屬箔。另外,在與第I載體金屬箔10之間和與基體金屬箔12之間，為了穩(wěn)定它們之間的剝離強度，優(yōu)選設置上述那樣的剝離層(未圖示。)。而且，為了使第2載體金屬箔11與基體金屬箔12成為一體作為種子層發(fā)揮作用，該剝離層優(yōu)選具有導電性。而且，該剝離層優(yōu)選:在第2載體金屬箔11與基體金屬箔12之間物理剝離時，以附著于基體金屬箔12側的狀態(tài)剝離，在第2載體金屬箔11的表面不殘留。
[0066]將多層金屬箔9與基材16層疊而制作芯基板17時,基體金屬箔12位于與基材16層疊的一側，在與第2載體金屬箔11之間能夠進行物理剝離。只要與基材16層疊時具有與基材16的粘接性，則材質、厚度沒有特別限制，但從通用性、操作性的方面出發(fā)，作為材質優(yōu)選銅箔、鋁箔，作為厚度優(yōu)選9?70 μ m。另外，在與第2載體金屬箔11之間，為了穩(wěn)定它們之間的剝離強度，優(yōu)選設置上述那樣的剝離層(未圖示。)。而且，該剝離層優(yōu)選:在第2載體金屬箔11與基體金屬箔12之間物理剝離時，以附著于基體金屬箔12側的狀態(tài)剝離，在第2載體金屬箔11的表面不殘留。
[0067]作為多層金屬箔9，使用具有3層以上的金屬箔(例如，如上所述，第I載體金屬箔10、第2載體金屬箔11和基體金屬箔12)的多層金屬箔9，且至少2部位之間(例如，如上所述，第I載體金屬箔10與第2載體金屬箔11之間以及第2載體金屬箔11與基體金屬箔12之間)能夠物理剝離。在多層金屬箔9的基體金屬箔12側層疊基材16而形成芯基板17的工序時，有時樹脂粉等異物附著在第I載體金屬箔10的表面，但即使附著了這樣的異物，通過在與第2載體金屬箔11之間物理剝離第I載體金屬箔10，也形成不受樹脂粉等異物影響的第2載體金屬箔11的表面，因此能夠確保高品質的金屬箔表面。因此，將第2載體金屬箔11作為種子層使用而形成第I圖案鍍層13的情況下，也能夠抑制缺陷的產生，因而能夠實現(xiàn)成品率的提聞。
[0068]接著，如圖11 (I)所不，將多層金屬箔9的基體金屬箔12側與基材16層疊而形成芯基板17?；?6與多層金屬箔9進行層疊一體化而形成芯基板17,作為基材16,能夠使用通常作為半導體元件搭載用封裝基板I的絕緣層3使用的基材。作為這樣的基材16，可列舉玻璃環(huán)氧樹脂、玻璃聚酰亞胺等。芯基板17是在使用多層金屬箔9制造封裝基板I時作為支撐基板的基板，主要作用是通過確保剛性來提高作業(yè)性、以及防止處理時的損傷而提高成品率。因此，作為基材16，優(yōu)選具有玻璃纖維等增強材的基材，例如，能夠通過將玻璃環(huán)氧樹脂、玻璃聚酰亞胺等預浸材與多層金屬箔9重疊，使用熱壓機等加熱?加壓進行層疊一體化來形成。通過在基材16的兩側(圖11 (I)的上下兩側)層疊多層金屬箔9并進行其后的工序，能夠通過一次工序進行制造兩個封裝基板I的工序，因此能夠實現(xiàn)工時減少。另外，能夠構成在芯基板17的兩側對稱的構成的層疊板，因此能夠抑制翹曲，也能夠抑制與作業(yè)性、制造設備的牽連等所引起的損傷。
[0069]接著，如圖11 (2)所示，在多層金屬箔9的第I載體金屬箔10與第2載體金屬箔11之間，物理剝離第I載體金屬箔10。存在層疊時來自成為基材16的材料的預浸材等的樹脂粉等異物附著在第I載體金屬箔10的表面的情況。因此，在使用該第I載體金屬箔10形成電路的情況下，有時會由于附著于表面的樹脂粉等異物導致在電路上產生斷路、短路等缺陷，有可能導致成品率的降低。但是，通過這樣將第I載體金屬箔10剝離除去，能夠使用未附著樹脂粉等異物的第2載體金屬箔11來形成電路，因此能夠抑制電路缺陷的產生，能夠改善成品率。另外，由于能夠物理剝離第I載體金屬箔10，因此通過調整第I載體金屬箔10與第2載體金屬箔11之間的剝離強度，能夠容易地進行剝離作業(yè)。此時，多層金屬箔9的第I載體金屬箔10與第2載 體金屬箔11之間的剝離層(未圖不。)優(yōu)選轉移至第I載體金屬箔10側。由此，在剝離了第I載體金屬箔10后的第2載體金屬箔11側，第2載體金屬箔11的表面露出，因此通過后工序進行的在第2載體金屬箔11上的阻鍍劑形成、第I圖案鍍層13的形成不會受剝離層阻礙。
[0070]這里，多層金屬箔9優(yōu)選為第2載體金屬箔11與基體金屬箔12之間的剝離強度大于第I載體金屬箔10與第2載體金屬箔11之間的剝離強度而形成的多層金屬箔9。由此，在第I載體金屬箔10與第2載體金屬箔11之間進行物理剝離時，能夠抑制第2載體金屬箔11與基體金屬箔12之間同時剝離。作為剝離強度，在加熱?加壓前的初期，使第I載體金屬箔10與第2載體金屬箔11之間為2N / m?50N / m、第2載體金屬箔11與基體金屬箔12之間為ION / m?70N / m，使第I載體金屬箔10與第2載體金屬箔11之間的剝離強度比第2載體金屬箔11與基體金屬箔12之間的剝離強度小5N / m?20N / m，則在制造工序的處理中不會剝離而在剝離時容易，而且剝離第I載體金屬箔10時，能夠抑制第2載體金屬箔11同時剝落，因此作業(yè)性良好。[0071]就剝離強度的調整而言，例如，如日本特開2003 — 181970號公報、日本特開2003 - 094553號公報、再公表專利W02006 / 013735號公報所示，能夠通過調整成為剝離層基底的第2載體金屬箔11的表面(與第I載體金屬箔10之間)的粗糙度，或者調整用于形成成為剝離層的金屬氧化物、合金鍍層的鍍液組成、條件來進行。
[0072]接著，如圖11 (3)所示，在殘留于芯基板17上的第2載體金屬箔11上形成第I圖案鍍層13。如上所述，由于來自層疊時使用的預浸材等的樹脂粉等異物不附著于第2載體金屬箔11的表面(與第I載體金屬箔10之間)，因此能夠抑制由此引起的電路缺陷。第I圖案鍍層13能夠在第2載體金屬箔11上形成阻鍍劑(未圖示。)后，使用電鍍來進行。作為阻鍍劑，能夠使用在封裝基板I的制造工藝中使用的感光性抗蝕劑。作為電鍍，能夠使用在封裝基板I的制造工藝中使用的硫酸銅鍍敷。
[0073]多層金屬箔9優(yōu)選為在預先設置平均粗糙度(Ra)為0.3μπι?1.2μπι的凹凸的第2載體金屬箔11的表面上隔著剝離層(未圖示。)層疊第I載體金屬箔10而成的多層金屬箔9。由此，將第I載體金屬箔10與剝離層一起物理剝離后的第2載體金屬箔11的表面具有預先設置的平均粗糙度(Ra)為0.3μπι?1.2μπι的凹凸。因此，在第2載體金屬箔11的表面(與第I載體金屬箔10之間)形成第I圖案鍍層13用的阻鍍劑時，能夠提高阻鍍劑的密合、分辨力，有利于高密度電路的形成。另外，通過在第2載體金屬箔11的表面預先設有凹凸，在剝離第I載體金屬箔10后無需對第2載體金屬箔11的表面進行粗面化處理，因此能夠實現(xiàn)工時的減少。
[0074]從改善阻鍍劑的密合、分辨力并能夠確保第I圖案鍍層13后的剝離性的方面出發(fā)，設在第2載體金屬箔11的表面的凹凸的表面粗糙度優(yōu)選平均粗糙度(Ra)為0.3?
1.2 μ m。平均粗糙度(Ra)小于0.3 μ m的情況下，存在產生阻鍍劑的密合不足的傾向，平均粗糙度(Ra)超過1.2 μ m的情況下，阻鍍劑難以追隨，也存在產生密合不足的傾向。進而，阻鍍劑的線寬/線距比15μπι / 15μπι還微細的情況下，優(yōu)選平均粗糙度(Ra)為0.5μπι?
0.9ym0這里，平均粗糙度(Ra)是JIS Β0601 (2001)中規(guī)定的平均粗糙度(Ra)，能夠使用觸針式表面粗糙度計等測定。而且，對于平均粗糙度(Ra)的調整，如果第2載體金屬箔11是銅箔，則可以通過調整形成作為第2載體金屬箔11的銅箔時的電鍍銅的組成(包含添加劑等)、條件來進行。
[0075]接著，如圖12(4)所示，在包含第I圖案鍍層13的第2載體金屬箔11上層疊絕緣層3而形成層疊體22。作為絕緣層3，能夠使用通常作為封裝基板I的絕緣層3使用的絕緣層。作為這樣的絕緣層3，可列舉環(huán)氧系樹脂、聚酰亞胺系樹脂等，例如，能夠通過使用熱壓機等將環(huán)氧系、聚酰亞胺系的粘接片、玻璃環(huán)氧樹脂、玻璃聚酰亞胺等的預浸材加熱.加壓進行層疊一體化來形成。這里，層疊體22是指在這樣進行了層疊一體化狀態(tài)的材料中，在包含第I圖案鍍層13的第2載體金屬箔11上層疊的層疊體。在成為絕緣層3的這些樹脂上進一步重疊成為導體層20的金屬箔，同時加熱.加壓進行層疊一體化的情況下，也包含該導體層20。另外，如下文所述，通過導體層20形成內層電路6或者形成連接導體層20的層間連接5的情況下，也包含這些內層電路6、層間連接5。
[0076]接著，如圖12 (5)、(6)所示，可以形成層間連接孔21，形成層間連接5、內層電路
6。層間連接5例如能夠通過使用所謂的保角法形成層間連接孔21后，對該層間連接孔21內進行鍍敷來形成。對于該鍍敷，能夠在進行薄無電解鍍銅作為基底鍍敷后，使用無電解鍍銅、電鍍銅、填充孔鍍敷等作為厚鍍敷。為了使蝕刻的導體層20的厚度薄而容易形成微細電路，優(yōu)選在薄的基底鍍敷后，形成阻鍍劑，并通過電鍍銅、填充孔鍍敷進行厚鍍敷。內層電路6例如能夠通過對層間連接孔21進行鍍敷后，通過蝕刻除去不要部分的導體層20來形成。
[0077]接著，如圖13 (7)、(8)和圖14 (9)、( 10)所示，在內層電路6、層間連接5上進一步形成絕緣層3和導體層20，也能夠與圖12 (5)、(6)時同樣地操作，形成內層電路6、外層電路2、7、層間連接5，以成為所期望的層數(shù)。而且，本發(fā)明中，有時將內層電路6和外層電路2、7統(tǒng)稱為導體電路。
[0078]接著,如圖15 (11)所不,在多層金屬箔9的第2載體金屬箔11與基體金屬箔12之間，將層疊體22與第2載體金屬箔11 一起從芯基板17物理剝離而進行分離。此時，多層金屬箔9的第2載體金屬箔11與基體金屬箔12之間的剝離層(未圖示。)優(yōu)選轉移至基體金屬箔12側。由此，在剝離了基體金屬箔12后的層疊體22側，第2載體金屬箔11的表面露出，因此通過后工序進行的第2載體金屬箔11的蝕刻不會受剝離層阻礙。
[0079]接著，如圖16 (12)?(14)所示，在分離并剝離后的層疊體22的第2載體金屬箔11上形成抗蝕劑34并對層疊體22的第2載體金屬箔11進行蝕刻，從而使前述第I圖案鍍層13在絕緣層3的表面露出而形成埋入電路2，或者在第I圖案鍍層13上或絕緣層3上形成立體電路27。另外，也能夠如圖17 (12)?(14)所示，在分離并剝離后的層疊體22的第2載體金屬箔11上形成第2圖案鍍層14，在形成有第2圖案鍍層的部分以外的載體金屬箔上形成抗蝕劑并進行蝕刻，從而通過蝕刻除去形成有第2圖案鍍層14的部分和形成有抗蝕劑的部分以外的第2載體金屬箔11，使第I圖案鍍層13在絕緣層3的表面露出而形成埋入電路2，或者在第I圖案鍍層13上或絕緣層3上形成立體電路27。而且，圖16 (12)?
(14)以及圖17 (12)?(14)僅表示在圖15 (11)那樣分離后的層疊體22中下側的部分。通過圖16 (12)?(14)或圖17 (12)?(14)的工序，使第I圖案鍍層13從絕緣層3露出而形成的埋入電路2能夠形成倒裝芯片連接端子，在層疊體表面的第I圖案鍍層上形成的立體電路27能夠形成凸塊、柱，在層疊體表面的絕緣層上形成的立體電路27能夠形成虛設端子。由此，在形成外層電路2時，外層電路2的側面不會由于蝕刻而被侵蝕，因此不產生底切，因而能夠形成微細的外層電路2。另外，由于本發(fā)明中形成的外層電路2成為被埋入絕緣層3的狀態(tài)，因此不僅外層電路2的底面，兩側的側面也與絕緣層3密合，因而即使是微細電路，也能夠確保充分的密合性。另外，使用厚度I μ m?5 μ m的極薄銅箔作為第2載體金屬箔11的情況下，即使是一點點蝕刻量也能夠除去第2載體金屬箔11，因此被埋入絕緣層3、且從絕緣層3露出的外層電路2的表面是平坦的，作為引線接合端子、倒裝芯片連接端子能夠確保連接可靠性，適于用作與半導體元件之間的連接端子。另外，由于能夠將與半導體元件之間的連接端子設置在與層間連接5在俯視下重疊的位置的外層電路2上，因此能夠將與半導體元件之間的連接端子設置在層間連接5的正上方或正下方，也能夠應對小型化和高密度化。進而,通過在任意的部位形成立體電路27，能夠形成凸塊、柱、虛設端子等各種導體電路的構成，通過改變第2載體金屬箔11、第2圖案鍍層14的厚度，也能夠形成為任意的高度，因此能夠應對與各種半導體元件(未圖示。)、其他封裝基板之間的連接形態(tài)。例如，如圖18所示，通過在本發(fā)明的封裝基板I的第I圖案鍍層13上設置立體電路27而形成柱，進行與頂部基板之間的連接，即使不設置內腔，也能夠構成PoP。另外，如圖18所示，半導體元件35側的凸塊25為外圍配置(凸塊25并排配置在半導體元件35的周圍)的情況下，在倒裝芯片連接時，將半導體元件35按壓在半導體元件搭載用封裝基板I側，則半導體元件35的中央部撓曲而容易變形，但通過預先設有虛設端子(在圖18中為在絕緣層上形成的立體電路27。)，能夠支撐半導體元件35的下表面，因此能夠抑制變形。另外，如果將虛設端子形成為與第I圖案鍍層、層間連接5連接，則也能夠將來自半導體元件35的熱量釋放。因此，能夠提高可靠性。而且，虛設端子是電氣獨立且不作為電路發(fā)揮功能的端子，在圖16、圖17中形成于絕緣層上，但也可以與不發(fā)揮電氣功能的第I圖案鍍層、層間連接5連接。
[0080]接著，也可以根據(jù)需要形成阻焊劑4、保護鍍層8。作為保護鍍層8，優(yōu)選通常作為封裝基板的連接端子的保護鍍層使用的鎳鍍層和金鍍層。
[0081]如上所述，根據(jù)本發(fā)明的封裝基板的制造方法，能夠在與層間連接重疊的位置形成具有平坦且微細的埋入電路的封裝基板，能夠形成適合于引線接合、倒裝芯片連接的封裝基板。另外，通過在任意的部位形成立體電路，能夠形成具備凸塊、柱等各種金屬構成的封裝基板。
[0082]實施例
[0083]接著，對本發(fā)明的封裝基板的其他制造方法的實施例進行說明，但本發(fā)明不限定于本實施例。
[0084](實施例1)
[0085]首先，如圖10所示，準備依次層疊有第I載體金屬箔10、第2載體金屬箔11和基體金屬箔12的多層金屬箔9。第I載體金屬箔10使用9 μ m的銅箔，第2載體金屬箔11使用3 μ m的極薄銅箔，基體金屬箔12使用18 μ m的銅箔。在基體金屬箔12的表面(與第2載體金屬箔11之間)，以能夠物理剝離的方式設置剝離層(未圖示。)。另外，在第2載體金屬箔11的表面(與第I載體金屬箔10之間)，預先設置平均粗糙度(Ra)0.7μπι的凹凸。另外，在該凹凸上、即與第I載體金屬箔10之間，以能夠物理剝離的方式設置剝離層(未圖示。)?；w金屬箔12與第2載體金屬箔11之間、以及第2載體金屬箔11與第I載體金屬箔10之間的剝離層均通過使用具有Ni30g / L、Mo3.0g / L、檸檬酸30g / L的組成的鍍敷浴來形成金屬氧化物層從而形成。而且，剝離強度的調整通過調整電流而調整形成剝離層的金屬氧化物量來進行。此時的剝離強度，基體金屬箔12與第2載體金屬箔11之間為47N / m,第2載體金屬箔11與第I載體金屬箔10之間為29N / m。而且,加熱.加壓后(將成為基材16的預浸材層疊而形成芯基板17后)的剝離強度的變化率為相對于初期上升約10%左右的程度。
[0086]圖10所示的多層金屬箔9的制作具體如下進行。
[0087](I)作為基體金屬箔12，使用厚度18μπι的電解銅箔，在硫酸30g / L中浸潰60秒進行酸洗滌后用流水進行30秒水洗。
[0088](2)將洗滌后的電解銅箔作為陰極，將實施了氧化銥涂布的Ti (鈦)極板作為陽極，使用硫酸鎳6水合物30g / L、鑰酸鈉2水合物3.0g / L、檸檬酸3鈉2水合物30g /L、pH6.0、液體溫度30°C的浴液作為含有Ni (鎳)、Mo (鑰)、檸檬酸的鍍敷浴，對電解銅箔的光澤面以電流密度20A / dm2進行5秒電解處理，形成含有包含鎳和鑰的金屬氧化物的剝離層(未圖示。)。[0089](3)在形成剝離層(未圖示。)后的表面上，使用硫酸銅5水合物200g / L、硫酸IOOg / L、液體溫度40°C的浴液，將實施了氧化銥涂布的Ti (鈦)極板作為陽極，以電流密度4A / dm2進行200秒電鍍,形成厚度3 μ m的成為第2載體金屬箔11的金屬層。
[0090](4)在形成成為第2載體金屬箔11的金屬層后的表面上，使用與上述(2)同樣的浴液，以電流密度IOA / dm2進行10秒電解處理,形成含有包含鎳和鑰的金屬氧化物的剝離層(未圖示。)。
[0091](5)在形成有剝離層13后的表面上，使用與上述(3)同樣的浴液，以電流密度4A /dm2進行600秒電鍍，形成厚度9 μ m的成為第I載體金屬箔10的金屬層。
[0092](6)在與基材16接觸的面上，通過硫酸銅鍍敷形成粒狀的粗化粒子，并實施鉻酸鹽處理和硅烷偶聯(lián)劑處理。另外，在與基材16不接觸的面上實施鉻酸鹽處理。
[0093]接著，如圖11 (I)所不，將多層金屬箔9的基體金屬箔12側與基材16層疊而形成芯基板17。作為基材16使用玻璃環(huán)氧樹脂的預浸材，在該預浸材的上下兩側重疊多層金屬箔9，使用熱壓機進行加熱.加壓而進行了層疊一體化。
[0094]接著，如圖11 (2)所示，在多層金屬箔9的第I載體金屬箔10與第2載體金屬箔11之間，物理剝離第I載體金屬箔10。
[0095]接著，如圖11 (3)所示，在殘留于芯基板17上的第2載體金屬箔11上形成第I圖案鍍層13。通過在第2載體金屬箔11上形成感光性的阻鍍劑后，使用硫酸銅電鍍形成第I圖案鍍層13。
[0096]接著，如圖12 (4)所示，在包含第I圖案鍍層13的第2載體金屬箔11上層疊絕緣層3和作為導體層20的銅箔(12 μ m)而形成層疊體22。作為絕緣層3，通過使用熱壓機將環(huán)氧系的粘接片加熱.加壓而進行層疊一體化來形成。
[0097]接著，如圖12 (5)、(6)所示，形成層間連接5、內層電路6。層間連接5通過使用保角法形成層間連接孔21后對該層間連接孔21內進行鍍敷而形成。對于該鍍敷，進行薄無電解鍍銅作為基底鍍敷后，形成感光性的阻鍍劑，通過硫酸銅電鍍進行厚鍍敷。其后，通過蝕刻除去不要部分的導體層20，從而形成內層電路6。
[0098]接著，如圖13 (7)、(8)和圖14 (9)、( 10)所示，在內層電路6、層間連接5上進一步形成絕緣層3和導體層20，形成內層電路6、外層電路2、7、層間連接5，從而形成具有4層導體層20的層疊體22。
[0099]接著,如圖15 (11)所不,在多層金屬箔9的第2載體金屬箔11與基體金屬箔12之間，將層疊體22與第2載體金屬箔11 一起從芯基板17物理剝離而進行分離。
[0100]接著，如圖16 (12)?(14)所示，在分離并剝離后的層疊體22的第2載體金屬箔11上形成抗蝕劑14并對層疊體22的第2載體金屬箔11進行蝕刻，使前述第I圖案鍍層13從前述絕緣層3的表面露出而形成埋入電路2，并且在第I圖案鍍層13上或絕緣層3上形成立體電路27。而且，使第I圖案鍍層13從絕緣層3露出而形成的埋入電路2作為倒裝芯片連接端子，在層疊體表面的第I圖案鍍層上形成的立體電路27作為凸塊，在層疊體表面的絕緣層上形成的立體電路27作為虛設端子。
[0101]接著，形成感光性的阻焊劑，然后，作為保護鍍層，進行無電解鎳鍍層和無電解金鍍層，形成封裝基板。
[0102](實施例2)[0103]均使用具有Ni (鎳)30g / L、Mo (鑰)3.0g / L、檸檬酸30g / L的組成的鍍敷浴來改變形成金屬氧化物層時的電流，從而調整形成剝離層的金屬氧化物量，使基體金屬箔12與第2載體金屬箔11之間、以及第2載體金屬箔11與第I載體金屬箔10之間的剝離強度變化。此時的剝離強度，基體金屬箔12與第2載體金屬箔11之間為23N / m，第2載體金屬箔11與第I載體金屬箔10之間為18N / m。此外與實施例1同樣地操作而制作封裝基板。
[0104](實施例3)
[0105]均使用具有Ni (鎳)30g / L、Mo (鑰)3.0g / L、檸檬酸30g / L的組成的鍍敷浴來改變形成金屬氧化物層時的電流，從而調整形成剝離層的金屬氧化物量，使基體金屬箔12與第2載體金屬箔11之間、以及第2載體金屬箔11與第I載體金屬箔10之間的剝離強度變化。此時的剝離強度，基體金屬箔12與第2載體金屬箔11之間為15N / m，第2載體金屬箔11與第I載體金屬箔10之間為2N / m。此外與實施例1同樣地操作而制作封裝基板。
[0106](實施例4)
[0107]均使用具有Ni (鎳)30g / L、Mo (鑰)3.0g / L、檸檬酸30g / L的組成的鍍敷浴來改變形成金屬氧化物層時的電流，從而調整形成剝離層的金屬氧化物量，使基體金屬箔12與第2載體金屬箔11之間、以及第2載體金屬箔11與第I載體金屬箔10之間的剝離強度變化。此時的剝離強度，基體金屬箔12與第2載體金屬箔11之間為68N / m，第2載體金屬箔11與第I載體金屬箔10之間為48N / m。
[0108]使用上述準備的多層金屬箔9，代替實施例1的圖16 (12)?(14)所示的工序，如圖17 (12)?(14)所示，在分離并剝離后的層疊體22的第2載體金屬箔11上形成第2圖案鍍層14，在形成有第2圖案鍍層的部分以外的載體金屬箔上形成抗蝕劑34并進行蝕刻，通過蝕刻除去形成有第2圖案鍍層14的部分和形成有抗蝕劑的部分以外的第2載體金屬箔11，使第I圖案鍍層13從絕緣層3的表面露出而形成埋入電路2，并且在第I圖案鍍層
13上或絕緣層3上形成立體電路27。而且，使第I圖案鍍層13從絕緣層3露出而形成的埋入電路2作為倒裝芯片連接端子，在層疊體表面的第I圖案鍍層上形成的立體電路27作為柱，在層疊體表面的絕緣層上形成的立體電路27作為虛設端子。除了該工序以外，與實施例I同樣地操作而制作封裝基板。
[0109](實施例5)
[0110]均使用具有Ni (鎳)30g / L、Mo (鑰)3.0g / L、檸檬酸30g / L的組成的鍍敷浴來改變形成金屬氧化物層時的電流，從而調整形成剝離層的金屬氧化物量，使基體金屬箔12與第2載體金屬箔11之間、以及第2載體金屬箔11與第I載體金屬箔10之間的剝離強度變化。此時的剝離強度，基體金屬箔12與第2載體金屬箔11之間為43N / m，第2載體金屬箔11與第I載體金屬箔10之間為28N / m。此外與實施例4同樣地操作而制作封裝基板。
[0111](實施例6)
[0112]均使用具有Ni (鎳)30g / L、Mo (鑰)3.0g / L、檸檬酸30g / L的組成的鍍敷浴來改變形成金屬氧化物層時的電流，從而調整形成剝離層的金屬氧化物量，使基體金屬箔12與第2載體金屬箔11之間、以及第2載體金屬箔11與第I載體金屬箔10之間的剝離強度變化。此時的剝離強度，基體金屬箔12與第2載體金屬箔11之間為22N / m，第2載體金屬箔11與第I載體金屬箔10之間為4N / m。此外與實施例4同樣地操作而制作封裝基板。
[0113]表I中，對于實施例1?6,不出被埋入絕緣層3而形成的外層電路2的完成狀態(tài)、第I載體金屬箔10與第2載體金屬箔11之間的剝離強度、第2載體金屬箔11與基體金屬箔12之間的剝離強度、處理時有無載體金屬箔的剝落。實施例1?6的任一個均能夠形成線寬/線距微細至ΙΟμπι / ΙΟμπι的外層電路2 (表I的“〇”表示無底切。)。另外，觀察剖面的結果為均未產生底切。進而，根據(jù)剖面的觀察結果，由于第2載體金屬箔11使用了3μπι的極薄銅，因此使用一點點蝕刻量即被均勻除去，外層電路2的表面的凹凸平坦。另夕卜，實施例1?6的任一個中，通過制造工序中的處理，第I載體金屬箔10與第2載體金屬箔11之間、第2載體金屬箔11與基體金屬箔12之間并未剝離(表I的“〇”表不無剝落。)。另外，在第I載體金屬箔10與第2載體金屬箔11之間發(fā)生剝離時，第2載體金屬箔11與基體金屬箔12之間并未剝離。
[0114][表I]
[0115]
【權利要求】
1.一種半導體元件搭載用封裝基板的制造方法，具有如下工序: 準備依次層疊有第I載體金屬箔、第2載體金屬箔和基體金屬箔的多層金屬箔，將該多層金屬箔的基體金屬箔側與基材進行層疊而形成芯基板的工序； 在所述多層金屬箔的第I載體金屬箔與第2載體金屬箔之間，物理剝離第I載體金屬箔的工序； 在所述芯基板的第2載體金屬箔上形成第I圖案鍍層的工序； 在包含所述第I圖案鍍層的第2載體金屬箔上形成絕緣層、導體電路和層間連接而形成層疊體的工序； 在所述多層金屬箔的第2載體金屬箔與基體金屬箔之間，將所述層疊體與第2載體金屬箔一起從芯基板物理剝離而進行分離的工序；以及 在所述剝離后的層疊體的第2載體金屬箔上形成抗蝕劑并進行蝕刻，從而使第I圖案鍍層從所述層疊體表面的絕緣層露出而形成埋入電路的工序、或在所述層疊體表面的第I圖案鍍層上形成立體電路的工序、或在所述層疊體表面的絕緣層上形成立體電路的工序、或在所述層疊體表面的第I圖案鍍層上形成凹陷形狀的工序。
2.—種半導體元件搭載用封裝基板的制造方法，具有如下工序: 準備依次層疊有第I載體金屬箔、第2載體金屬箔和基體金屬箔的多層金屬箔，將該多層金屬箔的基體金屬箔側與基材進行層疊而形成芯基板的工序； 在所述多層金屬箔的第I載體金屬箔與第2載體金屬箔之間，物理剝離第I載體金屬箔的工序； 在所述芯基板的第2載體金屬箔上形成第I圖案鍍層的工序； 在包含所述第I圖案鍍層的第2載體金屬箔上形成絕緣層、導體電路和層間連接而形成層疊體的工序； 在所述多層金屬箔的第2載體金屬箔與基體金屬箔之間，將所述層疊體與載體金屬箔一起從芯基板物理剝離而進行分離的工序； 在所述剝離后的層疊體的第2載體金屬箔上形成第2圖案鍍層的工序；以及在形成有所述第2圖案鍍層的部分以外的第2載體金屬箔上形成抗蝕劑并進行蝕刻，通過蝕刻除去形成有所述第2圖案鍍層的部分和形成有抗蝕劑的部分以外的第2載體金屬箔，從而使第I圖案鍍層從所述層疊體表面的絕緣層露出而形成埋入電路的工序、或在所述層疊體表面的第I圖案鍍層上形成立體電路的工序、或在所述層疊體表面的絕緣層上形成立體電路的工序、或在所述層疊體表面的第I圖案鍍層上形成凹陷形狀的工序。
3.根據(jù)權利要求1或2所述的半導體元件搭載用封裝基板的制造方法，在包含第I圖案鍍層的第2載體金屬箔上形成絕緣層、導體電路和層間連接而形成層疊體的工序與在多層金屬箔的第2載體金屬箔和基體金屬箔之間將所述層疊體與第2載體金屬箔一起從芯基板物理剝離而進行分離的工序之間，具有形成所期望的層數(shù)的絕緣層和導體電路的工序。
4.根據(jù)權利要求1至3中任一項所述的半導體元件搭載用封裝基板的制造方法，在使第I圖案鍍層從層疊體表面的絕緣層露出而形成埋入電路的工序中形成倒裝芯片連接端子，在層疊體表面的第I圖案鍍層上形成立體電路的工序中，在柱或倒裝芯片連接端子的長軸方向的一部分形成凸形狀，在層疊體表面的絕緣層上形成立體電路的工序中形成虛設端子。
5.一種半導體元件搭載用封裝基板，其為通過權利要求1至4中任一項所述的半導體元件搭載用封裝基板的制造方法制造的半導體元件搭載用封裝基板， 該半導體元件搭載用封裝基板具有絕緣層、以上表面在該絕緣層的表面露出的方式設置的埋入電路、以及在所述絕緣層上和埋入電路上設置的阻焊劑，在該阻焊劑的開口內配置的埋入電路形成倒裝芯片連接端子，該倒裝芯片連接端子被厚度3 μ m以上的預備焊料被覆。
6.根據(jù)權利要求5所述的半導體元件搭載用封裝基板，在形成倒裝芯片連接端子的埋入電路的底面連接有導通孔。
7.根據(jù)權利要求5或6所述的半導體元件搭載用封裝基板，在倒裝芯片連接端子的長軸方向的一部分形成有凸形狀。
8.根據(jù)權利要求5至7中任一項所述的半導體元件搭載用封裝基板，在倒裝芯片連接端子的長軸方向的一部分形成有凹陷形狀。
9.根據(jù)權利要求5至8中任一項所述的半導體元件搭載用封裝基板，倒裝芯片連接端子的前端被配置在阻焊劑的開口內。
10.根據(jù)權利要求5至9中任一項所述的半導體元件搭載用封裝基板，設置有具有在倒裝芯片連接端子的長軸方向的兩側或一側延長的部分的埋入電路。
11.根據(jù)權利要求5至10中任一項所述的半導體元件搭載用封裝基板，倒裝芯片連接端子的一部分在短軸方向擴張。
12.—種半導體封裝，在權利要求5至11中任一項所述的半導體元件搭載用封裝基板的倒裝芯片連接端子上通過倒裝芯片連接而搭載有半導體元件的凸塊。
【文檔編號】H01L23/12GK103443916SQ201280012341
【公開日】2013年12月11日 申請日期:2012年3月9日 優(yōu)先權日:2011年3月9日
【發(fā)明者】田村匡史, 川崎沙織, 若林昭彥, 鈴木邦司, 坪松良明 申請人:日立化成株式會社