封裝基板、包含其的半導體封裝和包含其的電子系統(tǒng)的制作方法
【專利摘要】封裝基板、包含其的半導體封裝和包含其的電子系統(tǒng)。一種封裝基板包含核心層；在所述核心層的頂表面上的第一外部的互連線；以及內部的互連線。所述第一外部的互連線包含在所述核心層的邊緣上的第一最外側的外部的互連線，并且所述內部的互連線包含在所述核心層的邊緣中的最外側的內部的互連線。第一接合焊盤是被設置在所述第一最外側的外部的互連線上，并且在所述核心層的第一接合區(qū)域中被露出。第二接合焊盤是被設置在所述最外側的內部的互連線上，并且在所述核心層的第二接合區(qū)域中被露出。所述第一接合區(qū)域和芯片附接區(qū)域間隔開第一距離，并且所述第二接合區(qū)域和所述芯片附接區(qū)域間隔開大于所述第一距離的第二距離。
【專利說明】封裝基板、包含其的半導體封裝和包含其的電子系統(tǒng)
[0001]相關申請的交互引用
[0002]本申請案要求2015年I月22日向韓國知識產權局申請的韓國專利申請案號10-2015-0010833的優(yōu)先權，所述韓國專利申請案是以其整體被納入在此作為參考。
技術領域
[0003]各種的實施例是大致有關于半導體封裝，并且更具體而言是有關于封裝基板、包含其的半導體封裝、包含其的電子系統(tǒng)以及包含其的存儲卡。
【背景技術】
[0004]近來，具有高容量的先進的半導體封裝或是先進的系統(tǒng)級封裝(SiP)在需求上隨著移動電話、個人數(shù)字助理(PDA)以及移動產品的發(fā)展而漸增。響應于此種需求，半導體封裝已經被縮小以提供薄而小型的半導體封裝。
[0005]為了實現(xiàn)具有高容量的高效能的半導體封裝，多層的基板已經被廣泛地使用作為封裝基板。所述多層的基板的每一個可被配置為包含多個被設置在不同高度的電路互連線，并且所述被設置在不同高度的電路互連線可以通過貫孔(via)來彼此電連接。在多個芯片被附接至所述多層的基板的情形中，因為最上面的電路互連線所占用的區(qū)域或空間的限制，所述貫孔應該被設置在所述多層的基板的邊緣中。此可能會導致在所述半導體封裝的尺寸或平面面積上的增加。

【發(fā)明內容】

[0006]根據(jù)一實施例，其可以提出一種封裝基板。所述封裝基板可包含基板核心層；多個第一外部的電路互連線，其被設置在所述基板核心層的頂表面上；以及多個內部的電路互連線，其被設置在所述基板核心層中。所述多個第一外部的電路互連線可包含位于所述基板核心層上并且相鄰所述基板核心層的邊緣的第一最外側的外部的電路互連線，并且所述多個內部的電路互連線可包含位于所述基板核心層中并且相鄰所述基板核心層的所述邊緣的最外側的內部的電路互連線。第一接合焊盤可被設置在所述第一最外側的外部的電路互連線上并且在所述基板核心層的第一接合區(qū)域中被露出。第二接合焊盤可被設置在所述最外側的內部的電路互連線上并且在所述基板核心層的第二接合區(qū)域中被露出。所述第一接合區(qū)域可以和芯片附接區(qū)域間隔開第一距離，并且所述第二接合區(qū)域可以和所述芯片附接區(qū)域間隔開第二距離，所述第二距離是大于所述第一距離。
[0007]其中所述最外側的內部的電路互連線中的至少兩個位于所述基板核心層中并且相鄰所述基板核心層的所述邊緣，以及
[0008]其中所述最外側的內部的電路互連線從介于所述基板核心層的側壁與所述第二接合區(qū)域之間的區(qū)域延伸到介于所述芯片附接區(qū)域與所述第一接合區(qū)域之間的區(qū)域。
[0009]其中所述第三貫孔中的至少兩個被設置在所述基板核心層中，以分別電連接所述最外側的內部的電路互連線至所述多個第二外部的電路互連線中的另一個，
[0010]其中所述第三貫孔沿著與所述第一接合區(qū)域平行的方向，以曲折方式交替地排列，并且被設置在所述芯片附接區(qū)域與所述第二接合區(qū)域之間。
[0011]其中所述第三貫孔的每一個至少部分位于所述第一接合區(qū)域之內，以及
[0012]其中所述最外側的內部的電路互連線完全重疊所述第三貫孔。
[0013]所述封裝基板進一步包括第一絕緣層，所述第一絕緣層被設置在所述基板核心層的頂表面上以覆蓋所述多個第一外部的電路互連線，其中所述第一絕緣層具有第一開口以及第二開口。
[0014]其中所述第一開口以及所述第二開口分別露出在所述第一接合區(qū)域中的所述第一接合焊盤、以及在所述第二接合區(qū)域中的所述第二接合焊盤。
[0015]其中所述第一開口的深度對應于所述第一絕緣層的頂表面到所述第一接合焊盤的頂表面，并且小于所述第一絕緣層的厚度。
[0016]其中所述第二開口的深度是對應于所述第一絕緣層的頂表面到所述第二接合焊盤的頂表面，并且大于所述第一絕緣層的所述厚度。
[0017]其中所述基板核心層具有與所述第二開口垂直地對齊的溝槽，所述第二開口貫穿在所述第二接合區(qū)域中的所述第一絕緣層。
[0018]其中所述第二接合焊盤通過所述第二開口以及所述溝槽而被露出。
[0019]其中所述溝槽的深度實質等于第一高度，所述第一高度對應于在所述內部的電路互連線的頂表面以及所述第一外部的電路互連線的底表面之間的高度差。
[0020]所述封裝基板進一步包括第二絕緣層，所述第二絕緣層被設置在所述基板核心層的底表面上以覆蓋所述多個第二外部的電路互連線，其中所述第二絕緣層包含第三開口，所述第三開口被配置為露出所述多個第二外部的電路互連線中的任一個的一部分。
[0021]其中所述第三開口被配置為允許焊料球被設置在所述多個第二外部的電路互連線的所述露出的部分上。
[0022]根據(jù)一實施例，其可以提出一種半導體封裝。所述半導體封裝可包含基板核心層；多個第一外部的電路互連線，其被設置在所述基板核心層的頂表面上；以及多個內部的電路互連線，其被設置在所述基板核心層中。所述多個第一外部的電路互連線可包含位于所述基板核心層上并且相鄰所述基板核心層的邊緣的第一最外側的外部的電路互連線，并且所述多個內部的電路互連線可包含位于所述基板核心層中并且相鄰所述基板核心層的所述邊緣的最外側的內部的電路互連線。第一接合焊盤可被設置在所述第一最外側的外部的電路互連線上并且在所述基板核心層的第一接合區(qū)域中被露出。第二接合焊盤可被設置在所述最外側的內部的電路互連線上并且在所述基板核心層的第二接合區(qū)域中被露出。第一芯片以及第二芯片可以依序地被堆疊在所述基板核心層的芯片附接區(qū)域上。第一導線可以電連接所述第一芯片的第一芯片焊盤至所述第一接合焊盤，并且第二導線可以電連接所述第二芯片的第二芯片焊盤至所述第二接合焊盤。所述第一接合區(qū)域可以和芯片附接區(qū)域間隔開第一距離，并且所述第二接合區(qū)域可以和所述芯片附接區(qū)域間隔開第二距離，所述第二距離大于所述第一距離。
[0023]根據(jù)一實施例，其可以提出一種包含半導體封裝的電子系統(tǒng)。所述半導體封裝可包含基板核心層；多個第一外部的電路互連線，其被設置在所述基板核心層的頂表面上；以及多個內部的電路互連線，其被設置在所述基板核心層中。所述多個第一外部的電路互連線可包含位于所述基板核心層上并且相鄰所述基板核心層的邊緣的第一最外側的外部的電路互連線，并且所述多個內部的電路互連線可包含位于所述基板核心層中并且相鄰所述基板核心層的所述邊緣的最外側的內部的電路互連線。第一接合焊盤可被設置在所述第一最外側的外部的電路互連線上并且在所述基板核心層的第一接合區(qū)域中被露出。第二接合焊盤可被設置在所述最外側的內部的電路互連線上并且在所述基板核心層的第二接合區(qū)域中被露出。第一芯片以及第二芯片可以依序地被堆疊在所述基板核心層的芯片附接區(qū)域上。第一導線可以電連接所述第一芯片的第一芯片焊盤至所述第一接合焊盤，并且第二導線可以電連接所述第二芯片的第二芯片焊盤至所述第二接合焊盤。所述第一接合區(qū)域可以和芯片附接區(qū)域間隔開第一距離，并且所述第二接合區(qū)域可以和所述芯片附接區(qū)域間隔開第二距離，所述第二距離大于所述第一距離。
[0024]根據(jù)一實施例，其可以提出一種包含半導體封裝的存儲卡。所述半導體封裝可包含基板核心層；多個第一外部的電路互連線，其被設置在所述基板核心層的頂表面上；以及多個內部的電路互連線，其被設置在所述基板核心層中。所述多個第一外部的電路互連線可包含位于所述基板核心層上并且相鄰所述基板核心層的邊緣的第一最外側的外部的電路互連線，并且所述多個內部的電路互連線可包含位于所述基板核心層中并且相鄰所述基板核心層的所述邊緣的最外側的內部的電路互連線。第一接合焊盤可被設置在所述第一最外側的外部的電路互連線上并且在所述基板核心層的第一接合區(qū)域中被露出。第二接合焊盤可被設置在所述最外側的內部的電路互連線上并且在所述基板核心層的第二接合區(qū)域中被露出。第一芯片以及第二芯片可以依序地被堆疊在所述基板核心層的芯片附接區(qū)域上。第一導線可以電連接所述第一芯片的第一芯片焊盤至所述第一接合焊盤，并且第二導線可以電連接所述第二芯片的第二芯片焊盤至所述第二接合焊盤。所述第一接合區(qū)域可以和芯片附接區(qū)域間隔開第一距離，并且所述第二接合區(qū)域可以和所述芯片附接區(qū)域間隔開第二距離，所述第二距離大于所述第一距離。
【附圖說明】
[0025]圖1是描繪根據(jù)一實施例的一種封裝基板的一個例子的一表示的立體圖。
[0026]圖2是沿著圖1的線Ι-Γ所取的視圖的一個例子的橫截面表示。
[0027]圖3是描繪內含在根據(jù)一實施例的一種封裝基板中的第一貫孔的位置的一個例子的一表示的平面圖。
[0028]圖4是描繪內含在根據(jù)一實施例的一種封裝基板中的第三貫孔的位置的一個例子的一表示的平面圖。
[0029]圖5是描繪用以描述在圖1中所描繪的一種封裝基板的優(yōu)點的一般的封裝基板的一個例子的一表示的平面圖。
[0030]圖6是描繪根據(jù)一實施例的一種半導體封裝的一個例子的一表示的立體圖。
[0031]圖7是沿著圖6的一線ΙΙ-ΙΓ所取的視圖的一個例子的橫截面表示。
[0032]圖8是描繪一種包含根據(jù)某些實施例的半導體封裝中的至少一個的電子系統(tǒng)的一個例子的一表示的方塊圖。
[0033]圖9是描繪一種包含根據(jù)某些實施例的半導體封裝中的至少一個的電子系統(tǒng)的一個例子的一表示的方塊圖。
【具體實施方式】
[0034]將會了解到的是，盡管第一、第二、第三等等的術語可能在此被使用來描述各種的組件，但是這些組件不應該受限于這些術語。這些術語只是被用來區(qū)別一組件與另一組件而已。因此，在某些實施例中的第一組件可能在其它實施例中被稱為第二組件，而不脫離本揭露內容的教示。
[0035]同樣將會理解到的是，當一組件被稱為位于另一組件〃上〃、〃之上〃、〃上面〃、〃下〃、〃之下〃或是〃下面〃時，其可以直接接觸所述另一組件、或是至少介于中間的組件可以存在于兩者之間。于是，在此所用的例如是〃上〃、〃之上〃、〃上面〃、〃下〃、〃之下〃、〃下面"與類似者的術語只是為了描述特定實施例的目的而已，因而并不欲限制本揭露內容的范疇。
[0036]進一步將會理解到的是，當一組件被稱為〃連接〃或〃耦接〃至另一組件時，其可以直接連接或耦接至所述另一組件、或是介于中間的組件可以存在。相對地，當一組件被稱為〃直接連接〃或是〃直接耦接〃至另一組件時，則沒有介于中間的組件存在。其它被用來描述在組件或層之間的關系的字應該以一種類似的方式來加以解釋(例如，"在…之間"相對于〃直接在…之間〃、〃相鄰的〃相對于〃緊鄰的〃、〃上方〃相對于〃正上方〃)。半導體芯片或是芯片可以藉由利用一種晶粒鋸開工藝來將電子電路被整合于其中的半導體基板或是晶圓分開成為多片而獲得。在此使用的術語〃芯片〃可以對應于存儲器芯片，例如是動態(tài)隨機存取存儲器(DRAM)芯片、靜態(tài)隨機存取存儲器(SRAM)芯片、閃存芯片、磁性隨機存取存儲器(MRAM)芯片、電阻性隨機存取存儲器(ReRAM)芯片、鐵電式隨機存取存儲器(FeRAM)芯片、或是相變式隨機存取存儲器(PcRAM)芯片。或者是，在此使用的術語〃芯片"可以對應于邏輯芯片，例如是非存儲器的芯片。
[0037]如同在此所用的，所述術語"及/或"是包含相關所表列的項目中的一或多個的任一個以及所有的組合。
[0038]各種的實施例可以是針對于封裝基板、包含其的半導體封裝、包含其的電子系統(tǒng)以及包含其的存儲卡。
[0039]圖1是描繪根據(jù)一實施例的一種封裝基板100的一個例子的一表示的立體圖。參照圖1，所述封裝基板100可包含第一絕緣層120、第二絕緣層130、以及基板核心層110。所述基板核心層110可以位于所述第一及第二絕緣層120及130之間。所述封裝基板100可以具有芯片附接區(qū)域101、一對第一接合區(qū)域102、以及一對第二接合區(qū)域103。所述芯片附接區(qū)域101可以被配置在所述封裝基板100的中央區(qū)域內。所述一對第一接合區(qū)域102中的一個以及所述一對第二接合區(qū)域103中的一個可被設置在所述封裝基板100的第一邊緣，以相鄰所述芯片附接區(qū)域101的第一側邊。所述一對第一接合區(qū)域102的另一個以及所述一對第二接合區(qū)域103的另一個可被設置在所述封裝基板100的第二邊緣，以相鄰所述芯片附接區(qū)域101的與所述封裝基板100的第一邊緣相對的第二側邊。
[0040]所述第一接合區(qū)域102可以和所述芯片附接區(qū)域101間隔開第一距離D1。所述第二接合區(qū)域103可以和所述芯片附接區(qū)域101間隔開第二距離D2。位于所述芯片附接區(qū)域101的第一側邊的第一接合區(qū)域102以及第二接合區(qū)域103可以彼此間隔開第三距離D3。類似地，位于所述芯片附接區(qū)域101的第二側邊的第一接合區(qū)域102以及第二接合區(qū)域103亦可以彼此間隔開所述第三距離D3。所述基板核心層110可以是單一絕緣層。在某些實施例中，所述基板核心層110可以是單一層的玻璃環(huán)氧樹脂材料。或者是，所述基板核心層110可以是具有一種多層的結構的絕緣層。在此種例子中，構成所述基板核心層110的多個絕緣層可包含相同的材料。多個芯片(例如，第一芯片以及第二芯片)可被安裝在所述芯片附接區(qū)域101上。在此種例子中，連接至所述第一芯片的接合線可被接合至所述一對第一接合區(qū)域102，使得所述第一芯片電連接至所述基板核心層110中的電路互連線；并且連接至所述第二芯片的接合線可被接合至所述一對第二接合區(qū)域103，使得所述第二芯片電連接至所述基板核心層110中的電路互連線。所述芯片附接區(qū)域101可以位于所述封裝基板100的中央區(qū)域內。盡管圖1是描繪一個其中所述芯片附接區(qū)域101在一平面圖中是具有一種四角形的形狀的例子，但是本揭露內容并不限于此。例如，在某些實施例中，除了四角形的形狀之外，所述芯片附接區(qū)域101在一平面圖中可以根據(jù)被附接至其的芯片的平面形狀而具有一種多邊形的形狀。
[0041]介于所述芯片附接區(qū)域101與每一個第一接合區(qū)域102之間的第一距離Dl可以對應于在最靠近彼此的第一接合區(qū)域102以及芯片附接區(qū)域101的側邊之間的間隙或是間隔。所述第一接合區(qū)域102的每一個在一平面圖中可以具有條帶圖案，并且可包含多個被排列于其中的第一接合焊盤141。在某些實施例中，所述第一接合區(qū)域102的每一個可被設置成與所述芯片附接區(qū)域101的任一側邊平行或是實質平行的。介于所述芯片附接區(qū)域101以及每一個第二接合區(qū)域103之間的第二距離D2可以對應于在最靠近彼此的第二接合區(qū)域103以及芯片附接區(qū)域101的側邊之間的間隙或是一間隔。所述第二距離D2可以是大于所述第一距離D1。例如，所述第二接合區(qū)域103可被設置在比第一接合區(qū)域102距離芯片附接區(qū)域101更遠處。所述第二接合區(qū)域103的每一個在一平面圖中可以具有條帶圖案，并且可包含多個被排列于其中的第二接合焊盤142。在某些實施例中，所述第二接合區(qū)域103可以和第一接合區(qū)域102間隔開所述第三距離D3，并且可被設置成與所述第一接合區(qū)域102平行或是實質平行的。
[0042]所述第一絕緣層120可被設置在基板核心層110的頂表面IlOa上。在某些實施例中，所述第一絕緣層120可包含阻焊劑層。所述第二絕緣層130可被設置在基板核心層110的底表面IlOb上。在某些實施例中，所述第二絕緣層130可包含阻焊劑層。所述第一絕緣層120可以具有多個位于第一接合區(qū)域102中的第一開口 121、以及多個位于第二接合區(qū)域103中的第二開口 122。所述第一接合焊盤141可以分別藉由貫穿第一絕緣層120的第一開口 121而被露出。所述第二接合焊盤142可以分別藉由貫穿第一絕緣層120的第二開口 122而被露出。
[0043]在所述第一開口 121中，從所述第一絕緣層120的頂表面至所述第一接合焊盤141的頂表面的深度Hl可以實質小于所述第一絕緣層120的厚度。在所述第二開口 122中，從所述第一絕緣層120的頂表面至所述第二接合焊盤142的頂表面的深度H2+H3可以是大于所述第一絕緣層120的厚度。所述第一開口 121的每一個可以露出所述第一絕緣層120的一部分的側壁。所述第二開口 122的每一個可以露出所述第一絕緣層120的一部分的側壁以及所述基板核心層110的一部分的側壁。所述第一接合焊盤141的頂表面可以位于高度高于所述第二接合焊盤142的頂表面的高度。
[0044]圖2是沿著圖1的一線Ι-Γ所取的橫截面視圖的一個代表范例。參照圖2，所述封裝基板100可包含外部的電路互連線151a、151b、153a、153b及153c、以及內部的電路互連線152a、152b及152c。例如，所述外部的電路互連線151a、151b、153a、153b及153c的多個第一外部的電路互連線151a及151b可被設置在所述基板核心層110的頂表面IlOa上。所述第一外部的電路互連線151a及151b可以彼此電性隔離、或是可以彼此電連接。所述第一外部的電路互連線151a及151b的數(shù)目及/或形狀可以根據(jù)所述封裝基板100的信號處理設計以及配置而被設定為不同的。所述多個第一外部的電路互連線151a及151b可以位于實質相同的高度處(亦即，相同的垂直高度處)。所述第一外部的電路互連線151a可以對應于所述多個第一外部的電路互連線151a及151b的最外側的外部的電路互連線。所述第一最外側的外部的電路互連線151a的一部分可以位于所述第一接合區(qū)域102中的一個內。
[0045]所述內部的電路互連線152a、152b及152c可被設置在基板核心層110中。所述內部的電路互連線152a、152b及152c在基板核心層110中可以位于實質相同的高度處(亦SP，相同的垂直高度處)。所述內部的電路互連線152a、152b及152c中的至少兩個可以是彼此電性隔離、或是可以彼此電連接。所述內部的電路互連線152a、152b及152c的數(shù)目及/或形狀可以根據(jù)所述封裝基板100的信號處理設計以及配置而被設定為不同的。所述內部的電路互連線152a可以對應于所述多個內部的電路互連線152a、152b及152c的最外側的內部的電路互連線。所述內部的電路互連線152a的一部分可以位于所述第二接合區(qū)域103中的一個內。對應于在垂直的方向上的第一高度HVl的高度差可以存在于所述內部的電路互連線152a、152b及152c的頂表面與所述第一外部的電路互連線151a及151b的底表面之間。所述第一高度HVl可以根據(jù)所述封裝基板100的工藝而被設定為不同的。
[0046]所述外部的電路互連線151a、151b、153a、153b及153c的多個第二外部的電路互連線153a、153b及153c可被設置在所述基板核心層110的底表面IlOb上。所述多個第二外部的電路互連線153a、153b及153c可以位于實質相同的高度處(亦即，相同的垂直高度處)。所述第二外部的電路互連線153a、153b及153c中的至少兩個可以彼此電性隔離、或是可以彼此電連接。所述第二外部的電路互連線153a、153b及153c的數(shù)目及/或形狀可以根據(jù)所述封裝基板100的信號處理設計以及配置而被設定為不同的。
[0047]所述第一外部的電路互連線151a及151b中的至少一個可以通過被設置在所述基板核心層110中的第一貫孔161，而被電連接至所述內部的電路互連線152a、152b及152c中的至少一個。所述第一貫孔161的底表面以及頂表面分別可以接觸所述內部的電路互連線152a、152b及152c中的一個(例如，所述內部的電路互連線152b)的頂表面以及所述第一外部的電路互連線151a及151b中的一個(例如，所述第一外部的電路互連線151a)的底表面。所述內部的電路互連線152a、152b及152c中的一個可以通過第二貫孔162或是第三貫孔163而被電連接至所述第二外部的電路互連線153a、153b及153c中的一個。例如，所述第二或第三貫孔162或163的一底表面以及頂表面分別可以接觸所述第二外部的電路互連線153a、153b及153c中的一個(例如，所述第二外部的電路互連線153b或153a)的頂表面以及所述內部的電路互連線152a、152b及152c中的一個(例如，所述內部的電路互連線152b或152a)的底表面。所述第一、第二及第三貫孔161、162及163的配置可以根據(jù)所述封裝基板100的用途而為不同的。例如，所述實施例提供只有所述貫孔161、162及163連接至所述最外側的電路互連線151a、152a及153a的配置，但是其并不限于實施例的這些例子。
[0048]所述第一絕緣層120可被設置在基板核心層110的頂表面IlOa上，以覆蓋所述第一外部的電路互連線151a及151b。所述第一絕緣層120可以具有某一厚度H2。例如，所述第一絕緣層120直接接觸基板核心層110的頂表面IlOa的部分可以具有均勻或實質均勻的厚度H2。如同參考圖1所述的，第一絕緣層120可以具有位于第一接合區(qū)域102中的第一開口 121、以及位于第二接合區(qū)域103中的第二開口 122。所述第一開口 121中的一個可以露出第一外部的電路互連線151a的一部分，并且所述第一接合焊盤141中的一個可被設置在第一外部的電路互連線151a的所述露出的部分上。所述第一接合焊盤141的頂表面亦可以藉由位于第一接合區(qū)域102中的第一開口 121而被露出。在所述第一開口 121中，從所述第一絕緣層120的頂表面到第一接合焊盤141的頂表面的所述深度Hl可以具有在從所述第一絕緣層120的厚度H2減去所述第一外部的電路互連線151a的厚度以及所述第一接合焊盤141的厚度之后所剩余的一個值。
[0049]所述基板核心層110可以具有位于第二接合區(qū)域103中的溝槽Tl，并且可以是與所述第二開口 122垂直地對齊。所述溝槽Tl的深度可以實質等于所述第一高度HV1，所述第一高度HVl對應于在所述內部的電路互連線152a、152b及152c的頂表面與所述第一外部的電路互連線151a及151b的底表面之間的高度差。所述內部的電路互連線152a的一部分可以藉由彼此垂直地對齊的第二開口 122以及溝槽Tl而被露出，并且所述第二接合焊盤142中的一個可被設置在內部的電路互連線152a的所述露出的部分上。所述第二接合焊盤142的頂表面亦可以藉由在所述第二接合區(qū)域103中的第二開口 122以及溝槽Tl而被露出。在所述第二開口 122中，從所述第一絕緣層120的頂表面到所述第二接合焊盤142的頂表面的深度H2+H3可以實質等于在從所述第一絕緣層120的厚度H2以及所述溝槽Tl的深度HVl的總和減去所述第二接合焊盤142的厚度之后所剩余的一個值。
[0050]所述第二絕緣層130可被設置在基板核心層110的底表面IlOb上，以覆蓋所述第二外部的電路互連線153a、153b及153c。所述第二絕緣層130可以具有第三開口 131，其分別露出所述第二外部的電路互連線153a、153b及153c的部分。盡管未描繪在圖2中，例如是焊料球的外部的連接端子分別可被設置在所述第二外部的電路互連線153a、153b及153c的所述露出的部分上。
[0051]所述第一外部的電路互連線151a及151b中的第一外部的電路互連線151a可以通過被設置在所述基板核心層110中的第一貫孔161，而被電連接至所述內部的電路互連線152b。所述內部的電路互連線152b可以通過被設置在所述基板核心層110中的第二貫孔162，而被電連接至所述第二外部的電路互連線153b。包含所述第一外部的電路互連線151a、第一貫孔161、內部的電路互連線152b、以及第二貫孔162的信號傳輸路徑可被設置在所述第一接合焊盤141與第二外部的電路互連線153b之間。
[0052]所述內部的電路互連線152a、152b及152c中的內部的電路互連線152a可以通過被設置在所述基板核心層110中的第三貫孔163，而被電連接至所述第二外部的電路互連線153a。所述第三貫孔163可以位于和所述第二貫孔162相同的高度處。包含所述內部的電路互連線152a以及第三貫孔163的信號傳輸路徑可被設置在所述第二接合焊盤142與第二外部的電路互連線153a之間。在所述第一接合焊盤141以及第二外部的電路互連線153b之間的信號傳輸路徑可包含兩個貫孔，例如是第一及第二貫孔161及162。在所述第二接合焊盤142與第二外部的電路互連線153a之間的信號傳輸路徑可包含單一貫孔，例如是所述第三貫孔163。在此種例子中，所述第一及第二貫孔161及162可被設置在芯片附接區(qū)域101中及/或在介于所述芯片附接區(qū)域101與第一接合區(qū)域102之間的接口區(qū)域中，并且所述第三貫孔163可被設置在所述芯片附接區(qū)域101與第二接合區(qū)域103之間。在一實施例中，所有的第一、第二及第三貫孔161、162及163都可被設置在所述封裝基板100的中央部分與所述第二接合區(qū)域103之間。在一實施例中，甚至將所述貫孔中的至少一個設置在介于所述封裝基板100的第二接合區(qū)域103與側壁之間的最外側的邊緣中可以是不必要的。
[0053]圖3是描繪內含在根據(jù)一實施例的一種封裝基板中的第一貫孔161的位置的一個例子的一表示的平面圖。圖4是描繪內含在根據(jù)一實施例的一種封裝基板中的第三貫孔163的位置的一個例子的一表示的平面圖。在圖3及4中，和在圖1及2中所用的相同的組件符號是表示相同的組件。在圖2中所描繪的組件中的某些個在圖3及4中是被省略。
[0054]首先，如同在圖3中所繪，被設置在所述基板核心層110的頂表面上的第一外部的電路互連線151a的每一個可以具有延伸在一方向上(例如是在所述圖的水平方向上)的條帶形狀。所述第一外部的電路互連線151a的每一個可包含相鄰所述基板核心層110的邊緣的第一端、以及相鄰所述基板核心層110的中央部分的第二端。在此種例子中，所述第一外部的電路互連線151a的第一端可以是位于相鄰所述基板核心層110的邊緣的第一及第二接合區(qū)域102及103之間。所述第一外部的電路互連線151a可以從其第一端延伸通過所述第一接合區(qū)域102，并且到達所述芯片附接區(qū)域101。在此種例子中，所述第一外部的電路互連線151a的第二端可被設置在所述芯片附接區(qū)域101中。盡管圖3是描繪一個其中所述第一外部的電路互連線151a延伸到所述芯片附接區(qū)域101中的例子，但是本揭露內容并不限于此。例如，在某些實施例中，所述第一外部的電路互連線151a的第二端可以是位于介于所述芯片附接區(qū)域101與第一接合區(qū)域102之間的區(qū)域中。如同由在圖3中的虛線圓所描繪的，所述第一貫孔161可包含被設置在所述芯片附接區(qū)域101與第一接合區(qū)域102之間的第一貫孔161a、以及被設置在所述芯片附接區(qū)域101中的第一貫孔161b，并且所述第一貫孔161a以及第一貫孔161b可以沿著與所述第一接合區(qū)域102平行的方向，以一種曲折(zigzag)方式交替地加以排列。所述第一貫孔161a可被設置以和奇數(shù)編號的第一外部的電路互連線151a重疊，并且所述第一貫孔161b可被設置以和偶數(shù)編號的第一外部的電路互連線151a重疊。如同圖3的實施例，在圖1及2中所描繪的第一貫孔161在一平面圖中亦可以是用一種曲折方式來加以排列。如上所述，第一貫孔161a可被設置在所述芯片附接區(qū)域101與第一接合區(qū)域102之間，并且所述第一貫孔161b可被設置在所述芯片附接區(qū)域101中。例如，所有的第一貫孔161都可被設置在所述基板核心層110的中央部分與第一接合區(qū)域102之間，以因此避免封裝基板的平面面積由于所述第一貫孔161而增加。
[0055]參照圖4，被設置在所述基板核心層110中的內部的電路互連線152a的每一個可以具有延伸在一方向上(例如，在所述圖的水平方向上)的條帶形狀。所述內部的電路互連線152a的每一個可包含相鄰所述基板核心層110的邊緣的第一端、以及相鄰所述基板核心層110的中央部分的第二端。在此種例子中，所述內部的電路互連線152a的第一端可以是位于所述基板核心層110的第二接合區(qū)域103與側壁之間。所述內部的電路互連線152a可以從其第一端延伸通過所述第一及第二接合區(qū)域102及103，并且到達介于所述芯片附接區(qū)域101與第一接合區(qū)域102之間的區(qū)域。如同由在圖4中的虛線圓所描繪的，所述第三貫孔163可包含第三貫孔163a以及第三貫孔163b，并且所述第三貫孔163a以及第三貫孔163b可以沿著與所述第一接合區(qū)域102平行的方向，以一種曲折方式交替地加以排列。如同圖4的實施例，在圖1及2中所描繪的第三貫孔163在一平面圖中亦可以用一種曲折方式來加以排列。所述第三貫孔163可被設置在所述第二接合區(qū)域103與芯片附接區(qū)域101之間，以和所述內部的電路互連線152a重疊。介于所述第一接合區(qū)域102與每個第三貫孔163a的中央點之間的距離可以小于介于所述第一接合區(qū)域102與每個第三貫孔163b的中央點之間的距離。就此而論，所有的第三貫孔163a及163b都可被設置在所述基板核心層110的第二接合區(qū)域103與芯片附接區(qū)域101之間。所述內部的電路互連線152a的每一個可以充分地朝向所述芯片附接區(qū)域101延伸，以具有充分的長度。所述內部的電路互連線152a可以和所述第三貫孔163完全地重疊。
[0056]圖5是描繪用以描述在圖1及2中所描繪的封裝基板100的優(yōu)點的一般的封裝基板的一個例子的一表示的平面圖。在圖5中和在圖3中所用的相同的組件符號表示相同的組件。參照圖5，在一般的封裝基板的情形中，第一外部的電路互連線151a’可被設置以和所述第一接合區(qū)域102重疊，并且對應于所述第一外部的電路互連線的最外側的第一外部的電路互連線151d’可被設置以和所述第二接合區(qū)域103重疊。在所述一般的封裝基板中，所述第一外部的電路互連線151a’及151d’可以位于相同的高度處。換言之，所有的第一外部的電路互連線151a’及151d’可被設置在基板核心層110’的頂表面上。在此種例子中，用于電連接所述第一外部的電路互連線151a’到被設置在所述基板核心層110’中的內部的電路互連線的貫孔161a’及161b’可被排列在和參考圖3所述的貫孔161a及161b相同的位置處。然而，用于電連接所述第一外部的電路互連線151d’到被設置在所述基板核心層110’中的內部的電路互連線的第四貫孔165的位置可能不同于參考圖4所述的第三貫孔163的位置。明確地說，由于所述第一外部的電路互連線151a’被排列成具有不足的間距，因此所述第一外部的電路互連線151d’可能難以朝向所述芯片附接區(qū)域101延伸，因而所述第一外部的電路互連線151d’的延伸被設置在所述第一外部的電路互連線151a’之間。此外，延伸所述第一外部的電路互連線151d’以繞過所述第一接合區(qū)域102以及第一外部的電路互連線151a’可能不是較佳的，因為包含所述第一外部的電路互連線151d’的信號傳輸路徑會變成較長的，并且需要額外的區(qū)域以設置所述第一外部的電路互連線151d’的繞道路徑。因為以上的限制，可能難以將用于電連接所述第一外部的電路互連線151d’至所述基板核心層110’的內部的電路互連線的第四貫孔165設置在介于所述第二接合區(qū)域103與芯片附接區(qū)域101之間的區(qū)域中。于是，將所述第四貫孔165設置在介于所述基板核心層110’的第二接合區(qū)域103與側壁之間的最外側的邊緣區(qū)域中可能是不可避免的。甚至在此情形中，用于設置所述第四貫孔165的額外的區(qū)域亦可能必須是在所述基板核心層110’的最外側的邊緣區(qū)域中。因此，在縮減所述一般的封裝基板的平面面積上可能會有一些限制。相對地，根據(jù)所述實施例，如同參考圖4所述的，第三貫孔163可被設置在所述芯片附接區(qū)域101與第二接合區(qū)域之間。因此，用于設置所述第三貫孔163的額外的平面面積可能不是必要的。
[0057]圖6是描繪根據(jù)一實施例的一種半導體封裝300的一個例子的一表示的立體圖。圖7是沿著圖6的線ΙΙ-ΙΓ所取的視圖的一個例子的橫截面表示。參照圖6及7，所述半導體封裝300可包含第一芯片310以及第二芯片320。所述第一芯片310以及第二芯片320可以依序地被堆疊在多層的基板200的表面上。所述多層的基板200可包含具有頂表面210a以及底表面210b的基板核心層210。所述基板核心層210可以是由單一絕緣層所構成的。在某些實施例中，所述基板核心層210可以是玻璃環(huán)氧樹脂層。或者是，所述基板核心層210可以是具有一種多層的結構的絕緣層。在此種例子中，多個構成所述基板核心層210的絕緣層可包含相同的材料。第一絕緣層220可被設置在所述基板核心層210的頂表面210a上。第二絕緣層230可被設置在所述基板核心層210的底表面210b上。在某些實施例中，所述第一及第二絕緣層220及230的每一個可以是阻焊劑層。
[0058]所述多層的基板200可以具有芯片附接區(qū)域201、一對第一接合區(qū)域202、以及一對第二接合區(qū)域203。所述芯片附接區(qū)域201可以被配置在所述多層的基板200的中央區(qū)域內。所述一對第一接合區(qū)域202中的一個以及所述一對第二接合區(qū)域203中的一個可被設置在所述多層的基板200的第一邊緣，以相鄰所述芯片附接區(qū)域201的第一側邊。所述一對第一接合區(qū)域202的另一個以及所述一對第二接合區(qū)域203的另一個可被設置在所述多層的基板200的第二邊緣，以相鄰所述芯片附接區(qū)域201的與所述多層的基板200的第一邊緣相對的第二側邊。盡管圖7是描繪一個其中所述芯片附接區(qū)域201在一平面圖中具有一種四角形的形狀的例子，但是本揭露內容并不限于此。例如，在某些實施例中，根據(jù)所述第一及第二芯片310及320的平面形狀，所述芯片附接區(qū)域201在一平面圖中可以具有一種除了四角形的形狀之外的多邊形的形狀。所述第一接合區(qū)域202可以和所述芯片附接區(qū)域201間隔開第一距離D1。介于所述芯片附接區(qū)域201與每一個第一接合區(qū)域202之間的第一距離Dl可以對應于在最靠近彼此的第一接合區(qū)域202以及芯片附接區(qū)域201的側邊之間的間隙或是間隔。所述第一接合區(qū)域202的每一個在一平面圖中可以具有條帶形狀，并且可包含多個被排列于其中的第一接合焊盤241。在某些實施例中，所述第一接合區(qū)域202的每一個可被設置成與所述芯片附接區(qū)域201的任一側邊或是多個側邊平行。所述第二接合區(qū)域203可以和所述芯片附接區(qū)域201間隔開第二距離D2。介于所述芯片附接區(qū)域201與每一個第二接合區(qū)域203之間的第二距離D2可以對應于在最靠近彼此的第二接合區(qū)域203以及芯片附接區(qū)域201的側邊之間的間隙或是間隔。所述第二距離D2可以大于所述第一距離D1。例如，所述第二接合區(qū)域203可被設置在比所述第一接合區(qū)域202距離所述芯片附接區(qū)域201更遠處。所述第二接合區(qū)域203的每一個在一平面圖中可以具有條帶形狀，并且可包含多個被排列于其中的第二接合焊盤242。在某些實施例中，所述第二接合區(qū)域203可以和所述第一接合區(qū)域202間隔開某一距離，并且可被設置成與所述第一接合區(qū)域202平行。
[0059]所述第一及第二芯片310及320可被堆疊在所述基板核心層210上，其中所述第一絕緣層220被設置在第一芯片310與基板核心層210之間。所述第一芯片310的底表面可以利用黏著劑301而被附接至所述第一絕緣層220的頂表面。所述第一芯片310的頂表面可被附接至包含黏著劑的中間的結構302的底表面。所述第二芯片320的底表面可被附接至所述中間的結構302的頂表面。多個第一芯片焊盤312可被設置在所述第一芯片310的頂表面上。所述第一芯片焊盤312可以在所述第一芯片310的邊緣以及所述第二芯片320的邊緣之間的間隔被露出。多個第二芯片焊盤322可被設置在所述第二芯片320的頂表面上。所述第二芯片焊盤322可以在所述第二芯片320的頂表面被露出。盡管圖6及7是描繪一個其中所述第一或第二芯片焊盤312或322被設置在所述第一或第二芯片310或320的兩個邊緣上的例子，但是本揭露內容并不限于此。例如，在某些實施例中，根據(jù)所述第一及第二芯片310及320的功能，所述第一及第二芯片焊盤312及322的陣列設計可以是不同的。
[0060]多個第一外部的電路互連線251a及251b可被設置在所述基板核心層210的頂表面210a上，并且可以利用所述第一絕緣層220來被覆蓋。所述第一外部的電路互連線251a及251b可以彼此電性隔離、或是可以彼此電連接。根據(jù)所述封裝基板200的信號處理設計以及配置，所述第一外部的電路互連線251a及251b的數(shù)目可被設定為不同的。所述多個第一外部的電路互連線251a及251b可以位于實質相同的高度處(亦即，相同的垂直高度處)。所述第一外部的電路互連線251a可以對應于所述多個第一外部的電路互連線251a及251b的最外側的電路互連線。所述第一外部的電路互連線251a的一部分可以位于所述第一接合區(qū)域202中的一個內。
[0061]多個內部的電路互連線252a、252b及252c可被設置在所述基板核心層210中。所述內部的電路互連線252a、252b及252c可以位于所述基板核心層210中的實質相同的高度處(亦即，相同的垂直高度處)。所述內部的電路互連線252a、252b及252c可以彼此電性隔離、或是可以彼此電連接。所述內部的電路互連線252a可以對應于所述多個內部的電路互連線252a、252b及252c的最外側的電路互連線。所述內部的電路互連線252a的一部分可以位于所述第二接合區(qū)域203中的一個內。
[0062]多個第二外部的電路互連線253a、253b及253c可被設置在所述基板核心層210的底表面210b上，并且所述第二外部的電路互連線253a、253b及253c可以利用所述第二絕緣層230來被覆蓋。所述多個第二外部的電路互連線253a、253b及253c可以位于實質相同的高度處(亦即，相同的垂直高度處)。所述第二外部的電路互連線253a、253b及253c中的至少兩個可以彼此電性隔離、或是可以彼此電連接。所述第二外部的電路互連線253a、253b及253c的數(shù)目可以根據(jù)所述封裝基板200的信號處理設計及配置而被設定為不同的。
[0063]所述第一外部的電路互連線251a及251b中的至少一個可以通過被設置在所述基板核心層210中的第一貫孔261，而被電連接至所述內部的電路互連線252a、252b及252c中的至少一個。所述第一貫孔261的底表面以及頂表面分別可以接觸所述內部的電路互連線252a、252b及252c中的一個(例如，所述內部的電路互連線252b)的頂表面以及所述第一外部的電路互連線251a及251b中的一個(例如，所述第一外部的電路互連線251a)的底表面。所述內部的電路互連線252a、252b及252c中的一個可以通過第二貫孔262或是第三貫孔263，而被電連接至所述第二外部的電路互連線253a、253b及253c中的一個。例如，所述第二或第三貫孔262或263的底表面以及頂表面分別可以接觸所述第二外部的電路互連線253a、253b及253c中的一個(例如，所述第二外部的電路互連線253b或253a)的頂表面以及所述內部的電路互連線252a、252b及252c中的一個(例如，所述內部的電路互連線252b或252a)的底表面。所述第一、第二及第三貫孔261、262及263的配置可以根據(jù)所述封裝基板200的用途而為不同的。例如，一實施例是提供只有連接至所述最外側的電路互連線251a、252a及253a的貫孔261、262及263的配置。
[0064]所述第一絕緣層220可以具有多個位于所述第一接合區(qū)域202中的第一開口 221。所述第一絕緣層220可以具有多個位于所述第二接合區(qū)域203中的第二開口 222。所述第一開口 221中的一個可以露出所述第一外部的電路互連線251a的一部分，并且所述第一接合焊盤241中的一個可被設置在所述第一外部的電路互連線251a的所述露出的部分上。所述第一接合焊盤241的頂表面亦可以藉由位于所述第一接合區(qū)域202中的第一開口 221而被露出。所述第一接合焊盤241可以分別藉由貫穿所述第一絕緣層220的第一開口 221而被露出。盡管未描繪在圖式中，在某些其它實施例中，線狀溝槽而不是所述多個第一開口221可被設置，以露出在每一個第一接合區(qū)域202中的多個第一接合焊盤241以及在所述第一接合焊盤241之間的第一絕緣層220。在所述第一開口 221中，從所述第一絕緣層220的頂表面到所述第一接合焊盤241的頂表面的深度可以具有在從所述第一絕緣層220的厚度減去所述第一外部的電路互連線251a的厚度以及所述第一接合焊盤241的厚度之后所剩余的一個值。
[0065]所述基板核心層210可以具有溝槽T2，所述溝槽T2位于第二接合區(qū)域203中并且與所述第二開口 222垂直地對齊。所述溝槽T2的深度可以實質等于在所述內部的電路互連線252a、252b及252c的頂表面與所述第一外部的電路互連線251a及251b的底表面之間的高度差。所述內部的電路互連線252a的一部分可以藉由彼此垂直地對齊的第二開口222以及溝槽T2而被露出，并且所述第二接合焊盤242中的一個可被設置在所述內部的電路互連線252a的所述露出的部分上。所述第二接合焊盤242的頂表面亦可以藉由在所述第二接合區(qū)域203中的第二開口 222以及溝槽T2而被露出。盡管本實施例描繪一個其中所述第二開口 222中的一個以及所述溝槽T2中的一個僅露出所述第二接合焊盤242中的一個的例子，但是本揭露內容并不限于此。例如，在某些實施例中，所述多個第二接合焊盤242以及介于所述多個第二接合焊盤242之間的第一絕緣層220可以藉由彼此垂直地對齊的單一線狀第二開口以及單一線狀溝槽而被露出。在每個第二開口 222中，從所述第一絕緣層220的頂表面到所述第二接合焊盤242的頂表面的深度可以實質等于在從所述第一絕緣層220的厚度以及所述溝槽T2的深度的總和減去所述第二接合焊盤242的厚度之后所剩余的一個值。
[0066]所述第二絕緣層230可以具有第三開口 231，所述第三開口 231分別露出所述第二外部的電路互連線253a、253b及253c的部分。盡管未描繪在圖式中，例如是焊料球的外部的連接端子分別可被設置在所述第二外部的電路互連線253a、253b及253c的所述露出的部分上。
[0067]所述第一外部的電路互連線251a及251b的第一外部的電路互連線251a可以通過被設置在所述基板核心層210中的第一貫孔261，而被電連接至所述內部的電路互連線252b。所述內部的電路互連線252b可以通過被設置在所述基板核心層210中的第二貫孔262，而被電連接至所述第二外部的電路互連線253b。包含所述第一外部的電路互連線251a、第一貫孔261、內部的電路互連線252b、以及第二貫孔262的信號傳輸路徑可被設置在所述第一接合焊盤241與第二外部的電路互連線253b之間。
[0068]所述內部的電路互連線252a、252b及252c的內部的電路互連線252a可以通過被設置在所述基板核心層210中的第三貫孔263，而被電連接至所述第二外部的電路互連線253a。所述第三貫孔263可以位于和所述第二貫孔262相同的高度處。例如，包含所述內部的電路互連線252a以及第三貫孔263的信號傳輸路徑可被設置在所述第二接合焊盤242與第二外部的電路互連線253a之間。在所述第一接合焊盤241與第二外部的電路互連線253b之間的信號傳輸路徑可包含兩個貫孔，例如是所述第一及第二貫孔261及262。在所述第二接合焊盤242與第二外部的電路互連線253a之間的信號傳輸路徑可包含單一貫孔，例如是所述第三貫孔263。在此種例子中，所述第一及第二貫孔261及262可被設置在所述芯片附接區(qū)域201中以及在介于所述芯片附接區(qū)域201與第一接合區(qū)域202之間的接口區(qū)域中，并且所述第三貫孔263可被設置在所述芯片附接區(qū)域201與第二接合區(qū)域203之間。就此而論，所有的第一、第二及第三貫孔261、262及263都可被設置在所述封裝基板200的中央部分與所述第二接合區(qū)域203之間。于是，甚至將所述貫孔中的至少一個設置在介于所述封裝基板200的第二接合區(qū)域203與側壁之間的最外側的邊緣中可以是不必要的。
[0069]所述第一芯片310的第一芯片焊盤312可以通過第一導線331而被電連接至所述第一接合焊盤241。信號可以從所述第一芯片焊盤312，通過第一導線331、第一接合焊盤241、第一外部的電路互連線251a、第一貫孔261、內部的電路互連線252b以及第二貫孔262而被發(fā)送至所述第二外部的電路互連線253bο所述第二芯片320的第二芯片焊盤322可以通過第二導線332而被電連接至所述第二接合焊盤242。因此，信號可以從所述第二芯片焊盤322，通過第二導線332、第二接合焊盤242、內部的電路互連線252a以及第三貫孔263而被發(fā)送至所述第二外部的電路互連線253a。
[0070]上述的半導體封裝可被應用到各種的電子系統(tǒng)。
[0071]參照圖8，根據(jù)一實施例的內嵌式封裝可被應用到電子系統(tǒng)1710。所述電子系統(tǒng)1710可包含一控制器1711、一輸入/輸出單元1712、以及一存儲器1713。所述控制器1711、輸入/輸出單元1712以及存儲器1713可以通過一總線1715來彼此耦接，所述總線1715是提供數(shù)據(jù)被發(fā)送所通過的路徑。
[0072]用于舉例但不用于限定，則所述控制器1711可包含至少一微處理器、至少一數(shù)字信號處理器、至少一微控制器、以及能夠執(zhí)行和這些構件相同的功能的邏輯設備中的至少任一個。所述控制器1711以及存儲器1713中的至少一個可包含根據(jù)本揭露內容的實施例的半導體封裝中的至少任一個。所述輸入/輸出單元1712可包含在小型鍵盤、鍵盤、顯示設備、觸控屏幕等等中所選的至少一個。所述存儲器1713是用于儲存數(shù)據(jù)的裝置。所述存儲器1713可以儲存數(shù)據(jù)及/或命令，以供所述控制器1711與類似者來加以執(zhí)行。
[0073]所述存儲器1713可包含例如是DRAM的揮發(fā)性(volatile)存儲器裝置及/或例如是閃存的非揮發(fā)性存儲器裝置。例如，閃存可被安裝到例如是移動終端或桌面計算機的信息處理系統(tǒng)。所述閃存可以構成固態(tài)硬盤(SSD)。在此例子中，所述電子系統(tǒng)1710可以在閃存系統(tǒng)中穩(wěn)定地儲存大量的數(shù)據(jù)。
[0074]所述電子系統(tǒng)1710可以進一步包含接口 1714，所述接口 1714是被配置為往返于通信網絡來發(fā)送及接收數(shù)據(jù)。所述接口 1714可以是一種有線或無線的類型。例如，所述接口 1714可包含天線、或是有線或無線的收發(fā)器。
[0075]所述電子系統(tǒng)1710可被實現(xiàn)為執(zhí)行各種功能的移動系統(tǒng)、個人計算機、工業(yè)計算機或是邏輯系統(tǒng)。例如，所述移動系統(tǒng)可以是個人數(shù)字助理(PDA)、便攜計算機、平板計算機、移動電話、智能型手機、無線電話、膝上型計算機、存儲卡、數(shù)字音樂系統(tǒng)以及信息發(fā)送/接收系統(tǒng)中的任一個。
[0076]在其中所述電子系統(tǒng)1710是能夠執(zhí)行無線通信的設備的實施例中，所述電子系統(tǒng)1710可被用在通信系統(tǒng)中，例如但不限于CDMA(分碼多址)、GSM(全球行動通訊系統(tǒng))、NADC (北美數(shù)字移動電話)、E-TDMA (加強型分時多址)、WCDMA (寬帶分碼多址)、CDMA2000、LTE (長期演進技術)以及Wibro (無線寬帶因特網)。
[0077]參照圖9，根據(jù)所述實施例的內嵌式封裝可以用存儲卡1800的形式來加以提供。例如，所述存儲卡1800可包含例如是非揮發(fā)性存儲器裝置的存儲器1810以及存儲器控制器1820。所述存儲器1810以及存儲器控制器1820可以儲存數(shù)據(jù)、或是讀取所儲存的數(shù)據(jù)。
[0078]所述存儲器1810可包含本揭露內容的實施例的封裝技術所應用到的非揮發(fā)性存儲器裝置中的至少任一個。所述存儲器控制器1820可以響應于來自主機1830的讀取/寫入請求以控制存儲器1810，使得所儲存的數(shù)據(jù)被讀出、或是數(shù)據(jù)被儲存。
[0079]所述實施例已經在以上為了舉例說明的目的來加以揭露。本領域技術人員將會體認到各種的修改、添加及替代都是可能的，而不脫離本揭露內容如同包含所附的權利要求的范疇及精神。
【主權項】
1.一種封裝基板，其包括: 基板核心層； 多個第一外部的電路互連線，其被設置在所述基板核心層的頂表面上，所述多個第一外部的電路互連線包含位于所述基板核心層上并且相鄰所述基板核心層的邊緣的第一最外側的外部的電路互連線； 多個內部的電路互連線，其被設置在所述基板核心層中，所述多個內部的電路互連線包含位于所述基板核心層中并且相鄰所述基板核心層的所述邊緣的最外側的內部的電路互連線； 第一接合焊盤，其被設置在所述第一最外側的外部的電路互連線上并且在所述基板核心層的第一接合區(qū)域中被露出；以及 第二接合焊盤，其被設置在所述最外側的內部的電路互連線上并且在所述基板核心層的第二接合區(qū)域中被露出， 其中所述第一接合區(qū)域和芯片附接區(qū)域間隔開第一距離，并且所述第二接合區(qū)域和所述芯片附接區(qū)域間隔開第二距離，所述第二距離大于所述第一距離。2.如權利要求1的封裝基板，其中所述第一接合區(qū)域和所述第二接合區(qū)域間隔開第三距離。3.如權利要求1的封裝基板，該封裝基板進一步包括多個被設置在所述基板核心層的底表面上的第二外部的電路互連線。4.如權利要求3的封裝基板，該封裝基板進一步包括: 第一貫孔，其被配置為電連接所述第一最外側的外部的電路互連線至所述多個內部的電路互連線中的除了所述最外側的內部的電路互連線之外的一個； 第二貫孔，其被配置為將被連接至所述第一貫孔的內部的電路互連線電連接至所述多個第二外部的電路互連線中的一個；以及 第三貫孔，其被配置為電連接所述最外側的內部的電路互連線至所述多個第二外部的電路互連線中的另一個， 其中所述第一貫孔、所述第二貫孔及所述第三貫孔只位于所述第二接合區(qū)域與所述封裝基板的中央部分之間。5.如權利要求3的封裝基板，該封裝基板進一步包括: 第一貫孔，其被設置在所述基板核心層中以電連接所述第一最外側的外部的電路互連線至所述多個內部的電路互連線中的除了所述最外側的內部的電路互連線之外的一個； 第二貫孔，其被設置在所述基板核心層中以將被連接至所述第一貫孔的內部的電路互連線電連接至所述多個第二外部的電路互連線中的一個；以及 第三貫孔，其被設置在所述基板核心層中以電連接所述最外側的內部的電路互連線至所述多個第二外部的電路互連線中的另一個。6.如權利要求5的封裝基板，其中所述第一貫孔以及所述第二貫孔被設置在所述芯片附接區(qū)域中及/或在介于所述芯片附接區(qū)域與所述第一接合區(qū)域之間的接口區(qū)域中。7.如權利要求5的封裝基板， 其中所述第一最外側的外部的電路互連線中的至少兩個位于所述基板核心層上并且相鄰所述基板核心層的所述邊緣，以及 其中所述第一最外側的外部的電路互連線從所述芯片附接區(qū)域延伸至位于所述第一接合區(qū)域與所述第二接合區(qū)域之間的區(qū)域。8.如權利要求7的封裝基板， 其中所述第一貫孔中的至少兩個被設置在所述基板核心層中，以分別電連接所述第一最外側的外部的電路互連線至所述多個內部的電路互連線中的除了所述最外側的內部的電路互連線之外的一個， 其中所述第一貫孔包含位于所述芯片附接區(qū)域與所述第一接合區(qū)域之間的偶數(shù)第一貫孔、以及位于所述芯片附接區(qū)域中的奇數(shù)第一貫孔，以及 其中所述偶數(shù)第一貫孔及所述奇數(shù)第一貫孔被配置為形成曲折圖案。9.如權利要求5的封裝基板，其中所述第三貫孔被設置在所述芯片附接區(qū)域與所述第二接合區(qū)域之間。10.一種半導體封裝，其包括: 基板核心層； 多個第一外部的電路互連線，其被設置在所述基板核心層的頂表面上，所述多個第一外部的電路互連線包含位于所述基板核心層上并且相鄰所述基板核心層的邊緣的第一最外側的外部的電路互連線； 多個內部的電路互連線，其被設置在所述基板核心層中，所述多個內部的電路互連線包含位于所述基板核心層中并且相鄰所述基板核心層的所述邊緣的最外側的內部的電路互連線； 第一接合焊盤，其被設置在所述第一最外側的外部的電路互連線上并且在所述基板核心層的第一接合區(qū)域中被露出； 第二接合焊盤，其被設置在所述最外側的內部的電路互連線上并且在所述基板核心層的第二接合區(qū)域中被露出； 第一芯片以及第二芯片，其依序地被堆疊在所述基板核心層的芯片附接區(qū)域上； 第一導線，其電連接所述第一芯片的第一芯片焊盤至所述第一接合焊盤；以及 第二導線，其電連接所述第二芯片的第二芯片焊盤至所述第二接合焊盤， 其中所述第一接合區(qū)域和芯片附接區(qū)域間隔開第一距離，并且所述第二接合區(qū)域和所述芯片附接區(qū)域間隔開第二距離，所述第二距離大于所述第一距離。
【文檔編號】H01L23/488GK105826299SQ201510333240
【公開日】2016年8月3日
【申請日】2015年6月16日
【發(fā)明人】金承知, 鄭源德
【申請人】愛思開海力士有限公司