專利名稱：三維封裝方法
三維封裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造領(lǐng)域，尤其涉及三維封裝方法。
背景技術(shù)：
未來電子系統(tǒng)將需要滿足如下幾個方面日益提出的要求體積小、重量輕、高頻和 高速運行、低功耗、靈敏、多功能以及低成本。而三維封裝正是滿足這幾個方面要求的一個 極具吸引力的途徑，其具有減小體積和增加襯底材料利用率的優(yōu)點。先進的三維封裝技術(shù)要求芯片的厚度不斷減薄，已制作器件的半導(dǎo)體襯底背面減 薄是封裝制造過程中的極為重要的工序，超精密磨削、研磨、拋光、腐蝕在半導(dǎo)體襯底背面 減薄工藝中獲得廣泛應(yīng)用，減薄后的芯片可提高熱發(fā)散效率、機械性能、電性能、減小芯片 封裝體積，減輕劃片加工量。以硅襯底為例，目前，直徑200mm的已制作器件的硅襯底可以 被減薄至0. 12-0. 15mm，直徑300mm硅襯底要達到這一水平還需要采用化學(xué)機械拋光、等離 子腐蝕、先劃片后研磨等技術(shù)。該項技術(shù)令后的發(fā)展趨勢是減薄至0.05mm以下的厚度。硅 襯底上電路層的有效厚度一般為5-10 μ m,為保證其功能，并有一定的支撐厚度，硅襯底減 薄的極限厚度為20-30 μ m。目前市場上直徑300mm的硅襯底的平均厚度為775 μ m,直徑 200mm的硅襯底的平均厚度為725 μ m,如此厚的襯底是為保證在芯片制造、測試、運送過程 中有足夠的強度，因此，在電路層制作完成后，需要對其進行背面減薄，襯底越薄，其柔韌性 越好，受外力沖擊引起的應(yīng)力也越小。但是目前的三維封裝工藝中，現(xiàn)有的減薄技術(shù)很難在將被減薄的襯底減薄到 50 μ m的同時也能夠滿足光刻對平整度要求。因此，目前的集成電路制造領(lǐng)域需要一種可以降低被減薄的襯底的厚度，而且可 以提高表面的平整度的三維封裝技術(shù)。

發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問題是，提供一種可以降低被減薄的襯底的厚度，而且可 以提高表面的平整度的半導(dǎo)體襯底、半導(dǎo)體襯底的制備方法及三維封裝方法。為了解決上述問題，本發(fā)明提供了一種半導(dǎo)體襯底，包括器件層、位于器件層下方 的絕緣層，還包括位于絕緣層下方的支撐襯底和位于支撐襯底中的剝離層。可選的，所述剝離層的材料為多孔硅或者含有氣泡的單晶硅?？蛇x的，所述器件層的材料為單晶硅。可選的，所述支撐襯底的材料為單晶硅。可選的，所述絕緣層的材料為氧化硅或者氮化硅。一種制備上述半導(dǎo)體襯底的方法，包括如下步驟提供支撐襯底和器件襯底；在 支撐襯底和器件襯底中的一個或者兩個襯底的表面制作絕緣層；在支撐襯底中進行離子注 入，將改性離子注入支撐襯底，在支撐襯底中形成剝離層；在器件襯底中進行離子注入，將 改性離子和活化離子注入器件襯底中，在器件襯底中形成活化層；將器件襯底和支撐襯底鍵合；退火，器件襯底在活化層的位置發(fā)生剝離，形成保留在支撐襯底和絕緣層上的器件 層；對器件層的表面做拋光處理?？蛇x的，所述改性離子為氫。可選的，所述活化離子為氦、硼或其組合?？蛇x的，所述退火的溫度為300°C到1400°C，時間為0.5小時至15小時，在含氧氣
氛中進行。可選的，所述支撐襯底和器件襯底的材料為單晶硅。可選的，所述拋光處理的方法為化學(xué)機械拋光。一種制備上述半導(dǎo)體襯底的方法，包括如下步驟提供支撐襯底和器件襯底；在 支撐襯底表面制作剝離層；在器件襯底表面制作活化層；在活化層表面制作器件層；在剝 離層和器件層中的一個或者兩個的表面制作絕緣層；將器件襯底和支撐襯底鍵合；采用水 力切割的方法，將器件襯底在活化層的位置剝離，形成保留在支撐襯底和絕緣層上的器件 層；對器件層的表面做拋光處理?？蛇x的，所述支撐襯底、器件襯底和器件層的材料為單晶硅?？蛇x的，所述制作剝離層和活化層的方法為陽極氧化法?？蛇x的，所述陽極氧化采用的腐蝕液為HF和C2H5COOH的混合溶液，采用的電流密 度為ImA/cm2至20mA/cm2，陽極氧化的時間為Imin至30min?？蛇x的，所述在活化層表面制作器件層的方法為化學(xué)氣相外延法?？蛇x的，所述拋光處理的方法為化學(xué)機械拋光。一種采用上述半導(dǎo)體襯底進行三維封裝的方法，包括下列步驟提供一個表面已 經(jīng)制作器件的初始半導(dǎo)體襯底；提供N個具有剝離層和器件層且器件層已經(jīng)制作器件的疊 層半導(dǎo)體襯底；將初始半導(dǎo)體襯底與一個疊層半導(dǎo)體襯底進行鍵合；在剝離層的位置剝離 疊層半導(dǎo)體襯底；對剝離后的表面進行拋光處理；制作疊層半導(dǎo)體襯底中的器件的引線； 拋光形成引線后的表面，形成具有兩個器件層的三維封裝結(jié)構(gòu)；重復(fù)上述步驟，依次將N個 半導(dǎo)體襯底鍵合并剝離，形成具有N+1個器件層的三維封裝結(jié)構(gòu)；所述N為大于1的整數(shù)?？蛇x的，所述初始半導(dǎo)體襯底為單晶硅襯底或者絕緣體上的硅襯底?？蛇x的，所述剝離層的材料為多孔硅，剝離方法為水力切割法。可選的，所述剝離層的材料為含有氣泡的單晶硅，剝離方法為退火?？蛇x的，所述拋光方法為化學(xué)機械拋光。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點在于采用對剝離層的襯底剝離工藝代替?zhèn)鹘y(tǒng)的腐 蝕或者研磨工藝，的可以降低被減薄的襯底的厚度，而且可以提高表面的平整度的。

附圖1所示為半導(dǎo)體襯底的第一個具體實施方式
示意圖；附圖2所示為半導(dǎo)體襯底的第二個具體實施方式
示意圖；附圖3所示為半導(dǎo)體襯底的制備方法的第一個具體實施方式
的實施步驟示意圖；附圖4至圖10為半導(dǎo)體襯底的制備方法的第一個具體實施方式
的工藝示意圖；附圖11所示為半導(dǎo)體襯底的制備方法的第二個具體實施方式
的實施步驟示意 附圖12至圖18為半導(dǎo)體襯底的制備方法的第二個具體實施方式
的工藝示意圖；附圖19所示為三維封裝方法具體實施方式
的實施步驟示意圖；附圖20至圖23為三維封裝方法具體實施方式
的工藝示意圖。
具體實施方式下面結(jié)合附圖對本發(fā)明所述之半導(dǎo)體襯底、半導(dǎo)體襯底的制備方法及三維封裝方法的具體實施方式
做詳細(xì)的說明。首先介紹本發(fā)明所述之半導(dǎo)體襯底的具體實施方式
。如圖1所示為半導(dǎo)體襯底的 第一個具體實施方式
示意圖，包括器件層101、位于器件層下方的絕緣層102、位于絕緣層 102下方的支撐襯底103和位于支撐襯底103中的剝離層104。剝離層104位于支撐襯底 103內(nèi)部，將支撐襯底103分割成上層支撐襯底103a和下層支撐襯底103b兩部分。所述剝離層104的材料為多孔硅或者含有氣泡的單晶硅，器件層101的材料為單 晶硅，支撐襯底103的材料為單晶硅，絕緣層102的材料為氧化硅或者氮化硅。如圖2所示為半導(dǎo)體襯底的第二個具體實施方式
示意圖，包括器件層201、位于器 件層下方的絕緣層202、位于絕緣層202下方的支撐襯底203和位于支撐襯底203中的剝離 層204。剝離層204位于支撐襯底203靠近絕緣層202的一側(cè)，并與絕緣層202之間相連 接。所述剝離層204的材料為多孔硅或者含有氣泡的單晶硅，器件層201的材料為單 晶硅，支撐襯底203的材料為單晶硅，絕緣層202的材料為氧化硅或者氮化硅。下面給出本發(fā)明所述半導(dǎo)體襯底的制備方法的第一個具體實施方式
。如圖3所示 為半導(dǎo)體襯底的制備方法的第一個具體實施方式
的實施步驟示意圖。步驟S301，提供支撐 襯底和器件襯底；步驟S302，在支撐襯底和器件襯底中的一個或者兩個襯底的表面制作絕 緣層；步驟S303，在支撐襯底中進行離子注入，將改性離子注入支撐襯底，在支撐襯底中形 成剝離層；步驟S304，在器件襯底中進行離子注入，將改性離子和活化離子注入器件襯底 中，在器件襯底中形成活化層；步驟S305，將器件襯底和支撐襯底鍵合；步驟S306，退火，器 件襯底在活化層的位置發(fā)生剝離，形成保留在支撐襯底和絕緣層上的器件層；步驟S307， 對器件層的表面做拋光處理。圖4至圖10為本具體實施方式
的工藝示意圖。參考步驟S301，如圖4所示，提供支撐襯底301和器件襯底302。所述支撐襯底 301和器件襯底302為半導(dǎo)體工藝中最常見的單晶硅襯底。參考步驟S302，在支撐襯底301和器件襯底302中的一個或者兩個襯底的表面制
作絕緣層。由于在接下來的步驟中，支撐襯底301和器件襯底302的表面將通過鍵合粘附成 一體，因此可以在支撐襯底301或器件襯底302其中之一的表面制作絕緣層，也可以在支撐 襯底301和器件襯底302的表面都制作絕緣層，并不影響后續(xù)工藝。如圖5所示，為只在支撐襯底301表面制作絕緣層303的示意圖。絕緣層303制 作工藝可以采用集成電路中成熟的氧化制備工藝，如干氧氧化工藝或“干氧+濕氧+干氧” 工藝。氧化工藝在氧氣的氣氛下進行，氧化溫度600-1400°C，氧化時間0. 5小時至10小時， 得到的絕緣層的材料為氧化硅，厚度IOnm至500納米。絕緣層303也可以采用等離子體增強化學(xué)氣相沉積(PECVD)、物理氣相沉積(PVD)、磁控濺射或者電子束蒸發(fā)等其他方法制作，絕緣層305的材料可以是氮化硅、氮氧化硅、碳化硅、氮化鋁或者氧化鋁等。參考步驟S303，如圖6所示，在支撐襯底301中進行離子注入，將改性離子注入支 撐襯底301，在支撐襯底301中形成剝離層304。所述改性離子可以是氫，選擇離子的基本原則是所注入的改性離子能夠在硅中產(chǎn) 生孔洞層，改變離子注入位置的材料的性能，形成含有氣泡的單晶硅，使之在后續(xù)的工藝中 可以實現(xiàn)器件層的剝離。注入的改性離子為氫離子時，注入劑量為IXlO1Vcm2到IXlO18/ cm2，注入能量為20KeV到2000KeV。參考步驟S304，如圖7所示，在器件襯底302中進行離子注入，將改性離子和活化 離子注入器件襯底中，在器件襯底302中形成活化層305。所述活化離子可以是氦、硼或者其組合，注入劑量為1 X IO1Vcm2到1 X IO1Vcm2,注 入能量為20KeV到2000KeV。注入的活化離子能夠增強改性離子的注入活性，形成的剝離層 在后續(xù)的退火工藝中更容易剝離。參考步驟S305，如圖8所示，將器件襯底302和支撐襯底301鍵合。所述的鍵合可以采用目前半導(dǎo)體工藝中最為常見的高溫鍵合或者靜電鍵合，也可 以在鍵合之前輔助等離子體活化工藝。參考步驟S306，如圖9所示，退火，器件襯底302在活化層304的位置發(fā)生剝離，形 成保留在支撐襯底301和絕緣層305上的器件層306。所述退火在含氧氣氛中進行，溫度為300°C到1400°C，時間為0. 5小時至15小時。由于活化層304在制作的過程中采用了改性離子和活化離子混合注入的方法，注 入的活化離子能夠增強改性離子的注入活性，使得活化層304可以在更低的退火溫度和更 短的時間內(nèi)實現(xiàn)剝離。所以，在實驗中所選擇的退火時間，應(yīng)滿足可以使活化層304發(fā)生剝 離，而剝離層303在此工藝條件下并不發(fā)生剝離。剝離層303將在后續(xù)的三維封裝中起到 剝離襯底的作用。參考步驟S307，對器件層306的表面做拋光處理。如圖10所示為拋光后形成的半 導(dǎo)體襯底。所述拋光處理的方法為化學(xué)機械拋光(CMP)。下面將結(jié)合附圖介紹本發(fā)明所述半導(dǎo)體襯底的制備方法的第二個具體實施方式
。 如圖11所示為半導(dǎo)體襯底的制備方法的第二個具體實施方式
的實施步驟示意圖。步驟 S401，提供支撐襯底和器件襯底；步驟S402，在支撐襯底表面制作剝離層；步驟S403，在器 件襯底表面制作活化層；步驟S404，在活化層的表面制作器件層；步驟S405，在支撐襯底和 器件層中的一個或者兩個的表面制作絕緣層；步驟S406，將器件襯底和支撐襯底鍵合；步 驟S407，采用水力切割的方法，將器件襯底在活化層的位置剝離，形成保留在支撐襯底和絕 緣層上的器件層；步驟S408，對器件層的表面做拋光處理。圖12至圖18為本具體實施方式
的工藝示意圖。參考步驟S401，提供支撐襯底和器件襯底。所述支撐襯底和器件襯底為半導(dǎo)體工 藝中最常見的單晶硅襯底。參考步驟S402，如圖12所示，在支撐襯底401表面制作剝離層403。參考步驟S403，如圖13所示，在器件襯底402表面制作活化層404。
上述制作剝離層和活化層的方法為陽極氧化法。陽極氧化法是半導(dǎo)體工藝中常見 的制備多孔硅的方法。陽極氧化條件采用的腐蝕液為HF和C2H5COOH的混合溶液，兩者混合 的體積比為100 1至1 100，優(yōu)選的混合比例為1 1 ；陽極氧化的電流密度為ImA/cm2 到20mA/cm2之間；陽極氧化時間為Imin到30min之間。參考步驟S404，如圖14所示，在活化層404表面制作器件層405。所述在活化層表面制作器件層的方法為化學(xué)氣相外延法(CVD)，也可以是分子束 外延(MBE)、低壓化學(xué)氣相外延(LPCVD)、超高真空化學(xué)氣相外延(UHVCVD)或者超高真空電 子束蒸發(fā)等。外延之前采用預(yù)氧化工藝，預(yù)氧化工藝的溫度為100°C至1000°C，預(yù)氧化時間 為5分鐘到10小時，外延的單晶硅層厚度為30nm到100 μ m。也可以根據(jù)后續(xù)應(yīng)用的需要，選擇在剝離層403的表面也制作一層外延層，制備 的工藝方法與制作活化層405的工藝相同。在剝離層403的表面也制作外延層，鍵合之后 將得到前述圖1所示的結(jié)構(gòu)，剝離層403表面不制作外延層，鍵合后將得到前述圖2所示的 結(jié)構(gòu)。參考步驟S405，在剝離層403和器件層405中的一個或者兩個的表面制作絕緣層 406。由于在接下來的步驟中，剝離層403和器件層405的表面將通過鍵合粘附成一體， 因此可以在剝離層403或器件層405其中之一的表面制作絕緣層，也可以在剝離層403和 器件層405的表面都制作絕緣層，并不影響后續(xù)工藝。如圖15所示，為只在剝離層403表面制作絕緣層406的示意圖。制備工藝可參考 上一個具體實施方式
中的絕緣層305的工藝。參考步驟S406，如圖16所示，將器件襯底402和支撐襯底401鍵合。所述的鍵合可以采用目前半導(dǎo)體工藝中最為常見的高溫鍵合或者靜電鍵合，也可 以在鍵合之前輔助等離子體活化工藝。參考步驟S407，如圖17所示，采用水力切割的方法，將器件襯底402在活化層404 的位置剝離，形成保留在支撐襯底402和絕緣層406上的器件層405。所述水力切割是半導(dǎo)體微細(xì)加工領(lǐng)域的常見工藝，其工作原理是把水通過增壓器 加壓至所需要的切割壓力，一般在250Mpa至350Mpa，在水中加入磨料，并通過能量轉(zhuǎn)換器 以細(xì)水箭的形式噴射向工件，磨料粒子在水流的帶動下形成很強的切割能力，類似一個高 速的水砂輪，可以起到切割的作用。步驟S408，對器件層405的表面做拋光處理。如圖18所示為拋光后形成的半導(dǎo)體 襯底。所述拋光處理的方法為化學(xué)機械拋光。下面將結(jié)合附圖介紹本發(fā)明所述三維封裝方法的具體實施方式
。如圖19所示，為 本發(fā)明所述三維封裝方法具體實施方式
的實施步驟示意圖。步驟S501，提供一個表面已經(jīng) 制作器件的初始半導(dǎo)體襯底；步驟S502，提供N個具有剝離層且已經(jīng)制作器件的疊層半導(dǎo) 體襯底；步驟S503，將初始半導(dǎo)體襯底與一個疊層半導(dǎo)體襯底進行鍵合；步驟S504，在剝離 層的位置剝離疊層半導(dǎo)體襯底；步驟S505，對剝離后的表面進行拋光處理；步驟S506，制作 疊層半導(dǎo)體襯底中的器件的引線；步驟S507，拋光形成引線后的表面，形成具有兩個器件 層的三維封裝結(jié)構(gòu)。
7
重復(fù)上述步驟，依次將N個半導(dǎo)體襯底鍵合并剝離，形成具有N+1個器件層的三維封裝結(jié)構(gòu)。所述N為大于1的整數(shù)。圖20至圖23為本具體實施方式
的工藝示意圖。參考步驟S501，如圖20所示，提供一個表面已經(jīng)制作器件的初始半導(dǎo)體襯底501。所述初始半導(dǎo)體襯底501的材料單晶硅，也可以是絕緣體上的硅或者應(yīng)力硅等其 他襯底。所述器件是由若干個金屬-氧化物_半導(dǎo)體場效應(yīng)晶體管(MOSFETs)以及電容、 電阻等其他器件通過合金層互聯(lián)形成的集成電路，也可以是其他集成電路領(lǐng)域內(nèi)常見的半 導(dǎo)體器件，例如雙極器件或者功率器件等。參考步驟S502，提供N個具有剝離層且已經(jīng)制作器件的疊層半導(dǎo)體襯底。所述具 有剝離層和器件層的疊層半導(dǎo)體襯底是指前文半導(dǎo)體襯底的具體實施方式
中所介紹的半 導(dǎo)體襯底。參考步驟S503，如圖21所示，將初始半導(dǎo)體襯底501與一個疊層半導(dǎo)體襯底進行 鍵合。疊層半導(dǎo)體襯底包括剝離層502和絕緣層503。參考步驟S504，如圖22所示，在剝離層502的位置剝離疊層半導(dǎo)體襯底。所述剝 離層502的材料為多孔硅，剝離方法采用水力切割法。若所述剝離層502的材料為含有氣 泡的單晶硅，則剝離方法為退火。水利切割和退火工藝可以參考前文半導(dǎo)體襯底制備方法 的具體實施方式
。參考步驟S505，對剝離后的表面進行拋光處理。所述拋光采用化學(xué)機械拋光。步驟S506，制作疊層半導(dǎo)體襯底中的器件的引線。通過光刻和深刻蝕工藝刻蝕器件層，在半導(dǎo)體器件的合金連線的引腳處實現(xiàn)自停 止，隨后淀積介質(zhì)膜并利用電鍍方式電鍍一層銅作為引線。上述光刻、深刻蝕、沉積介質(zhì)膜 以及電鍍工藝均為本領(lǐng)域內(nèi)技術(shù)人員所公知的技術(shù)，此處不加詳細(xì)敘述。步驟S507，拋光形成引線后的表面，形成具有兩個器件層的三維封裝結(jié)構(gòu)。所述拋 光采用化學(xué)機械拋光。如圖23所示，為采用本方法制作的具有兩個器件層的三維封裝結(jié)構(gòu)示意圖如需繼續(xù)疊加器件層，只需重復(fù)上述步驟，依次將N個半導(dǎo)體襯底鍵合到三維封 裝結(jié)構(gòu)的表面并剝離，形成具有N+1個器件層的三維封裝結(jié)構(gòu)。以上所述僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人 員，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應(yīng)視為 本發(fā)明的保護范圍。
權(quán)利要求
一種三維封裝的方法，其特征在于，包括下列步驟提供一個表面已經(jīng)制作器件的初始半導(dǎo)體襯底；提供N個疊層半導(dǎo)體襯底，所述半導(dǎo)體襯底包括器件層、位于器件層下方的絕緣層、位于絕緣層下方的支撐襯底和位于支撐襯底中的剝離層，且器件層中已經(jīng)制作器件；將初始半導(dǎo)體襯底與一個疊層半導(dǎo)體襯底進行鍵合；在剝離層的位置剝離疊層半導(dǎo)體襯底；對剝離后的表面進行拋光處理；制作疊層半導(dǎo)體襯底中的器件的引線；拋光形成引線后的表面，形成具有兩個器件層的三維封裝結(jié)構(gòu)；重復(fù)上述步驟，依次將N個半導(dǎo)體襯底鍵合并剝離，形成具有N+1個器件層的三維封裝結(jié)構(gòu)；所述N為大于1的整數(shù)。
2.根據(jù)權(quán)利要求1所述的三維封裝的方法，其特征在于，所述初始半導(dǎo)體襯底為單晶 硅襯底或者絕緣體上的硅襯底。
3.根據(jù)權(quán)利要求1所述的三維封裝的方法，其特征在于，所述剝離層的材料為多孔硅。
4.根據(jù)權(quán)利要求3所述的三維封裝的方法，其特征在于，所述剝離方法為水力切割法。
5.根據(jù)權(quán)利要求1所述的三維封裝的方法，其特征在于，所述剝離層的材料為含有氣 泡的單晶硅。
6.根據(jù)權(quán)利要求5所述的三維封裝的方法，其特征在于，所述剝離方法為退火。
7.根據(jù)權(quán)利要求1所述的三維封裝的方法，其特征在于，所述拋光方法為化學(xué)機械拋光。
全文摘要
一種三維封裝的方法，包括下列步驟提供一個表面已經(jīng)制作器件的初始半導(dǎo)體襯底；提供N個具有剝離層和器件層且器件層已經(jīng)制作器件的疊層半導(dǎo)體襯底；將初始半導(dǎo)體襯底與一個疊層半導(dǎo)體襯底進行鍵合；在剝離層的位置剝離疊層半導(dǎo)體襯底；對剝離后的表面進行拋光處理；制作疊層半導(dǎo)體襯底中的器件的引線；拋光形成引線后的表面，形成具有兩個器件層的三維封裝結(jié)構(gòu)；重復(fù)上述步驟，依次將N個半導(dǎo)體襯底鍵合并剝離，形成具有N+1個器件層的三維封裝結(jié)構(gòu)；所述N為大于1的整數(shù)。
文檔編號H01L21/306GK101887864SQ201010211699
公開日2010年11月17日 申請日期2007年12月26日 優(yōu)先權(quán)日2007年12月26日
發(fā)明者王曦, 肖德元, 魏星 申請人:上海新傲科技股份有限公司;中芯國際集成電路制造(上海)有限公司