專利名稱：用于制作通路互連的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于制造基板的方法，該基板包括從該基板的一端通往另一端的電通路互連(electrical via interconnection)。
背景技術(shù)：
在微電子和微機電系統(tǒng)(MEMQ領(lǐng)域中，使器件越來越小型化和高度功能化的快速發(fā)展走向受到封裝性能和互連性能的限制。利用本發(fā)明的方法所制造的基板一般用于微電子器件、電子MEMS器件、電子納米技術(shù)器件以及簡易電子器件。微電子器件可以包括諸如集成于基板的表面中或配置在基板的表面上的集成電路等的微電子組件。可以通過對例如半導體基板進行微機械加工或?qū)暹M行表面微機械加工來形成MEMS器件。這些技術(shù)領(lǐng)域中的基本構(gòu)成塊是通常被稱為晶圓(wafer)的基板，這些基板一般由硅或其它半導體材料制成。電子組件形成在、集成于或安裝在這種基板的表面。另外， 可以通過對例如半導體基板進行微機械加工或?qū)暹M行表面微機械加工來形成MEMS組件。這些基板可以是均質(zhì)材料，或者具有不同的層和/或不同的區(qū)域和/或摻雜材料。通常，這些基板設(shè)置有用于互連和安裝的焊盤和布線。伴隨著使器件越來越小型化和高度功能化的快速發(fā)展走向，日益關(guān)注制作在晶圓的相對的兩端之間的電通路互連。以下將電通路互連可互換地稱為通路互連(via interconnection)或簡稱為通路(via)。使用這些通路，避免了傳統(tǒng)上所使用的不可靠且昂貴的引線接合法，并且可以更加緊密地封裝組件。已有多種通路工藝和設(shè)計。用于制作通路的策略可分成兩類。在第一類中，利用晶圓材料形成通路，例如摻雜半導體通路。在第二類中，通過使用例如激光燒蝕(ablation)、 鉆孔、濕蝕刻或干蝕刻在晶圓中形成通路孔。之后，使用例如物理氣相沉積(PVD)工藝至少在通路孔的側(cè)壁上沉積導電材料。為了增大通路的橫截面積(從而減小電阻抗)，通常將金屬或金屬合金鍍到導電涂層上。由于金屬或金屬合金的高導電性，與第二類通路相比較，第一類通路通常具有較高阻抗。國際專利申請W02009/00M62A1公開了屬于第二類的通路互連設(shè)計和制作工藝的一個例子。通過使用與微電子、MEMS和納米技術(shù)領(lǐng)域中的傳統(tǒng)加工技術(shù)相兼容的工藝，該設(shè)計包括具有提供高產(chǎn)量的可靠的晶圓穿孔(through-wafer via)的縮頸(constriction)的通路孑L。如上所述，小型化趨勢不斷發(fā)展，因而，隨著組件越來越小，通路必須越來越緊密地配置在基板中，并且隨著焊盤大小越來越小，必須改進通路的布置精度和橫向大小。用于實現(xiàn)這個的方式包括形成縱橫比(aspect ratio)高的通路。特別地由于與通路孔的蝕刻和導電材料的沉積有關(guān)的問題，形成縱橫比高的第二類通路具有挑戰(zhàn)性。盡管能夠以高的布置精度形成縱橫比高的窄通路孔，但這種通路孔不利于設(shè)置導電材料。因此，必須增大通路孔的有效寬度、即通路孔的最寬部分，一般通過形成錐形通路孔以暴露該通路孔的側(cè)壁用于沉積導電材料。由于必須嚴格控制通路孔在基板前端的開口，因此該加寬限制了與基板前端上的組件有關(guān)的通路的布置精度。
經(jīng)常期望形成貫穿不同材料的層的通路，并且可能需要通路之一終止于蝕刻停止層、即所形成的通路孔的一端封閉。例如，經(jīng)常期望具有從基板的一端延伸至布置在該基板的另一端上由諸如氧化硅和氮化硅等的不同材料制成的多個基礎(chǔ)層(underlying layer) 上的焊盤的通路。使用現(xiàn)有技術(shù)蝕刻出通路孔一般會由于不同材料的層蝕刻率不同或基礎(chǔ)層的蝕刻率不同而使得蝕刻不充分或不可控制。當蝕穿基板并且蝕刻停止于諸如布置在基板表面上的金屬層等的不同材料的層時，發(fā)生相同的問題。然后，可能在與不同材料的層的界面處不受控制地加寬通路孔。特別地，這些均是與縱橫比高的通路孔有關(guān)的問題。

發(fā)明內(nèi)容
考慮到前述，本發(fā)明的一個目的是改進通路孔和通路的形成，由此提供更加可靠且使得能夠?qū)﹄娮悠骷M行更加高效的封裝的通路孔和通路互連。因而，提供了一種形成通路孔的方法，所述通路孔從用于電子器件的基板的下端至少部分通過所述基板而通往所述基板的上端。該方法包括以下步驟蝕刻出所述通路孔的第一縱向部分和第二縱向部分；由此所述第一縱向部分和所述第二縱向部分大致構(gòu)成所述通路孔，并且在所述通路孔中形成縮頸。所述縮頸限定所述通路孔的開口部，其中，在后續(xù)通過蝕刻、優(yōu)選為通過各向異性蝕刻來打開所述通路孔的步驟中，將所述縮頸用作蝕刻掩模。開口部限定了從下端觀察到的通路孔的斷面收縮(narrowing)。該斷面收縮可為不同的形狀。部分是通過蝕刻步驟所形成的通路孔可為漏斗狀，例如該漏斗狀具有第二縱向部分的至少部分傾斜的壁和第一縱向部分的大致垂直的側(cè)壁?？蛇x地，蝕刻出第二縱向部分使得通路孔從開口部開始加寬，即在通路孔中存在頸縮現(xiàn)象(necking)。結(jié)果，開口部可沿著通路孔的長度部分而變長，或者開口部可很好地限定于通路孔中的一點處。優(yōu)選地，利用但不限于各向同性蝕刻來實現(xiàn)通路孔從開口部開始加寬。優(yōu)選地，使用各向異性蝕刻、更優(yōu)選為使用離子研磨來打開通路孔。由此，特別當通路孔的縱橫比高時，開口部有效限定了要打開的區(qū)域。當形成通過包括不同材料的多層的基板的通路孔，以及當形成由于受控的高精度蝕刻而終止于諸如金屬等的不同材料的蝕刻停止層的通路孔時，組合使用用以加寬通路孔的各向同性蝕刻和用以打開通路孔的各向異性蝕刻特別有利。在處理過程中，通路孔向基板的下端開口，也可以使通路孔向大氣開口或者向集成于或安裝在基板上的焊盤、蝕刻停止層或任何其它的層或組件開口。還提供了一種形成通路的方法，所述通路從基板的下端至少部分通過所述基板通往所述基板的上端。該方法包括以下步驟根據(jù)本發(fā)明形成通路孔；以及，隨后利用導電材料至少部分填充所述通路孔，從而提供通過所述通路孔的導電路徑。提供了一種用于電子器件的基板，所述基板包括通路孔，所述通路孔從所述基板的下端至少部分通過所述基板而通往所述基板的上端。所述基板包括多層結(jié)構(gòu)，所述多層結(jié)構(gòu)具有形成在所述基板的上端的不同材料的兩個或更多個單獨層。所述通路孔貫穿所述多層結(jié)構(gòu)，并且至少部分填充有導電材料以提供通過所述通路孔的導電路徑，由此形成通路。所述通路孔中的縮頸限定所述通路孔的開口部。所述通路孔從所述開口部開始朝著所述上端加寬并且進入所述多層結(jié)構(gòu)，并且所述通路孔以與所述開口部的寬度大致相對應的寬度向上向大氣開口或者向集成于所述基板中的焊盤、蝕刻停止層或任何其它的層或組件開口。此外，提供了一種包括氣密腔的基板和形成這種氣密腔的方法。所述氣密腔包括至少一個根據(jù)本發(fā)明的通路，所述通路提供所述氣密腔和基板的下端之間的電連接。所述基板可以包括兩個或更多個晶圓，其中，在所述晶圓之間形成腔。這種氣密腔可用于進行封裝。使通路孔向延伸到該腔中的導電線或布置在該通路中的焊盤開口。在本發(fā)明的一個實施例中，與通路孔的縱軸垂直的通路孔橫截面為細長形、優(yōu)選為矩形，從而提供了進一步的開口控制條件。由于本發(fā)明，可以提供基板的一端上的組件或焊盤相對于該基板的另一端的精確可靠接觸。在從屬權(quán)利要求中限定了本發(fā)明的實施例。當結(jié)合附圖和權(quán)利要求書進行考慮時，通過以下對本發(fā)明的詳細說明，本發(fā)明的其它目的、優(yōu)點和新穎性特征將變得清楚。


現(xiàn)在將參考附圖來說明本發(fā)明的優(yōu)選實施例，其中圖1的a) e)是根據(jù)本發(fā)明形成通路的步驟的示意圖；圖2的a)、b)是根據(jù)本發(fā)明的通路孔的示意圖，并且圖2的c)是根據(jù)本發(fā)明的通路的示意圖；圖3的a) d)示意性示出根據(jù)本發(fā)明形成貫穿基礎(chǔ)層到達焊盤的通路的步驟；圖如示意性示出根據(jù)本發(fā)明形成從開口部開始加寬的通路孔，圖4b示意性示出根據(jù)本發(fā)明形成通過基板的通路孔，并且圖4c示意性示出根據(jù)本發(fā)明形成通過多層結(jié)構(gòu)的通路孔；圖5示意性示出根據(jù)本發(fā)明在具有不同材料的多層的基板中形成通路孔；圖6示意性示出根據(jù)本發(fā)明形成通路的步驟；圖7示意性示出根據(jù)本發(fā)明的氣密腔；以及圖8示意性示出根據(jù)本發(fā)明的矩形形狀的通路孔。
具體實施例方式為了本申請的目的，術(shù)語“基板”是指電子、微電子和MEMS領(lǐng)域中通常被稱為晶圓的器件。優(yōu)選地，基板包括結(jié)晶硅等的結(jié)晶半導體材料。然而，應當明白，這不是限制性的， 因為可以使用更普遍的SixGei_x(其中，0 ^x^ 1)或者常用于這些用途的任何其它材料。 基板可以是單晶的，或者包括彼此堆疊的兩層或更多層。這些層可以全部由半導體材料制成，但也可以由絕緣材料、介電材料、金屬或金屬合金制成其中的一層或多層，并且這些層已通過沉積、生長、接合或相互組合而包含于基板中。例如，可以是所謂的絕緣體上硅結(jié)構(gòu) (SOI)基板。一層或多層可以具有有限的橫向延伸，即形成焊盤或布線。此外，焊盤和/或組件可包含于基板或基板的表面中。參考圖1 6，形成從基板3的下端5至少部分通過基板3通往基板3的上端4的通路孔9的方法包括以下步驟-蝕刻出通路孔9的第一縱向部分11；以及
-蝕刻出通路孔9的第二縱向部分12；由此，第一縱向部分11和第二縱向部分12 一起大致形成通路孔9。換言之，在基板3僅剩余微小部分要蝕刻以形成通路孔9之前，持續(xù)進行蝕刻。由于蝕刻出了第一縱向部分11和第二縱向部分12，形成了限定通路孔9的開口部M的縮頸23。之后，以縮頸23作為蝕刻掩模，通過蝕刻來打開通路孔9，即通過蝕刻來去除基板的剩余微小部分。當形成了通路孔時，可以繼續(xù)進行加工，以通過利用導電材料25至少部分填充通路孔9來形成以下簡稱為通路的通路互連，從而提供通過通路孔9的導電路徑。通過以上將理解，通路孔或通路可以貫穿基板3或者僅部分通過基板3。例如，通路孔或通路可以使基板3的下端5與位于基板3的上端4的例如焊盤、組件或?qū)щ妼酉噙B接。優(yōu)選地，通過在通路孔9的側(cè)壁上沉積導電材料25來進行填充。可以使用例如但并不限于物理氣相沉積(PVD)工藝或者化學氣相沉積(CVD)工藝、原子層沉積工藝來至少在通路孔的側(cè)壁上進行沉積。然而，沉積將僅得出有限厚度的導電材料。還可以單獨使用電鍍和/或無電鍍，或者將電鍍和/或無電鍍與例如PVD或CVD組合使用。鍍能夠加厚導電層的厚度。優(yōu)選地，在該方法的至少一部分步驟中使用諸如干蝕刻等的各向異性蝕刻，具體為深反應離子蝕刻(DRIE，Deep Reactive Ion Etching)。DRIE適合于形成允許形成微間距通路陣列的縱橫比高的通路孔。如圖1、圖5和圖6示意性所示，可以組合使用包括干蝕刻和濕蝕刻的不同的各向異性蝕刻法，或者將各向異性蝕刻與各向同性蝕刻組合，從而形成不同幾何形狀的通路孔。例如，可以首先通過諸如KOH蝕刻等的各向異性濕蝕刻在基板3 的下表面形成特定幾何形狀的凹部。然后，使用DRIE對該凹部繼續(xù)進行蝕刻，由此形成底部保持為特定形狀的更深的凹部。優(yōu)選地，使用各向異性蝕刻來打開通路孔。特別地，這在打開縱橫比高的窄通路孔時有利。圖1示意性示出根據(jù)本發(fā)明一個實施例形成通過基板3的通路7。在a)中，示出蝕刻之前的基板3。在b)中，蝕刻出從基板3的下端開始的第一縱向部分11，由此形成具有大致垂直的側(cè)壁16 (但不限于此)和下傾斜側(cè)壁20的凹部。本領(lǐng)域的技術(shù)人員將理解， 該步驟通常包括諸如光刻工藝等的某種掩蔽，以限定通路孔的位置。在c)中，通過但不限于各向異性蝕刻來形成第二縱向部分12?？s頸23由下傾斜側(cè)壁20和第二縱向部分12的側(cè)壁所限定。通路孔的開口部M由第二縱向部分12的側(cè)壁所限定。在d)中，通過對基板 3的剩余部分進行蝕刻來打開通路孔9，由此建立了下端5和上端4之間的連接。在e)中， 通過在通路孔9的側(cè)壁上形成導電層25，來獲得提供從下端5到上端4的導電路徑的通路。形成通路孔9的方法還可以包括以下步驟在打開通路孔9之前，對通路孔9的側(cè)壁的至少一部分進行掩蔽(可選地，包括光刻工藝)。掩蔽使得可以僅在預定區(qū)域中進行用以打開通路孔的蝕刻。圖2的a)示意性示出通過使用形成在通路孔9的側(cè)壁上的掩模沈來打開通路孔 9。例如，可以將掩模沈沉積在部分成形的通路孔的整個側(cè)壁上，并然后進行光刻圖案化以恰好在該部分成形的通路孔的底部打開通路孔。如上所述，基板可以包括彼此堆疊的兩層或更多層，由此形成多層結(jié)構(gòu)。在圖2的b)中，所形成的通路孔通過在基板3的上端4的表面區(qū)域中的多層結(jié)構(gòu)8。通路孔9不一定向大氣開口，而且通路孔或通路可以終止于諸如組件或蝕刻停止層等的集成于基板3中的結(jié)構(gòu)，或者如圖2的c)示意性所示，通路孔或通路終止于配置在基板3的上端4上的焊盤22。離子研磨是使要蝕刻的基板暴露至離子或其它帶電粒子的轟擊的工藝。這些粒子撞擊基板并且物理磨蝕該基板。可以使用離子研磨來對基板材料和掩模材料等進行蝕刻。 離子掩模是定向即各向異性的，并且不存在化學成分。這提高了在通路孔9的底部實現(xiàn)各向異性蝕刻的能力，特別地以縮頸23作為蝕刻掩模。還可以將離子研磨與化學蝕刻組合， 以提高蝕刻率或改善蝕刻性質(zhì)。代替使用真空/惰性氣體，可以使用活性氣體來進行離子研磨。然而，對基板進行“蝕刻”的仍然是離子轟擊。根據(jù)本發(fā)明的離子研磨可以提供高達 1 10以上的縱橫比。優(yōu)選地，在根據(jù)本發(fā)明的打開通路孔的步驟中使用離子研磨。由于離子在部分成形的通路孔的不同部位處的入射角度不同，因此不能對側(cè)壁進行均勻蝕刻。 與垂直側(cè)壁或傾斜側(cè)壁相比，正對著撞擊離子的側(cè)壁的蝕刻率高得多。如圖2的a)所示， 還可以通過遮蔽部分成形的通路孔的側(cè)壁來將蝕刻限制于特定區(qū)域。由于離子的高度定向撞擊，通過各向異性蝕刻打開了通路孔9，并且開口的大小有效受控于開口部對。當打開如圖2的b)所示通過包括具有不同蝕刻性質(zhì)的層的多層結(jié)構(gòu)的通路孔9時，或者當如圖2的
c)所示使通路孔9向蝕刻停止層或焊盤22等開口時，這種高度定向的離子撞擊特別重要。 當在這種情形下使用活性離子蝕刻時，不想要的橫向蝕刻可能有害。利用離子研磨，可通過簡單的方式實現(xiàn)受控的可靠蝕刻。圖3的a) d)示意性示出根據(jù)本發(fā)明一個實施例形成從諸如單晶硅基板3等的基板3的下端5通往上端4上諸如金屬焊盤等的焊盤22的通路7的步驟，其中，焊盤22具有諸如氧化硅層等的基礎(chǔ)層19的。優(yōu)選地，在該處理中使用基礎(chǔ)層19作為蝕刻停止層，但不限于此。在a)中，形成通路孔9的第一縱向部分11和第二縱向部分12。第一縱向部分 11可以一直延伸至基礎(chǔ)層19，或者優(yōu)選地，如圖中所示，第一縱向部分11停止在相對于基礎(chǔ)層19的預定距離處。第二縱向部分的蝕刻導致通路孔9從開口部M開始朝著上端4有意加寬，由此形成由第一縱向部分11的下傾斜側(cè)壁20和第二縱向部分的上傾斜側(cè)壁21所限定的縮頸23，其中，開口部M位于傾斜側(cè)壁20、21之間的交叉處。在b)中，利用縮頸23 作為蝕刻掩模，對基礎(chǔ)層19進行蝕刻以打開通路孔9并且暴露焊盤22。優(yōu)選地，使用各向異性蝕刻。例如，可以使用活性離子蝕刻，或者優(yōu)選地使用離子研磨。可選地，如c)所示，通路孔9的側(cè)壁被諸如絕緣層等的薄膜27覆蓋。這種薄膜可以在進一步的加工中臨時作為保護膜，或者與本實施例相同，這種薄膜提供了側(cè)壁上的永久絕緣層。在該步驟中，當去除沉積在焊盤22上的任何多余的絕緣層(未示出)時，可以再次使用該縮頸作為蝕刻掩模。 最后，如d)所示，在通路孔9的側(cè)壁上形成導電材料，從而形成從下端5到焊盤22的導電路徑。這可以使用例如無電沉積來進行?？蛇x地，再次使用縮頸23作為用于去除沉積在焊盤22上的任何多余的導電材料的蝕刻掩模?？梢詫⒏鶕?jù)本實施例的加寬通路孔9稱為開槽(notching)。圖如示意性示出通路孔從開口部開始加寬。通路孔這部分的形狀依賴于蝕刻類型和工藝參數(shù)?？梢酝ㄟ^各向同性蝕刻來進行蝕刻出第二縱向部分12的步驟中的通路孔開槽。圖4b的左側(cè)示意性示出打開之前的通路孔9，并且圖4b的右側(cè)示意性示出打開之后的通路孔9。已蝕刻出了第一縱向部分11，由此形成了下傾斜側(cè)壁20，并且由于蝕刻出第二縱向部分12的步驟中的各向同性蝕刻，通路孔9朝著上端4加寬并且形成靠近基板3的上端4的腔。下傾斜側(cè)壁20和各向同性蝕刻出的腔的一部分形成縮頸23，由此形成用于蝕刻的開口部M。以縮頸23作為蝕刻掩模，使用各向異性蝕刻、特別地使用離子研磨來打開通路孔9。圖如示意性示出通路孔貫穿基板3，其中，基板3包括位于基板3的上端4、由不同材料制成的多個層即多層結(jié)構(gòu)8。與參考圖如所述的處理相同，使用各向同性蝕刻來至少部分蝕穿多層結(jié)構(gòu)8。可選地，在打開通路孔9之前，在部分成形的通路孔的側(cè)壁上沉積優(yōu)選由絕緣材料制成的掩蔽層，從而保護多層結(jié)構(gòu)8。通過使用諸如離子研磨等的各向異性蝕刻工藝，可以提供明確限定的開口。由此不同層的蝕刻性質(zhì)不同也不成問題。多層結(jié)構(gòu) 8—般的整體厚度小于5 μ m。各層的厚度可以為0.01 Ιμπι，但通常為10 300nm。由于基板的厚度以及通路孔的深度可以為50 1000 μ m、但一般為100 700 μ m，以及最大寬度小于500 μ m、一般在80 200 μ m的范圍內(nèi)并且在開口部寬度約為1 50 μ m、優(yōu)選為 30 μ m的情況下可以小至約20 μ m,因此，可理解圖如 如不是按比例繪制的，而是放大了例如多層結(jié)構(gòu)和開槽部分的厚度。盡管已公開了離子研磨作為優(yōu)選方案，但可以單獨使用使用其它的定向蝕刻，或者將其它的定向蝕刻與離子研磨組合起來使用。例如，可以將離子研磨與干蝕刻法組合。通過以上說明將理解，該方法提供了具有在制作通路時可用作蝕刻掩模的縮頸23 的通路7。另外，在使用中，縮頸23增強了導電材料的粘附性并且對導電材料給予機械支撐，從而提高了通路7的穩(wěn)健性和可靠性。國際專利申請W02009/00M62A1還說明了用于形成具有縮頸的通路孔的方法和將這種通路孔用于通路的好處。盡管優(yōu)選如深反應離子蝕刻(DRIE)那樣的干蝕刻，但還可以使用濕蝕刻。還可以組合使用濕蝕刻和干蝕刻。例如，可以使用濕蝕刻來產(chǎn)生保持在部分成形的通路孔的底部的ν形凹部，隨后對基板進行干蝕刻。在圖5的b)中示出這種部分成形的通路孔的例子， 其顯示通路孔包括具有大致垂直的側(cè)壁的第一縱向部分和具有傾斜側(cè)壁的第二縱向部分， 其中這些傾斜側(cè)壁復制了通過濕蝕刻產(chǎn)生的凹部的傾斜側(cè)壁。本領(lǐng)域的技術(shù)人員將理解， 還可以通過DRIE來獲得傾斜側(cè)壁。在本發(fā)明的一個實施例中，蝕刻出通路孔的第一縱向部分的步驟包括以下步驟-如圖5的a)示意性所示，在基板3的下端5中形成具有傾斜側(cè)壁18的凹部觀； 以及-如圖5的b)示意性所示，通過各向異性蝕刻形成縮頸23的下傾斜側(cè)壁20，其中， 下傾斜側(cè)壁20是凹部觀和第一縱向部分11的傾斜側(cè)壁18的復制，由此在下傾斜側(cè)壁20 和下端5之間形成大致垂直的側(cè)壁。優(yōu)選使用濕蝕刻來進行傾斜側(cè)壁18的蝕刻，但通過采用形成傾斜側(cè)壁的處理，也可以使用諸如DRIE等的干蝕刻。例如，圖5示意性示出在上端4的表面區(qū)域中包括多層結(jié)構(gòu)8的基板3和配置在多層結(jié)構(gòu)8上的焊盤22中形成通路孔。在蝕刻出第一縱向部分之后，通過各向同性蝕刻繼續(xù)進行蝕刻以蝕刻出第二縱向部分12，由此形成縮頸23并且多層結(jié)構(gòu)8至少部分被蝕刻。 以縮頸23作為蝕刻掩模，使用各向異性蝕刻來打開通路孔9，使得通路孔9通過多層結(jié)構(gòu)8 的剩余部分到達焊盤22。
如果基板在其前端上具有某種停止層，則蝕刻最終將遭遇該停止層，并且如果材料選擇適當，則遭遇到的層的蝕刻率將大大低于基板的蝕刻率。例如，如果組合使用濕蝕刻法和干蝕刻法，則可以獲得具有位于上端的小開口以及從下端5延伸出的垂直側(cè)壁的通路孔，其中，小開口和垂直側(cè)壁通過部分形成縮頸23的傾斜側(cè)壁相連接。如上所述，可以使用光刻法來遮蔽通路孔的端部。這在通路孔的寬度足夠讓如光致抗蝕劑那樣的感光掩模材料到達通路孔的底部、并且通路孔的底部的傾斜側(cè)壁使得能夠?qū)υ撏房變?nèi)的掩模材料進行高分辨率圖案化時是可行的。為了進一步提高工藝控制，即改進掩模材料的厚度、均勻性和到達槽的底部的能力，可以使用濺射法。與其它沉積方法相比，濺射法具有使所濺射的材料均勻分布在不規(guī)則的結(jié)構(gòu)表面上的優(yōu)點。另外，濺射法非常易于實施，并且使得可以以精確的厚度控制來施加非常薄的層。在本發(fā)明的一個實施例中，基板3的上端4上的、用于形成部分成形的通路孔的底部的層是金屬。通過使用可為例如離子束蝕刻(IBE)、聚焦離子束(FIB)、反應離子蝕刻 (RIE)或反應離子束蝕刻(RIBE)等的離子研磨法，離子研磨法的定向性使得可以在部分成形的通路孔的底部中蝕刻出圖案化結(jié)構(gòu)。例如，可以使用離子研磨法蝕穿基板的后端上的頭兩層，通過通路孔，并且停止在該金屬上。通過利用諸如例如Ti、Tiff, Cu、Al的金屬材料或IC領(lǐng)域常用的任何其它導電材料等的導電材料填充通路孔或者至少覆蓋通路孔的側(cè)壁，可以實現(xiàn)從基板的下端通往上端的導電路徑、即通路7?；宓纳隙松系慕饘倏梢允瞧骷蚪Y(jié)構(gòu)的一部分，由此可以從該結(jié)構(gòu)下方通過通路進行電接觸。器件或結(jié)構(gòu)可以包括多個端子，其中從該結(jié)構(gòu)下方通過各個通路接觸各個端子。在圖7的a) e)中示意性示出本發(fā)明的表示利用通路7形成氣密腔30的方法的一個實施方式，其中通路7提供氣密腔30和基板3的下端5之間的電連接。如圖所示，可以在兩個晶圓之間形成氣密腔。這種氣密腔可用于封裝。圖7的a) e)示意性示出根據(jù)本發(fā)明的不同形狀的通路孔的例子。可選地，在包括通路7的導電層的徑向結(jié)構(gòu)(未示出) 中，可以添加絕緣層或者一個或多個諸如附加導電層等的附加層。例如，可以通過以下步驟來形成氣密腔30:在晶圓之一中蝕刻出腔；在晶圓至少之一上形成導電線(conductive trace) 31和/或焊盤22，其中導電線31和/或焊盤22傾向于至少部分延伸到該腔內(nèi)；以及通過接合晶圓或通過其它手段使晶圓連接來密封該腔。通過使用根據(jù)本發(fā)明的形成通路孔9和通路7的方法提供了電連接。在沉積與導電線接觸并且形成從下端5到腔的電連接的導電材料之前，使通路孔向?qū)щ娋€開口。在可選實施例中，使通路孔向直接布置在腔內(nèi)的焊盤開口。參考圖7的e)，如上所述，使用縮頸作為蝕刻掩模來打開通路孔9，即由開口部大小來限定所打開的孔的寬度。然而，所打開的孔的寬度可能不同于開口部的寬度。在圖7 的e)中，所打開的孔的寬度由縮頸的上傾斜側(cè)壁來限定。在本發(fā)明的一個實施例中，當從上端4或下端5觀察時，根據(jù)本發(fā)明的通過基板3 的通路孔9為細長形、例如為矩形，即橫截面變長了。圖8示意性示出晶圓穿孔9的頂視圖以及沿著線A-A和B-B的兩個截面圖。優(yōu)選地，寬長比至少為1 1.5，更優(yōu)選地，寬長比在1 2 1 10的范圍內(nèi)。通過使用這種晶圓穿孔，可以提高蝕刻率，此外可以改進通路孔的開口。使用本發(fā)明的方法，可以在厚的基板中蝕刻出小的通路孔的結(jié)構(gòu)，所述小的通路孔的最大寬度小于500 μ m, 一般為80 200 μ m，但也可以小至約20 μ m?；宓暮穸纫约巴房椎纳疃瓤梢詾?0 1000 μ m，但一般為100 700 μ m。此外，開口部寬度約為1 50 μ m, 15 30 μ m。所有的上端、下端、縱向和底部等術(shù)語的使用僅是為了容易理解而引入的，并且不應當被看作為限于特定的方向。一般使用晶圓作為基板。這些晶圓具有兩個主表面，這兩個主表面均可用于組件、布線和組裝等?？v向指與垂直于這種主表面的方向平行的方向。此外，附圖中的結(jié)構(gòu)的尺寸不一定是按比例繪制的。盡管已經(jīng)結(jié)合被認為是當前最實用且優(yōu)選的實施例說明了本發(fā)明，但是應該理解，本發(fā)明不限于所公開的實施例，相反，本發(fā)明意圖覆蓋所附權(quán)利要求書內(nèi)的各種變形和等同配置。
權(quán)利要求
1.一種形成通路孔(9)的方法，所述通路孔(9)從電子器件的基板(3)的下端(5)至少部分通過所述基板C3)而通往所述基板(3)的上端G)，其中，所述方法包括以下步驟-蝕刻出所述通路孔(9)的第一縱向部分(11)；以及-蝕刻出所述通路孔(9)的第二縱向部分(12)；由此所述第一縱向部分(11)和所述第二縱向部分(1 大致形成所述通路孔(9)，并且在所述通路孔(9)中形成縮頸03)，其中，所述縮頸限定所述通路孔(9)的開口部(M)，并且所述方法還包括以所述縮頸作為蝕刻掩模來進行蝕刻從而打開所述通路孔(9)的步驟。
2.根據(jù)權(quán)利要求1所述的形成通路孔(9)的方法，其特征在于，在蝕刻出所述通路孔 (9)的第二縱向部分時，所述通路孔(9)從所述開口部04)開始朝著所述上端(4)加寬。
3.根據(jù)權(quán)利要求2所述的形成通路孔(9)的方法，其特征在于，蝕刻出所述通路孔(9) 的第二縱向部分包括各向同性蝕刻。
4.根據(jù)權(quán)利要求1或3所述的形成通路孔(9)的方法，其特征在于，打開所述通路孔 (9)的步驟包括各向異性蝕刻。
5.根據(jù)權(quán)利要求4所述的形成通路孔(9)的方法，其特征在于，所述各向異性蝕刻包括離子研磨，由此入射到所述基板(3)上的離子或其它帶電粒子的一部分通過所述開口部 (24)并且促成所述各向異性蝕刻。
6.根據(jù)權(quán)利要求1或2所述的形成通路孔(9)的方法，其特征在于，所述基板C3)包括多層結(jié)構(gòu)(8)，所述多層結(jié)構(gòu)(8)包括形成在所述基板(3)的上端(4)的不同材料的兩個或更多個單獨層，并且蝕刻出所述通路孔(9)的第二縱向部分(1 的步驟包括對所述多層結(jié)構(gòu)(8)進行各向同性蝕刻。
7.根據(jù)權(quán)利要求6所述的形成通路孔(9)的方法，其特征在于，所述基板C3)包括多層結(jié)構(gòu)(8)，所述多層結(jié)構(gòu)(8)包括形成在所述基板(3)的上端(4)的不同材料的兩個或更多個單獨層，并且打開所述通路孔(9)的步驟包括對所述多層結(jié)構(gòu)(8)進行各向異性蝕刻。
8.根據(jù)權(quán)利要求1至6中任一項所述的形成通路孔(9)的方法，其特征在于，所述基板 (3)包括蝕刻停止層(19)，利用所述蝕刻停止層(19)在縱向上停止蝕刻所述第二縱向部分 (12)，并且打開所述通路孔(9)的步驟包括對所述蝕刻停止層(19)進行蝕刻。
9.根據(jù)權(quán)利要求6至8中任一項所述的形成通路孔(9)的方法，其特征在于，在打開所述通路孔(9)的步驟之前，還包括利用薄膜(27)至少覆蓋所述通路孔(9)的側(cè)壁的步驟。
10.根據(jù)權(quán)利要求1所述的形成通路孔(9)的方法，其特征在于，蝕刻出所述通路孔 (9)的第一縱向部分的步驟包括以下步驟-在所述基板⑶的下端(5)形成具有傾斜側(cè)壁(18)的凹部08)；以及-通過各向異性蝕刻形成所述縮頸03)的下傾斜側(cè)壁(20)，其中，所述下傾斜側(cè)壁 (20)是所述凹部08)和所述第一縱向部分(11)的傾斜側(cè)壁(18)的復制，由此在所述下傾斜側(cè)壁OO)和所述下端( 之間形成大致垂直的側(cè)壁。
11.根據(jù)權(quán)利要求1至10中任一項所述的形成通路孔(9)的方法，其特征在于，當從所述上端(4)或所述下端( 觀察時，所述通路孔(9)的橫截面為細長形，優(yōu)選為矩形。
12.—種形成通路(7)的方法，所述通路(7)從基板(3)的下端(5)至少部分通過所述基板C3)而通往所述基板(3)的上端G)，所述方法包括以下步驟-利用根據(jù)權(quán)利要求1至11中任一項所述的方法形成通路孔(9)；以及-利用導電材料至少部分填充所述通路孔(9)，從而提供通過所述通路孔(9)的導電路徑。
13.一種形成氣密腔(30)的方法，所述方法包括根據(jù)權(quán)利要求12所述的形成通路(7) 的方法，所述通路(7)提供所述氣密腔(30)和所述基板(3)的下端( 之間的電連接，其中，使所述通路向至少部分放置在所述氣密腔內(nèi)的導電線(31)或焊盤開口，由此形成從所述下端( 到所述氣密腔(30)的電連接。
14.一種用于電子器件的基板(3)，所述基板( 包括通路孔(9)，所述通路孔(9)從所述基板(3)的下端( 至少部分通過所述基板( 而通往所述基板(3)的上端，其中-所述基板(3)包括多層結(jié)構(gòu)(8)，所述多層結(jié)構(gòu)(8)包括形成在所述基板(3)的上端 (4)的不同材料的兩個或更多個單獨層； -所述通路孔貫穿所述多層結(jié)構(gòu)(8)；-所述通路孔(9)至少部分填充有導電材料，從而提供通過所述通路孔(9)的導電路徑，由此形成通路互連(7)； 其中-所述通路孔包括縮頸(23)，所述縮頸在所述通路孔(9)中形成開口部04)； -所述通路孔(9)從所述開口部04)開始朝著所述上端(4)加寬并且進入所述多層結(jié)構(gòu)⑶；以及-所述通路孔以與所述開口部04)的寬度大致相對應的寬度向上打開。
15.根據(jù)權(quán)利要求14所述的基板(3)，其特征在于，從所述上端(4)或所述下端(5)觀察到的所述通路孔(9)的橫截面優(yōu)選為矩形。
16.根據(jù)權(quán)利要求15所述的基板(3)，其特征在于，所述通路孔包括第一縱向部分 (11)，所述第一縱向部分(11)包括大致垂直的側(cè)壁(16)和下傾斜側(cè)壁(20)，其中，所述下傾斜側(cè)壁OO)是所述縮頸03)的一部分，并且所述大致垂直的側(cè)壁(16)從所述下端(5) 延伸至所述下傾斜側(cè)壁OO)。
全文摘要
本發(fā)明提供一種形成通路孔(9)或通路(7)的方法，所述通路孔(9)或通路(7)從電子器件的基板(3)的下端(5)至少部分通過基板(3)而通往基板(3)的上端(4)。該方法包括以下步驟蝕刻出通路孔(9)的第一縱向部分(11)，以及蝕刻出通路孔(9)的第二縱向部分(12)；由此，第一縱向部分(11)和第二縱向部分(12)大致形成通路孔(9)，并且在通路孔(9)中形成縮頸(23)?？s頸(23)限定通路孔(9)的開口部(24)，并且該方法還包括以下步驟以縮頸(23)作為蝕刻掩模，通過蝕刻來打開通路孔(9)。通過利用導電材料至少部分填充通路孔來形成通路。還提供了用于電子器件的包括通路的基板。
文檔編號H01L23/48GK102246299SQ200980150488
公開日2011年11月16日 申請日期2009年10月15日 優(yōu)先權(quán)日2008年10月15日
發(fā)明者J·雷波, R·托爾斯隆德, 彼得·尼爾森 申請人:Aac微技術(shù)有限公司