專利名稱：一種更均勻?qū)ǖ碾娙蓠詈响o電放電防護(hù)器件的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及集成電路制造工藝技術(shù)領(lǐng)域，且特別涉及一種更均勻 導(dǎo)通的電容耦合靜電放電防護(hù)器件。
背景技術(shù)：
在現(xiàn)代的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)集成電路(IC)設(shè)計(jì)中， 靜電放電(electrostatic discharge, ESD)防護(hù)電路受到越來(lái)越多的設(shè)計(jì)者 重視。其中常用的ESD防護(hù)器件有二極管(Diode)、雙極結(jié)晶體管(Bipolar Junction Transistor, BJT)、柵極接地金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管 (Ground Gate MOSFET， GGMOSFET)、柵極耦合金屬氧化物半導(dǎo)體場(chǎng) 效應(yīng)晶體管(Gate Coupled MOSFET ， GCMOSFET)等等。隨著半導(dǎo)體 工藝制程的日益先進(jìn)，元件的ESD防護(hù)能力下降，使得CMOSIC更容易被 ESD事件損壞而失效。為提升CMOS IC的ESD防護(hù)能力，在輸入/輸出焊 接區(qū)(PAD)的ESD防護(hù)用元件或輸出級(jí)電晶體元件都會(huì)被做得較大，以 期利用大尺寸的元件設(shè)計(jì)來(lái)提升ESD防護(hù)能力。大尺寸的元件在版圖布局 上經(jīng)常畫成手指狀(finger-type)，例如一個(gè)NMOSFET元件其長(zhǎng)寬比 W/L=320/0.44，則會(huì)在布局上畫成16支手指(finger)，彼此互相并聯(lián)在 一起。但是，在ESD放電發(fā)生時(shí)，這16支手指并不一定會(huì)同時(shí)導(dǎo)通，常見 到只有3 4支手指會(huì)先導(dǎo)通，這是因布局上無(wú)法使每支手指的相對(duì)位置及 拉線方向完全相同所致。這3 4支手指一導(dǎo)通，ESD電流便集中流向這3 4 支的手指，而其他的手指仍是保持關(guān)閉的，所以其ESD防護(hù)能力等效于只 有3 4支手指(約80/0.44)的防護(hù)能力，而非16支手指的防護(hù)能力。這也就 是為何元件尺寸己經(jīng)做得很大，但ESD防護(hù)能力并未如預(yù)期般地上升的主 要原因。
在常用的ESD防護(hù)器件中，GCMOSFET利用電容的耦合作用使其能夠 較其它ESD防護(hù)器件更均勻的導(dǎo)通，從而提高大尺寸器件的ESD防護(hù)能力。 圖1為GCNMOS的ESD防護(hù)電路示意圖(除此之外還有GCPMOS的ESD防 護(hù)電路等，與GCNMOS相似)，其中PAD可以代表輸入、輸出或者VDD 電壓源，當(dāng)PAD上出現(xiàn)大的正向電壓時(shí)，通過電容C的耦合作用使得NMOS 的柵極出現(xiàn)正的電壓值，從而使得大尺寸的NMOS元件能夠更均勻的導(dǎo) 通。以手指數(shù)為8的NMOS為例，其傳統(tǒng)的版圖設(shè)計(jì)如圖2所示，其等效于 8個(gè)小尺寸的NMOS并聯(lián)，多晶硅手指(poly finger)的代碼分別為l， 2， 3， 4， 5， 6， 7， 8，由于8支多晶硅手指的相對(duì)位置以及連線方式存在差 異，使得每支多晶硅手指引入的寄生電阻值不同，其單支手指的等效電路 圖如圖3所示，引入的寄生電阻為r。這樣電容的耦合電壓值在不同的多晶 硅手指上存在差異，導(dǎo)致部分NMOS提前開啟，進(jìn)而導(dǎo)通ESD電流，造成 整個(gè)GCNMOS被ESD大電流損壞。

實(shí)用新型內(nèi)容
本實(shí)用新型為克服上述現(xiàn)有技術(shù)的缺陷，改善大尺寸GCMOS不均勻 導(dǎo)通的情況，提供一種更均勻?qū)ǖ碾娙蓠詈响o電放電防護(hù)器件。
本實(shí)用新型的一種更均勻?qū)ǖ碾娙蓠詈响o電放電防護(hù)器件，包括多 支多晶硅手指，通過接觸孔(Contact)與該多支多晶硅手指的公共端相連 接的第一金屬層，位于該第一金屬層之上的多組金屬層組，將該第一金屬 層及該多組金屬層組相鄰兩層金屬層電連接的通孔(MVIA)在基本上垂 直于多支多晶硅手指的方向上交錯(cuò)地布置。
作為優(yōu)選，上述每一組金屬層組可以由2-6層金屬層構(gòu)成，各組金屬 層組之間電絕緣。
作為優(yōu)選，上述多組金屬層組的組數(shù)可以為2-8，各組金屬層組在結(jié) 構(gòu)可以實(shí)質(zhì)上相同或不同。
作為優(yōu)選，上述第一金屬層和各組金屬層組的第一層可以通過位于該
第一層中間位置的通孔(MVIA1)電連接，各組金屬層組的第一層和第二 層可以通過位于第二層兩側(cè)位置的通孔(MVIA2)電連接。
作為優(yōu)選，上述第一金屬層和各組金屬層組的第一層可以通過位于該 第一層兩側(cè)位置的通孔(MVIA1)電連接，各組金屬層組的第一層和第二 層可以通過位于第二層中間位置的通孔(MVIA2)電連接。
作為優(yōu)選，上述電連接第一金屬層和各組金屬層組的第一層的通孔 (MVIA1)可以為2-8個(gè)，上述電連接各組金屬層組的第一層和第二層的 通孔(MVIA2)可以為2-8個(gè)。
通過交錯(cuò)式的MVIA連接方式，可以增加?xùn)艠O的寄生電阻，不但可以 使得大尺寸GCMOS更均勻的導(dǎo)通，提高其ESD防護(hù)能力，而且不會(huì)額外 的增加版圖布局面積。
本實(shí)用新型不但適用于GCNMOSFET，同樣適用于GCPMOSFET和具 有類似ESD導(dǎo)電原理的ESD保護(hù)器件或電路，例如頻率觸發(fā)(frequency trigger) ESD保護(hù)電路等。


圖l為常規(guī)的GCNMOS的ESD防護(hù)電路的示意圖2為傳統(tǒng)的手指數(shù)為8的大尺寸的GCNMOS元件版圖設(shè)計(jì)示意圖3為圖2中單支手指的等效電路圖4為根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的一種更均勻?qū)ǖ碾娙蓠詈响o 電放電防護(hù)器件的結(jié)構(gòu)示意圖5為圖4的俯視示意圖6為圖5中沿A-A線的剖視示意圖7-9與圖4-6相似，為根據(jù)本實(shí)用新型的另一實(shí)施例的一種更均勻?qū)?通的電容耦合靜電放電防護(hù)器件的示意圖。
具體實(shí)施方式
以下結(jié)合附圖，對(duì)本實(shí)用新型的具體實(shí)施方式
作進(jìn)一步的詳細(xì)說明。 對(duì)于所屬技術(shù)領(lǐng)域的技術(shù)人員而言，從對(duì)本實(shí)用新型的詳細(xì)說明中，本實(shí) 用新型的上述和其他目的、特征和優(yōu)點(diǎn)將顯而易見。
以深亞微米CMOS制程中多晶硅柵極手指(poly gate finger)數(shù)為8的 GCNMOSFET為例，在傳統(tǒng)的版圖布局方式中，由于每支多晶硅手指的相 對(duì)位置以及連線方式存在差異，在ESD情況下，導(dǎo)致每支多晶硅手指上耦 合的電壓值可能各不相同，使得部分多晶硅手指先導(dǎo)通而被ESD大電流損 壞，從而造成ESD防護(hù)失效。
參照?qǐng)D4至圖6，其為根據(jù)本實(shí)用新型的一個(gè)實(shí)施例的一種更均勻?qū)?的電容耦合靜電放電防護(hù)器件的示意圖。如圖所示，將標(biāo)記為1至8的8支 多晶硅手指分為兩組，分別為第一組9-l包括多晶硅手指1、 2、 3、 4，第 二組9-2包括多晶硅手指5、 6、 7、 8，兩組多晶硅手指所處的環(huán)境完全相 同。
在一淺溝道絕緣層ll上，是多晶硅層12，本實(shí)用新型的一種更均勻?qū)?通的電容耦合靜電放電防護(hù)器件包括多支多晶硅手指l-8，該多支多晶硅 手指1-8的公共端通過多個(gè)接觸孔30與第一金屬層10電連接，在該第一金 屬層10上有2組金屬層組，其中第一金屬層組包括第一層l-l和第二層l-2， 第二金屬層組包括第一層2-l和第二層2-2。多個(gè)接觸孔30基本上均勻地分 布。以第一金屬層組的連接方式為例，第一金屬層組的第一層l-l通過位 于該第一層1-1中間位置的2個(gè)通孔(MVIA1) 4-l與第一金屬層10電連接， 第一金屬層組的第二層l-2通過位于該第二層l-2兩側(cè)位置的兩個(gè)通孔 (MVIA2) 4-2與第一層l-l電連接，如此，實(shí)現(xiàn)通孔的交錯(cuò)式布置。在現(xiàn) 有的電路中，MOS例如可能的通過第一金屬層10連接出去；而在本實(shí)施 例中，通過第一金屬層組的第二層(最高層)l-2和第二金屬層組的第二 層(最高層)2-2連接出去。圖中示意性的標(biāo)出了多晶硅柵極5-l和5-2， N+ 擴(kuò)散區(qū)6-l和6-2， P+擴(kuò)散區(qū)70及接觸孔80。
在ESD放電情況下，每組多晶硅柵極上電流方向如圖6中黑色箭頭所
示，迂回的電流路徑相當(dāng)于在每組多晶硅柵極上串聯(lián)一個(gè)寄生電阻r'。由 于r'的引入，使得傳統(tǒng)布局中每支多晶硅手指由于相對(duì)位置和連線方式 導(dǎo)致GCNMOS不均勻?qū)ㄋ嫉陌俜直葴p弱，這樣實(shí)際作用在每支多晶硅 手指上的耦合電壓值差異減弱，GCNMOS能夠更均勻的導(dǎo)通，提高其ESD 防護(hù)能力。
參照?qǐng)D7至圖9，其與圖4至圖6相似，表示根據(jù)本實(shí)用新型的另一實(shí)施 例的一種更均勻?qū)ǖ碾娙蓠詈响o電放電防護(hù)器件的示意圖。如圖所示， 將標(biāo)記為1至8的8支多晶硅手指分為兩組，分別為第一組29-l包括多晶硅 手指1、 2、 3、 4，第二組29-2包括多晶硅手指5、 6、 7、 8，兩組多晶硅 手指所處的環(huán)境完全相同。
在一淺溝道絕緣層ll上，是多晶硅層12，本實(shí)用新型的一種更均勻?qū)?通的電容耦合靜電放電防護(hù)器件包括多支多晶硅手指1-8,該多支多晶硅 手指1-8的公共端通過多個(gè)接觸孔30與第一金屬層210電連接，在該第一金 屬層210上有2組金屬層組，其中第一金屬層組包括第一層21-1和第二層 21-2,第二金屬層組包括第一層22-l和第二層22-2。多個(gè)接觸孔30基本上 均勻地分布。以第一金屬層組的連接方式為例，第一金屬層組的第一層 21-1通過位于該第一層21-1兩側(cè)位置的2個(gè)通孔(MVIA1) 24-1與第一金屬 層210電連接，第一金屬層組的第二層21-2通過位于該第二層21-2中間位置 的2個(gè)通孔(MVIA2) 24-2與第一層21-1電連接，如此，實(shí)現(xiàn)通孔的交錯(cuò) 式布置。在現(xiàn)有的電路中，MOS例如可能的通過第一金屬層10連接出去； 而在本實(shí)施例中，通過第一金屬層組的第二層(最高層)21-2和第二金屬 層組的第二層(最高層)22-2連接出去。圖中示意性的標(biāo)出了多晶硅柵極 5-l和5-2， N+擴(kuò)散區(qū)6-l和6-2， P+擴(kuò)散區(qū)70及接觸孔80。
在ESD放電情況下，每組多晶硅柵極上電流方向如圖9中黑色箭頭所 示，迂回的電流路徑相當(dāng)于在每組多晶硅柵極上串聯(lián)一個(gè)寄生電阻r'。由 于r'的引入，使得傳統(tǒng)布局中每支多晶硅手指由于相對(duì)位置和連線方式 導(dǎo)致GCNMOS不均勻?qū)ㄋ嫉陌俜直葴p弱,這樣實(shí)際作用在每支多晶硅 手指上的耦合電壓值差異減弱，GCNMOS能夠更均勻的導(dǎo)通，提高其ESD 防護(hù)能力。與本實(shí)用新型的第一實(shí)施例相同，電連接第一金屬層與第二金
屬層組及第二金屬層組的第一層和第二層的通孔的布置方式，可以與電連 接第一金屬層與第一金屬層組及第一金屬層組的第一層和第二層的通孔 的布置方式相同或不同，本實(shí)用新型不受此限。
上述兩個(gè)實(shí)施例僅為對(duì)本實(shí)用新型的示例性說明，其中多晶硅手指的 支數(shù)，將多晶硅手指分成的組數(shù)，所使用的金屬層的層數(shù)，連接金屬層的 通孔的個(gè)數(shù)及排列方式均不限于上述實(shí)施例，不脫離本實(shí)用新型的范圍，
所屬技術(shù)領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)不同的ESD防護(hù)需求作出相應(yīng)的選擇
和調(diào)整。
雖然，本實(shí)用新型已通過以上實(shí)施例及其附圖而清楚說明，然而在不 背離本實(shí)用新型精神及其實(shí)質(zhì)的情況下，所屬技術(shù)領(lǐng)域的技術(shù)人員當(dāng)可根 據(jù)本實(shí)用新型作出各種相應(yīng)的變化和修正，但這些相應(yīng)的變化和修正都應(yīng) 屬于本實(shí)用新型的權(quán)利要求的保護(hù)范圍。
權(quán)利要求1. 一種更均勻?qū)ǖ碾娙蓠詈响o電放電防護(hù)器件，其特征在于包括多支多晶硅手指，通過接觸孔與該多支多晶硅手指的公共端相連接的第一金屬層，位于該第一金屬層之上的多組金屬層組，將該第一金屬層及該多組金屬層組相鄰兩層金屬層電連接的通孔在基本上垂直于多支多晶硅手指的方向上交錯(cuò)地布置。
2. 根據(jù)權(quán)利要求l所述的靜電放電防護(hù)器件，其特征在于上述每一組 金屬層組由2-6層金屬層構(gòu)成，各組金屬層組之間電絕緣。
3. 根據(jù)權(quán)利要求1或2所述的靜電放電防護(hù)器件，其特征在于上述多 組金屬層組的組數(shù)為2-8，各組金屬層組的結(jié)構(gòu)實(shí)質(zhì)上相同。
4. 根據(jù)權(quán)利要求3所述的靜電放電防護(hù)器件，其特征在于上述第一金 屬層和各組金屬層組的第一層通過位于該第一層中間位置的通孔電連接， 各組金屬層組的第一層和第二層通過位于第二層兩側(cè)位置的通孔電連接。
5. 根據(jù)權(quán)利要求3所述的靜電放電防護(hù)器件，其特征在于上述第一金 屬層和各組金屬層組的第一層通過位于該第一層兩側(cè)位置的通孔電連接， 各組金屬層組的第一層和第二層通過位于第二層中間位置的通孔電連接。
6. 根據(jù)權(quán)利要求4或5所述的靜電放電防護(hù)器件，其特征在于上述電 連接第一金屬層和各組金屬層組的第一層的通孔為2-8個(gè)，上述電連接各 組金屬層組的第一層和第二層的通孔為2-8個(gè)。
專利摘要本實(shí)用新型涉及集成電路制造工藝技術(shù)領(lǐng)域，且特別涉及一種更均勻?qū)ǖ碾娙蓠詈响o電放電防護(hù)器件。本實(shí)用新型的一種更均勻?qū)ǖ碾娙蓠詈响o電放電防護(hù)器件多支多晶硅手指，通過接觸孔與該多支多晶硅手指的公共端相連接的第一金屬層，位于該第一金屬層之上的多組金屬層組，將該第一金屬層及該多組金屬層組相鄰兩層金屬層電連接的通孔在基本上垂直于多支多晶硅手指的方向上交錯(cuò)地布置。通過交錯(cuò)式的通孔連接方式，可以增加?xùn)艠O的寄生電阻，不但可以使得大尺寸GCMOS更均勻的導(dǎo)通，提高其ESD防護(hù)能力，而且不會(huì)額外的增加版圖布局面積。
文檔編號(hào)H01L23/58GK201213133SQ20082000159
公開日2009年3月25日 申請(qǐng)日期2008年2月20日 優(yōu)先權(quán)日2008年2月20日
發(fā)明者王政烈, 俊 石 申請(qǐng)人:和艦科技(蘇州)有限公司