專利名稱：具有絕緣體上半導(dǎo)體(soi)構(gòu)造且在薄半導(dǎo)體層上包含超晶格的半導(dǎo)體器件及相關(guān)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地涉及基于能帶工程具有增強(qiáng)特 性的半導(dǎo)體及相關(guān)方法。
背景技術(shù)：
人們已經(jīng)提出了各種結(jié)構(gòu)和技術(shù)來增強(qiáng)半導(dǎo)體器件的性能，例如，通過提高電荷載流子的遷移率。例如，Currie等人的美國專利申 請No. 2003/0057416公開了硅、硅-鍺和松弛硅的應(yīng)變材料層，并且， 該應(yīng)變材料層還包含無雜質(zhì)區(qū)，否則將導(dǎo)致性能降級。上部硅層中所 得到的雙軸應(yīng)變改變載流子遷移率，從而能夠提供更高的速度和/或較 低功率的器件。Fitzgerald等人的公開的美國專利申請No. 2003/0034529 7〉開了一種CMOS反相器，該反相器也是基于相似的 應(yīng)變硅技術(shù)。Takagi的美國專利No. 6，472，685 B2公開了 一種半導(dǎo)體器件，該 半導(dǎo)體器件包括夾于硅層之間的碳和硅層，從而第二硅層的導(dǎo)帶和價(jià)帶接收拉伸應(yīng)變。具有較小的有效質(zhì)量且由施加在柵極電極上的電場 而感應(yīng)的電子局限在第二硅層中，從而斷定n溝道MOSFET具有較 高的遷移率。Ishibashi等人的美國專利No. 4,937,204公開了 一種超晶格，其 中，多個(gè)層交替且外延地生長，所述多個(gè)層小于八個(gè)單層，并且包含 片段或者二元化合物半導(dǎo)體層。主電流的方向垂直于超晶格的各層。Wang等人的美國專利No. 5,357,119公開了一種通過減少超晶 格中的合金散射而實(shí)現(xiàn)較高遷移率的Si-Ge短周期超晶格。在這些方 法中，Candelaria的美國專利No. 5，683，934公開了 一種遷移率提高了的MOSFET，該MOSFET包括溝道層，該溝道層包含由硅和以使該 溝道置于拉伸應(yīng)力下的百分比取代地存在于硅晶格中的第二材料構(gòu) 成的合金。Tsu的美國專利No. 5，216，262公開了 一種量子阱結(jié)構(gòu)，該量子阱 結(jié)構(gòu)包括兩個(gè)阻擋層區(qū)和夾于這兩個(gè)阻擋層之間的薄的外延生長的 半導(dǎo)體層。每一個(gè)阻擋層區(qū)由通常在2至6個(gè)單層范圍內(nèi)的厚度的 Si(VSi的交替層組成。更厚部分的硅夾于這兩個(gè)阻擋層之間。于2000年9月6日由Applied Physics and Materials Science & Processing在線發(fā)表的(第391-402頁)的標(biāo)題為"硅納米結(jié)構(gòu)器件中 的現(xiàn)象(Phenomena in silicon nanostructure devices )"的Tsu的另一 編論文公開了一種由硅和氧制成的半導(dǎo)體原子超晶格(SAS) 。 Si/O 超晶格被公開用于硅量子和發(fā)光器件中。具體地說，構(gòu)造并測試綠色 電致發(fā)光二極管結(jié)構(gòu)。該二極管結(jié)構(gòu)中的電流是垂直的，即，垂直于 SAS的各層。所公開的SAS可以包括由被吸收的物質(zhì)例如氧原子和 CO分子隔開的半導(dǎo)體層。在被吸收的氧單層以外的硅生長被描述為 具有非常低的缺陷密度的外延。一個(gè)SAS結(jié)構(gòu)包括約八個(gè)原子硅層的 1.1 nm厚的硅部分，另一個(gè)結(jié)構(gòu)具有此硅厚度的兩倍的厚度。在 Physical Review Letters第9巻第7期(2002年8月12日)發(fā)表的 Luo等人的標(biāo)題為"直接間隙發(fā)光硅的化學(xué)設(shè)計(jì)(Chemical Design of Direct-Gap Light-Emitting Silicon )"的論文還討論了 Tsu的發(fā)光SAS 結(jié)構(gòu)。Wang、 Tsu和Lofgren的公開的國際申請WO 02/103， 767 Al 公開了一種由薄的硅和氧、碳、氮、磷、銻、砷或氫制成的阻擋層構(gòu) 建區(qū)，從而將垂直流過晶格的電流減少四個(gè)數(shù)量級以上。絕緣層/阻擋 層允許緊接該絕緣層沉積低缺陷外延硅。Mears等人的公開的大不列顛專利申請2,347,520公開了非周期 性光子帶隙(APBG)結(jié)構(gòu)的原理可以適用于電子帶隙工程。具體地 說，該申請公開了可以調(diào)節(jié)諸如能帶最小值的位置、有效質(zhì)量等的材 料參數(shù)，以得到具有希望的能帶結(jié)構(gòu)特性的新的周期性材料。諸如導(dǎo)電率、導(dǎo)熱率和電容率或磁導(dǎo)率之類的其他參數(shù)公開為也可以被設(shè)計(jì) 入該材料中。盡管在材料工程上付出了大量的努力以提高半導(dǎo)體器件中的電 荷載流子的遷移率，仍需要更大的改進(jìn)。更大的遷移率可以提供器件 速度和/或減少器件功耗。在具有更大的遷移率的情況下，盡管繼續(xù)向 較小的器件特征轉(zhuǎn)變，但是仍可以保持器件性能。發(fā)明內(nèi)容鑒于前述背景，本發(fā)明的目的是提供具有相對較高的電荷載流子遷移率的半導(dǎo)體器件例如絕緣體上硅(SOI)和相關(guān)方法。通過下述半導(dǎo)體器件提供根據(jù)本發(fā)明的這個(gè)和其他的目的、特征 和優(yōu)點(diǎn)，該半導(dǎo)體器件可以包括基片、位于該基片上的絕緣層、以及 位于與該基片相對的該絕緣層的一側(cè)上的半導(dǎo)體層。該半導(dǎo)體器件還 包括位于與該絕緣層相對的該半導(dǎo)體層的一側(cè)上的超晶格。更具體地說，該超晶格可以包括多個(gè)疊加的層組，其中的每一組包括限定基礎(chǔ) 半導(dǎo)體部分的多個(gè)疊加的基礎(chǔ)半導(dǎo)體單層和在其上的至少一個(gè)非半導(dǎo)體單層。而且，所述至少一個(gè)非半導(dǎo)體單層可以被限制在相鄰的基 礎(chǔ)半導(dǎo)體部分的晶格內(nèi)。所述半導(dǎo)體層和所述基礎(chǔ)半導(dǎo)體單層均可以包含相同的半導(dǎo)體 材料。舉例來說，所述基片、所述半導(dǎo)體層和所述基礎(chǔ)半導(dǎo)體單層均 可以包含硅，并且，所述絕緣層可以包含硅氧化物。此外，所述半導(dǎo)體層可以具有例如小于10 nm的厚度。所述半導(dǎo)體器件還可以包括與 所述超晶格橫向相鄰以在其中限定溝道的間隔開的源區(qū)和漏區(qū)、以及 在所述超晶格上方的柵極。另外，接觸層可以在所述源區(qū)和漏區(qū)中的 至少一個(gè)上。關(guān)于所述超晶格，每一個(gè)非半導(dǎo)體層可以具有單個(gè)單層的厚度。 而且，每一個(gè)基礎(chǔ)半導(dǎo)體部分可以具有小于八個(gè)單層的厚度。所述超 晶格在最上部的層組上還可以包括基礎(chǔ)半導(dǎo)體覆蓋層。在一些實(shí)施例 中，所有所述基礎(chǔ)半導(dǎo)體部分可以具有相同數(shù)量的單層的厚度。另一可選的是，所述基礎(chǔ)半導(dǎo)體部分中的至少一些可以具有不同數(shù)量的單 層的厚度，或者，所有所述基礎(chǔ)半導(dǎo)體部分可以具有不同數(shù)量的單層 的厚度。每一個(gè)基礎(chǔ)半導(dǎo)體部分可以包含從由第IV族半導(dǎo)體、第III-V 族和第H-VI族構(gòu)成的組中選擇的基礎(chǔ)半導(dǎo)體。另外，每一個(gè)非半導(dǎo) 體單層可以包含從由氧、氮、氟和碳-氧構(gòu)成的組中選擇的非半導(dǎo)體。 而且，相鄰層組中的相對基礎(chǔ)半導(dǎo)體部分可以以化學(xué)形式結(jié)合在一 起。在一個(gè)方面的是一種用于制造半導(dǎo)體器件的方法，該方法可以包 括在基片上形成絕緣層，并且在與基片相對的絕緣層的一側(cè)上形成半 導(dǎo)體層。該方法還可以包括在與絕緣層相對的半導(dǎo)體層的一側(cè)上形成 超晶格。更具體地說，超晶格可以包括多個(gè)疊加的層組，其中的每一 組包括限定基礎(chǔ)半導(dǎo)體部分的多個(gè)疊加的基礎(chǔ)半導(dǎo)體單層和在其上 的至少一個(gè)非半導(dǎo)體單層。而且，所述至少一個(gè)非半導(dǎo)體單層可以限 制在相鄰基礎(chǔ)半導(dǎo)體部分的晶格內(nèi)。
圖l是根據(jù)本發(fā)明的半導(dǎo)體器件的橫截面示意圖。圖2是如圖l所示的超晶格的放大很多的橫截面示意圖。圖3是圖1所示的超晶格的一部分的透視的原子示意圖。圖4是可以用于圖l的器件中的超晶格的另一實(shí)施例的放大很多的橫截面示意圖。圖5A是關(guān)于現(xiàn)有技術(shù)的體硅和如圖1-3所示的4/1 Si/0超晶格的由伽馬點(diǎn)(G)計(jì)算所得的能帶結(jié)構(gòu)的視圖。圖5B是關(guān)于現(xiàn)有技術(shù)的體硅和如圖1-3所示的4/1 Si/0超晶格的由Z點(diǎn)計(jì)算所得的能帶結(jié)構(gòu)的視圖。圖5C是關(guān)于現(xiàn)有技術(shù)的體硅和如圖4所示的5/1/3/1 Si/O超晶格的由伽馬點(diǎn)和Z點(diǎn)計(jì)算所得的能帶結(jié)構(gòu)的^f見圖。圖6A-6C是示出用于制造圖1所述的半導(dǎo)體器件的一系列的橫截面示意圖。
具體實(shí)施方式
以下將參照附圖對本發(fā)明進(jìn)行更加全面的描述，在附圖中示出了 本發(fā)明的優(yōu)選實(shí)施例。然而，本發(fā)明可以用許多不同的形式實(shí)施，并 且不應(yīng)當(dāng)被理解為受限于本文所闡述的實(shí)施例。更確切地說，提供上 述實(shí)施例，使得本公開內(nèi)容將是全面的、完整的，并將向本領(lǐng)域的技 術(shù)人員充分地傳達(dá)本發(fā)明的范疇。在本文中，相似的標(biāo)號表示相似的 元件，撇號用來表示可替換的實(shí)施例中的類似元件。本發(fā)明涉及在原子或分子水平上控制半導(dǎo)體材料的特性，以在半 導(dǎo)體器件內(nèi)獲得改善的性能。此外，本發(fā)明涉及對用于半導(dǎo)體器件的導(dǎo)電通道內(nèi)的改進(jìn)的材料的確定、產(chǎn)生和使用。申請人在不希望被限制情況下提出了下述理論此處所描述的某 些超晶格降低了電荷載流子的有效質(zhì)量，從而這導(dǎo)致了更高的電荷載流子遷移率。在文獻(xiàn)中以各種定義描述了有效質(zhì)量。作為測量有效質(zhì) 量中的改進(jìn)的方法，申請人分別使用了關(guān)于電子和空穴的"導(dǎo)電率倒 易有效質(zhì)量張量"me-'和m:1，其定義如下對電子而言，<formula>formula see original document page 9</formula>對空穴而言<formula>formula see original document page 9</formula>其中f是費(fèi)米-狄拉克分布，Ep是費(fèi)米能量，T是溫度，E(k，n) 是電子在與波矢量k和第n個(gè)能帶相對應(yīng)的狀態(tài)下的能量，指數(shù)i和 j指笛卡兒坐標(biāo)x、 y和z，對布里淵散射區(qū)(B.Z.)進(jìn)行積分，分別對電 子和空穴的具有高于和低于費(fèi)密能級的能帶進(jìn)行求和。申請人對導(dǎo)電率倒易有效質(zhì)量張量的定義是這樣的材料的導(dǎo)電 率的張量分量對于導(dǎo)電率倒易有效質(zhì)量張量的對應(yīng)分量的較大值來 說是較大的。此外，申請人在不希望被限制的情況下提出了下述理論 此處所描述的超晶格設(shè)定了導(dǎo)電率倒易有效質(zhì)量張量的值，以增強(qiáng)材 料的導(dǎo)電特性，諸如通常是關(guān)于電荷載流子傳輸?shù)膬?yōu)選方向上的導(dǎo)電 特性。合適的張量元素的逆被稱為導(dǎo)電率有效質(zhì)量。換言之，為了描 述半導(dǎo)體材料結(jié)構(gòu)的特征，以上所描述的且在沿所預(yù)定的載流子傳輸方向上計(jì)算所得的電子/空穴的導(dǎo)電率有效質(zhì)量被用于辨別改進(jìn)的材 料。利用上述手段，人們可以選擇具有用于特殊目的的改進(jìn)的能帶結(jié) 構(gòu)的材料。 一個(gè)這樣的實(shí)例就是用于半導(dǎo)體器件中的溝道區(qū)的超晶格 25材料?，F(xiàn)在參照圖1首先描述包括根據(jù)本發(fā)明的超晶格25的絕緣 體上硅(SOI) MOSFET20。然而，本領(lǐng)域的技術(shù)人員將會理解此處 所確定的材料將用于許多不同類型的半導(dǎo)體器件中，諸如分立器件和 /或集成電路。所示出的SOI MOSFET 20包括基片21、位于基片上的絕緣層 (例如，在高k電介質(zhì)上的硅氧化物)29、以及位于與基片相對的絕 緣層的一面上的半導(dǎo)體(即，硅)層39。舉例來說，半導(dǎo)體層39可 以是具有小于約10 nm(更優(yōu)選為約5nm)的厚度的相對較薄的單晶 硅層。該層39有利地充當(dāng)用于形成超晶格25的"基片"，如下面所進(jìn) 一步描述的那樣。由于底層的絕緣層29是不定形的(即，沒有結(jié)晶 度)，申請人在不希望被限制的情況下提出了下述理論例如，絕緣 層充當(dāng)減震器，并且在Si-O超晶格生長期間提供相對無應(yīng)力的條件。 當(dāng)然，在不同的實(shí)施例中，可以其他的材料和層厚。間隔開的源區(qū)22和漏區(qū)23與所示的超晶格25橫向地相鄰，并 且在其中限定MOSFET 20的溝道。在所圖示的實(shí)例中，源區(qū)22和 漏區(qū)23包括在半導(dǎo)體層39上形成的各自的外延硅層26、 28，所述外 延硅層被摻雜到希望的濃度。而且，摻雜劑可以滲透到超晶格25的 各部分，為了圖示清楚，在所圖示的實(shí)施例中，所述各部分用虛線示出。當(dāng)然，例如，在一些實(shí)施例中，還可以用溝道注入摻雜劑摻雜超晶格25的其余部分(即，沒有用虛線表示的部分)。MOSFET 20還示例性地包括柵極35，該柵極35包括超晶格25 上的柵極絕緣層(例如，氧化物層)37和柵極絕緣層上的柵極電極層 36。在所圖示的SOIMOSFET20中設(shè)置側(cè)壁隔板40、 41，在柵極電 極層36上設(shè)置硅化物層34。源/漏硅化物層30、 31和源/漏接觸層32、 33位于源/漏區(qū)22、 23之上，如本領(lǐng)域的技術(shù)人員所理解的那樣。為 了圖示清楚，在附圖中，用點(diǎn)劃線示出電介質(zhì)層37和絕緣層29.關(guān)于上述提出的源/漏結(jié)構(gòu)的進(jìn)一步細(xì)節(jié)可以在標(biāo)題為"包括具 有在源區(qū)和漏區(qū)的相鄰上部分上延伸的上部的超晶格的半導(dǎo)體器件 (SEMICONDUCTOR DEVICE COMPRISING A SUPERLATTIVE WITH UPPER PORTIONS EXTENDING ABOVE ADJACENT UPPER PORTIONS OF SOURCE AND DRAIN REGIONS )，，的共同 未決的申請(即，美國專利申請No. 10/941， 062 )中找到，該專利申 請的全部內(nèi)容以引用的方式并入本文中。然而，應(yīng)該注意，在一些實(shí) 施例中，還可以使用其他的源/漏和柵極結(jié)構(gòu)。如本領(lǐng)域的技術(shù)人員所理解的那樣，例如，上述的SOI器件的 絕緣層29在源區(qū)和漏區(qū)22、 23附近有利地提供減少了的電容，從而 減少了切換時(shí)間并提供更快的器件操作。應(yīng)該注意，例如，其他的材 料可以用于絕緣層29，例如玻璃或藍(lán)寶石。而且，例如，基片21和 半導(dǎo)體層39可以包含其他的半導(dǎo)體材料，例如鍺。申請人已經(jīng)確定了用于SOI MOSFET 20的溝道區(qū)的改進(jìn)材料 或結(jié)構(gòu)。更具體地說，申請人已經(jīng)確定了具有下述能帶結(jié)構(gòu)的材料或 結(jié)構(gòu)關(guān)于電子和/或空穴的合適的導(dǎo)電率有效質(zhì)量基本上小于硅的相 應(yīng)值?，F(xiàn)在再參照圖2和3，材料或結(jié)構(gòu)的形式為超晶格25，其結(jié)構(gòu)在 原子或分子的水平上受控并可以利用已知的原子或分子層沉積技術(shù) 形成。超晶格25包括以疊層關(guān)系排列的多個(gè)層組45a-45n，具體參照 圖2的示意的橫切面圖也許可以最好地理解這一點(diǎn)。超晶格25的每個(gè)層組45a-45n示例性地包括用于限定各自的基 礎(chǔ)半導(dǎo)體部分46a-46n的多個(gè)疊加的基礎(chǔ)半導(dǎo)體單層46及其上的能帶 修改層50。為了說明清楚，在圖2中以點(diǎn)劃線表示能帶修改層50。能帶修改層50示例性地包括限制于相鄰的基礎(chǔ)半導(dǎo)體部分的晶 格內(nèi)的一個(gè)非半導(dǎo)體單層。在其他實(shí)施例中， 一個(gè)以上的這樣的單層 是可能的。應(yīng)當(dāng)注意的是此處參照非半導(dǎo)體或半導(dǎo)體單層意味著用于 單層的材料如果以塊狀形成，應(yīng)是非半導(dǎo)體或半導(dǎo)體。即，諸如半導(dǎo) 體的材料的單個(gè)單層可能不一定表現(xiàn)出與以塊狀或以相對來說較厚 的層形成的相同的特性，這一點(diǎn)會為本領(lǐng)域的技術(shù)人員所理解。申請人在不希望受限制的情況下提出了下述理論能帶修改層 50和相鄰的半導(dǎo)體部分46a-46n導(dǎo)致超晶格25在平行的層方向上比 所存在的其他方向上具有較低的合適的電荷載流子的導(dǎo)電率有效質(zhì) 量?？紤]到其他方式，上述平行方向與疊加方向垂直。能帶修改層50 也可以導(dǎo)致超晶格25具有普通的能帶結(jié)構(gòu)。同樣，提出了這樣的理論，即，上述半導(dǎo)體器件，基于比在其他 情況下所存在的低的導(dǎo)電率有效質(zhì)量，具有較高的電荷載流子遷移 率。在某些實(shí)施例中，例如，作為本發(fā)明所取得的能帶工程的結(jié)果， 超晶格25還可以具有對光電子器件來說可能尤其有利的基本上直接 的能帶隙，如下面更加詳細(xì)的描述的那樣。MOSFET 20的源/漏區(qū)22、 23和柵極35可以被看作是促使電荷 載流子穿過相對于疊加的組45a-45n中的各層的平行方向上的超晶格 進(jìn)行傳輸?shù)膮^(qū)域，這一點(diǎn)會被本領(lǐng)域的技術(shù)人員所理解。本發(fā)明也考 慮了其他這樣的區(qū)域。超晶格25也示例性地包括位于上層組45n上的覆蓋層52。覆蓋 層52可以包括多個(gè)基礎(chǔ)半導(dǎo)體單層46。覆蓋層52具有的基礎(chǔ)半導(dǎo)體 單層可以在2到100個(gè)范圍內(nèi)，更優(yōu)選在10到50個(gè)單層之間。每個(gè)基礎(chǔ)半導(dǎo)體部分46a-46n可以包括選自含有第IV族半導(dǎo)體、 第III - V族半導(dǎo)體以及第II - VI族半導(dǎo)體的組中的基礎(chǔ)半導(dǎo)體。當(dāng) 然，術(shù)語組IV半導(dǎo)體也包括第IV-IV族半導(dǎo)體，這一點(diǎn)會被本領(lǐng)域的技術(shù)人員所理解。更具體而言，例如基礎(chǔ)半導(dǎo)體可以包含硅和鍺中 的至少一種。例如每個(gè)能帶修改層50可以包括選自包括氧、氮、氟以及碳-氧的組中的非半導(dǎo)體。通過下一層的沉積非半導(dǎo)體在熱穩(wěn)定上也是理 想的，從而方便制造。在其他實(shí)施例中，非半導(dǎo)體可以是與給定的半 導(dǎo)體處理相兼容的其他的無機(jī)或有機(jī)元素或化合物，這一點(diǎn)會為本領(lǐng) 域的技術(shù)人員所理解。更具體而言，例如基礎(chǔ)半導(dǎo)體可以包括硅和鍺 中的至少一種。應(yīng)當(dāng)注意，術(shù)語單層是指包括單個(gè)原子層以及單個(gè)分子層。同樣 應(yīng)當(dāng)注意，由單個(gè)單層提供的能帶修改層50也指包括其內(nèi)部不是所 有可能的位置都被占據(jù)的單層。例如，尤其是參照圖3的原子圖，說 明了作為基礎(chǔ)半導(dǎo)體材料的硅以及作為能帶修改材料的氧的4/1的重 復(fù)結(jié)構(gòu)。氧的僅僅一半的可能位置被占據(jù)。在其他實(shí)施例中和/或在采用不同材料的情況中，上述一半占據(jù) 不一定成立，如本領(lǐng)域技術(shù)人員所理解的那樣。事實(shí)上，甚至可以從 該示意圖中看出，給定單層中的氧的單個(gè)原子不會沿平面被準(zhǔn)確地對 準(zhǔn)排列，這也是原子沉積領(lǐng)域的技術(shù)人員所理解的。作為實(shí)例，優(yōu)選 的占據(jù)范圍從完全占滿的可能氧位置的大約1/8到一半，盡管其他數(shù) 量可以用在某些實(shí)施例中。目前硅和氧被廣泛地用于傳統(tǒng)的半導(dǎo)體處理中，因此，制造商能 夠容易地使用此處所描述的上述材料?，F(xiàn)在原子或單層沉積也被廣泛 地使用。因此，可以容易地釆用和實(shí)現(xiàn)包含根據(jù)本發(fā)明的超晶格25 的半導(dǎo)體器件，這一點(diǎn)會被本領(lǐng)域的技術(shù)人員所理解。申請人在不希望受限的情況下提出了這樣的理論，即對于超晶格 諸如Si/O超晶格，例如，硅單層的數(shù)量在希望情況下應(yīng)當(dāng)為7個(gè)或更 少以便超晶格的能帶在整個(gè)范圍內(nèi)是一樣的或相對一致的，以獲得希 望的優(yōu)勢。然而，可以在其他實(shí)施例中使用8個(gè)或更多個(gè)層，這取決 于給定的應(yīng)用。已經(jīng)對圖2和3中所示的Si/O的4/1重復(fù)結(jié)構(gòu)建立模 型，以表示電子和空穴在X方向上的提高了的遷移率。例如，對于電子來說，計(jì)算所得的導(dǎo)電率有效質(zhì)量(對于體硅來說是各向同性的)為0.26，對于4/1 SiO超晶格在X方向來說為0.12，從而得到0.46的比 值。類似地，對于體硅來說，對空穴計(jì)算所得出的值為0.36，對于4/1 Si/O超晶格來說為0.16，從而得到0.44的比值。盡管在某些半導(dǎo)體器件中，上述方向優(yōu)先特征可能是希望的，但 是其他器件可能受益于在平行于層組的任何方向上的遷移率的更加 一致的增加。對電子或空穴兩者來說，或僅僅上述類型的電荷載流子 中的一種來說，具有提高的遷移率也是有利的，這一點(diǎn)會被本領(lǐng)域的 技術(shù)人員所理解。超晶格25的4/1 Si/O實(shí)施例的較低導(dǎo)電率有效質(zhì)量可以小于其 他情況下出現(xiàn)的導(dǎo)電率有效質(zhì)量的三分之二，這既適用于電子也適用 于空穴。當(dāng)然，超晶格25還可以包括摻雜于其中的至少一種導(dǎo)電率 摻雜劑，這一點(diǎn)會被本領(lǐng)域的技術(shù)人員所理解。實(shí)際上，現(xiàn)在再參照圖4，現(xiàn)在描述根據(jù)本發(fā)明的具有不同特性 的超晶格25，的另一實(shí)施例。在該實(shí)施例中，示出了重復(fù)模式3/1/5/1。 更具體而言，最下層的基礎(chǔ)半導(dǎo)體部分46a，具有三個(gè)單層，次最下層 的基礎(chǔ)半導(dǎo)體部分46b，具有五個(gè)單層。這種模式在整個(gè)超晶格25，范 圍內(nèi)重復(fù)。能帶修改層50，可以均包括單個(gè)單層。對于包括Si/0的上 述超晶格25，來說，電荷載流子遷移率的提高不依賴于層平面內(nèi)的取 向。沒有具體提及的圖4的上述其他元件與參照圖2的上述元件相似， 此處不需要進(jìn)一步的討論。在某些器件實(shí)施例中，超晶格的所有基礎(chǔ)半導(dǎo)體部分可以具有相 同數(shù)量的單層的厚度。在其他實(shí)施例中，至少有些基礎(chǔ)半導(dǎo)體部分可 以具有不同數(shù)量的單層的厚度。在其他實(shí)施例中，所有基礎(chǔ)半導(dǎo)體部 分可以具有不同數(shù)量的單層的厚度。在圖5A-5C中，給出了利用密度函數(shù)理論(DFT)計(jì)算所得的能 帶結(jié)構(gòu)。在本領(lǐng)域中眾所周知DFT低估了能帶隙的絕對值。因此， 可以通過適當(dāng)?shù)?剪裁修正，，偏移帶隙之上的所有能帶。然而，已經(jīng)知 道能帶的形狀更加地可靠。應(yīng)當(dāng)從這個(gè)角度說明垂直的能軸。圖5A顯示了由伽馬點(diǎn)(G)計(jì)算所得的體硅(以連續(xù)線表示)和圖 3-4中所示的4/1 Si/O超晶格25(以點(diǎn)線表示)的能帶結(jié)構(gòu)。盡管圖中 的(001)方向與Si的慣用晶胞的(001)方向?qū)?yīng)，但是該方向是指4/1 Si/0結(jié)構(gòu)的晶胞，而不是Si的慣用晶胞，從而顯示了Si導(dǎo)帶最低值 的期望位置。圖中的(100)和(010)方向與Si慣用晶胞的(llO)和(-llO) 方向?qū)?yīng)。本領(lǐng)域的技術(shù)人員會理解，圖上的Si能帶被折疊而將它們 在4/1 Si/0結(jié)構(gòu)的適當(dāng)?shù)牡挂c(diǎn)陣方向上表示出來。可以看出，與體硅(Si)不同的是，4/1 Si/O結(jié)構(gòu)的導(dǎo)帶最低值位 于伽馬點(diǎn)處，而價(jià)帶最低值發(fā)生在(001)方向上的布里淵散射區(qū)的邊 緣，我們稱之為Z點(diǎn)。有人可能也會注意到，與Si的導(dǎo)帶最低值的 曲率相比，4/1 Si/0結(jié)構(gòu)的導(dǎo)帶最低值的曲率較大，這要?dú)w因于由額 外的氧層引入的擾動而產(chǎn)生的能帶分離。圖5B顯示了由Z點(diǎn)計(jì)算所得的體硅(連續(xù)線)和4/1 Si/O超晶格 25(點(diǎn)線)的能帶結(jié)構(gòu)。該圖說明了價(jià)帶在(100)方向上的曲率增加了。圖5C顯示了由伽馬點(diǎn)和Z點(diǎn)計(jì)算所得的體硅(連續(xù)線)和圖4的 超晶格25，的5/1/3/1 Si/0結(jié)構(gòu)(點(diǎn)線)的能帶結(jié)構(gòu)。由于5/1/3/1 Si/O 結(jié)構(gòu)的對稱性，在(100)和(010)方向上計(jì)算所得的能帶結(jié)構(gòu)是相等的。 因此，導(dǎo)電率有效質(zhì)量和遷移率被期望在平行于層的即垂直于(001) 疊層方向上平面內(nèi)呈現(xiàn)各向同性。注意在5/1/3/1 Si/0實(shí)例中，導(dǎo)帶 最低值和價(jià)帶最大值都位于或靠近Z點(diǎn)。盡管曲率的增加表示有效質(zhì)量的減小，但是可以通過導(dǎo)電率倒易 有效質(zhì)量張量的計(jì)算進(jìn)行適當(dāng)?shù)谋容^和區(qū)分。這導(dǎo)致申請人進(jìn)一步提 出5/1/3/1超晶格25，應(yīng)當(dāng)基本上為直接能帶隙的理論。如本領(lǐng)域的技 術(shù)人員所理解，關(guān)于光學(xué)躍遷的合適矩陣元是直接與間接能帶隙行為 之間的差別的另一指示?，F(xiàn)在將再次參照圖6A-6C描述S01 MOSFET 20的制造方法。 該方法開始在半導(dǎo)體(例如，硅)基片21上設(shè)置絕緣層29和半導(dǎo)體 層39 (圖6A)。如本領(lǐng)域的技術(shù)人員所理解，絕緣層29上的SOI 晶片是可商業(yè)購買到的約100-200 nm硅膜。接下來，執(zhí)行受控制的熱氧化，以形成氧化層42 (圖6B)，然 后是氧化層的濕法HF剝離，以保留硅層39的相對較薄的部分，該部 分具有小于約10 nm (更優(yōu)選地為約5nm)的厚度(圖6C )。隨后， 可以在薄硅層39上形成超晶格25，如上所述，接著，形成剩余的源/ 漏和柵極結(jié)構(gòu)，如本領(lǐng)域的技術(shù)人員所理解。應(yīng)該注意，根據(jù)本發(fā)明還可以制造除了 MOSFET以外的器件。 舉例來說，使用上述技術(shù)可以制造的一種基片上絕緣體器件是存儲 器，例如，在標(biāo)題為"包括具有超晶格溝道的浮柵存儲單元的半導(dǎo)體 器件(SEMICONDUCTOR DEVICE INCLUDING A FLOATING GATE MEMORY CELL WITH A SUPERLATTICE CHANNEL )" 的共同未決的申請(即，美國專利申請No. 11/381,787)，該專利申 請轉(zhuǎn)讓給本受讓人并且其全部內(nèi)容以引用的方式并入本文。其它潛在 的襯底上絕緣層器件包括光學(xué)器件，例如(即，美國專利申請No. 10/936,903 )中所描述的，該專利申請轉(zhuǎn)讓給本受讓人并且其全部內(nèi) 容以引用的方式并入本文。受益于前面的描述和相關(guān)的附圖中所給出的教導(dǎo)，本領(lǐng)域的技術(shù) 人員將會想到本發(fā)明的許多修改和其他實(shí)施例。因此，應(yīng)當(dāng)理解，本 發(fā)明不限于所披露的具體的實(shí)施例，并且上述修改和實(shí)施例應(yīng)當(dāng)被涵 蓋于所附的權(quán)利要求的范疇內(nèi)。
權(quán)利要求
1、一種半導(dǎo)體器件，包括基片；位于所述基片上的絕緣層；位于與所述基片相對的所述絕緣層的一側(cè)上的半導(dǎo)體層；以及位于與所述絕緣層相對的所述半導(dǎo)體層的一側(cè)上的超晶格；所述超晶格包括多個(gè)疊加的層組，其中的每一組包括限定基礎(chǔ)半導(dǎo)體部分的多個(gè)疊加的基礎(chǔ)半導(dǎo)體單層和在其上的至少一個(gè)非半導(dǎo)體單層，并且，所述至少一個(gè)非半導(dǎo)體單層被限制于相鄰基礎(chǔ)半導(dǎo)體部分的晶格內(nèi)。
2、 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中，所述半導(dǎo)體層和 所述基礎(chǔ)半導(dǎo)體單層均包含相同的半導(dǎo)體材料。
3、 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中，所述基片、所述 半導(dǎo)體層和所述基礎(chǔ)半導(dǎo)體單層均包含硅；并且，其中，所述絕緣層 包含硅氧化物。
4、 根據(jù)權(quán)利要求i所述的半導(dǎo)體器件，其中，所述半導(dǎo)體層具有小于約10 nm的厚度。
5、 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，還包括與所述超晶格橫向地相鄰以在其中限定溝道的間隔開的源區(qū)和漏區(qū)；位于所述超晶格上方的柵極電介質(zhì)層；以及 位于所述柵極電介質(zhì)層上方的柵極電極層。
6、 根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，還包括位于所述源區(qū)和 漏區(qū)中的至少一個(gè)上的接觸層。
7、 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中，每一個(gè)非半導(dǎo)體 層具有單個(gè)單層的厚度。
8、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，每一個(gè)基礎(chǔ)半導(dǎo) 體部分具有小于8個(gè)單層的厚度。
9、 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述超晶格還包 括位于最上部的層組上的基礎(chǔ)半導(dǎo)體覆蓋層。
10、 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中，所有的基礎(chǔ)半導(dǎo) 體部分具有相同數(shù)量的單層的厚度。
11、 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中，所述基礎(chǔ)半導(dǎo)體 部分中至少一些具有不同數(shù)量的單層的厚度。
12、 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中，所有的基礎(chǔ)半導(dǎo) 體部分具有不同數(shù)量的單層的厚度。
13、 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中，每個(gè)基礎(chǔ)半導(dǎo)體 部分包含選自包括第IV族半導(dǎo)體、第III - V族半導(dǎo)體以及第II - VI 族半導(dǎo)體的組中的基礎(chǔ)半導(dǎo)體。
14、 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中，每個(gè)非半導(dǎo)體單 層包含選自包括氧、氮、氟和碳-氧的組中的非半導(dǎo)體。
15、 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中，相鄰的層組內(nèi)的 相對的基礎(chǔ)半導(dǎo)體部分以化學(xué)形式結(jié)合在一起。
16、 一種用于制造半導(dǎo)體器件的方法，包括在基片上形成絕緣層；在與所述基片相對的所述絕緣層的一側(cè)上形成半導(dǎo)體層；以及 在與所述絕緣層相對的所述半導(dǎo)體層的一側(cè)上形成超晶格； 所述超晶格包括多個(gè)疊加的層組，其中的每一組包括限定基礎(chǔ)半 導(dǎo)體部分的多個(gè)疊加的基礎(chǔ)半導(dǎo)體單層和在其上的至少一個(gè)非半導(dǎo) 體單層，并且，所述至少一個(gè)非半導(dǎo)體單層^:限制于相鄰基礎(chǔ)半導(dǎo)體 部分的晶格內(nèi)。
17、 根據(jù)權(quán)利要求16所述的方法，其中，所述半導(dǎo)體層和所述基礎(chǔ)半導(dǎo)體單層均包含相同的半導(dǎo)體材料。
18、 根據(jù)權(quán)利要求16所述的方法，其中，所述基片、所述半導(dǎo)體層和所述基礎(chǔ)半導(dǎo)體單層均包含硅；并且，其中，所述絕緣層包含 硅氧化物。
19、 根據(jù)權(quán)利要求16所述的方法，其中，所述半導(dǎo)體層具有小于約10 nm的厚度。
20、 根據(jù)權(quán)利要求16所述的方法，還包括形成與所迷超晶格橫向地相鄰以在其中限定溝道的間隔開的源 區(qū)和漏區(qū)；形成位于所述超晶格上方的柵極電介質(zhì)層；以及 形成位于所述柵極電介質(zhì)層上方的柵極電極層。
21、 根據(jù)權(quán)利要求16所述的方法，其中，每個(gè)基礎(chǔ)半導(dǎo)體部分 包含選自包括第IV族半導(dǎo)體、第III - V族半導(dǎo)體以及第II - VI族半 導(dǎo)體的組中的基礎(chǔ)半導(dǎo)體，并且，其中，每個(gè)非半導(dǎo)體單層包含選自 包括氧、氮、氟和碳-氧的組中的非半導(dǎo)體。
22、 根據(jù)權(quán)利要求16所述的方法，其中，相鄰的層組內(nèi)的相對 的基礎(chǔ)半導(dǎo)體部分以化學(xué)形式結(jié)合在一起。
全文摘要
一種半導(dǎo)體器件，可以包括基片、位于基片上的絕緣層和位于與基片相對的絕緣層的一側(cè)上的半導(dǎo)體層。該半導(dǎo)體器件還包括位于與絕緣層相對的半導(dǎo)體層的一側(cè)上的超晶格。該超晶格可以包括多個(gè)疊加的層組，其中的每一組包括限定基礎(chǔ)半導(dǎo)體部分的多個(gè)疊加的基礎(chǔ)半導(dǎo)體單層和在其上的至少一個(gè)非半導(dǎo)體單層。所述至少一個(gè)非半導(dǎo)體單層被限制于相鄰基礎(chǔ)半導(dǎo)體部分的晶格內(nèi)。
文檔編號H01L29/786GK101278400SQ200680023749
公開日2008年10月1日 申請日期2006年6月30日 優(yōu)先權(quán)日2005年6月30日
發(fā)明者卡里帕特納姆·V·勞 申請人:梅爾斯科技公司