專利名稱：半導(dǎo)體存儲器陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器陣列，并具體涉及其字線器件。
因?yàn)橐寻演^高組裝密度的存儲器單元引進(jìn)半導(dǎo)體存儲器件，存儲器件電路的設(shè)計(jì)布局也隨之而采用越來越小的尺寸。
為解決由存儲器單元的高密度組裝所引起的各種問題，必須改進(jìn)半導(dǎo)體存儲器件及其操作以降低總功耗。
為了在有限的面積內(nèi)達(dá)到存儲器件的更有效布局，必須重視在存儲器件中元件的完備陣列。具體地說，因?yàn)榫哂休^多存儲器單元和較高組裝密度的集成電路存儲器件比存儲器單元較少的集成電路存儲器件含有更多的譯碼器，所以使在高組裝密度存儲器件中分立元件的布局變得困難。
通常，在已知的半導(dǎo)體存儲器件中，字線驅(qū)動(dòng)器用來驅(qū)動(dòng)由行地址譯碼器所選定的字線。在附圖的

圖1中，示意性地示出在一種普通半導(dǎo)體存儲器陣列中的字線驅(qū)動(dòng)器。圖1中所示出的存儲器陣列包括多條位線BL0至BLk(每對位線連接到各自的讀出放大器SA)，多條橫過所述位線排列的字線WL1至WLn，多個(gè)排成行和列的存儲器單元，以及多個(gè)字線驅(qū)動(dòng)器1。每個(gè)字線驅(qū)動(dòng)器和若干條字線相聯(lián)。耦合到行地址譯碼器2的字線驅(qū)動(dòng)器全部排列在存儲器陣列的一側(cè)。在下文稱之為字線驅(qū)動(dòng)器節(jié)距的、在平行于位線方向上每單位距離字線驅(qū)動(dòng)器最多個(gè)數(shù)取決于每個(gè)字線驅(qū)動(dòng)器所占的面積。由于每個(gè)字線驅(qū)動(dòng)器是接到固定條數(shù)的位線上，因此，要增大存儲器單元的組裝密度就需要減小每對位線之間的間隔，以及增大字線驅(qū)動(dòng)器的節(jié)距。每個(gè)字線驅(qū)動(dòng)器所占面積也需要相應(yīng)的減小，這使帶來存儲器陣列布線圖案方面的復(fù)雜性的困難。
本發(fā)明的最佳實(shí)施例目的在于提供一種半導(dǎo)體存儲器陣列布局方面改進(jìn)的設(shè)計(jì)裕度。
按照本發(fā)明的第一方面，所提供的半導(dǎo)體存儲器陣列包含多個(gè)存儲器單元，多條字線和多個(gè)字線驅(qū)動(dòng)器，所述字線驅(qū)動(dòng)器被分成第一和第二套，其中，把所述第一套安排在所述存儲器陣列的一側(cè)，而把所述第二套安排在所述存儲器陣列的另一側(cè)上。
最好把每個(gè)字線驅(qū)動(dòng)器連接到所述多條字線上。
所述字線驅(qū)動(dòng)器數(shù)最好為2n，而與每個(gè)所述字線驅(qū)動(dòng)器對應(yīng)的所述字線數(shù)最好為2k，此處，n和k各為整數(shù)，n大于零且大于k。
所述第一套所含字線驅(qū)動(dòng)器，數(shù)量最好等于所述第二套中的字線驅(qū)動(dòng)器數(shù)。
所述半導(dǎo)體存儲器陣列最好還包含一個(gè)為激勵(lì)所述字線驅(qū)動(dòng)器而配置的行譯碼器。
所述行譯碼器數(shù)最好等于所述字線驅(qū)動(dòng)器數(shù)，并把每個(gè)所述字線驅(qū)動(dòng)器指定給各自的所述行譯碼器。
最好把行譯碼器安排在存儲器陣列的一側(cè)或多側(cè)。
該半導(dǎo)體存儲器陣列可含有多個(gè)所述行譯碼器，這些譯碼器被分成安排在所述存儲器陣列一側(cè)的第一組和安排在所述存儲器陣列另一側(cè)上的第二組。
按照本發(fā)明的另一種方面，所提供的半導(dǎo)體存儲器陣列包含多個(gè)僅安排在所述存儲器陣列所述一側(cè)的所述行譯碼器，在該存儲器陣列的所述另一側(cè)上的所述字線驅(qū)動(dòng)器借助始自行譯碼器輸出側(cè)的平行于所述字線方向排列的線路進(jìn)行驅(qū)動(dòng)。
本發(fā)明包括裝在如上所述半導(dǎo)體存儲器陣列的半導(dǎo)體存儲器件。
為了對本發(fā)明更好的理解并說明如何實(shí)現(xiàn)本發(fā)明，下面通過實(shí)例參照附圖2加以說明，圖2示出按照本發(fā)明的最佳實(shí)施例具有交指型字線結(jié)構(gòu)的半導(dǎo)體存儲器陣列。
參照圖2，存儲器陣列的一個(gè)區(qū)域包括多條位線BL0至BLk、每對位線連接到各自的讀出放大器SA，多條橫過所述位線排列的字線WL、多個(gè)排成行和列的存儲器單元，以及多個(gè)字線驅(qū)動(dòng)器10。把相應(yīng)的字線驅(qū)動(dòng)器10交替地安排在存儲器陣列的上側(cè)和下側(cè)并連接到各字線。總數(shù)一半的字線驅(qū)動(dòng)器被安排在存儲器陣列的一側(cè)，而另一半則被安排在存儲器陣列相對的另一側(cè)。如果存儲器陣列中字線數(shù)是2n，則每個(gè)字線驅(qū)動(dòng)器所使用的字線數(shù)是2k(此處n＞k≥0，且n，k均為整數(shù))。安排在存儲器陣列一側(cè)的字線驅(qū)動(dòng)器數(shù)是字線驅(qū)動(dòng)器總數(shù)的一半。
在該最佳實(shí)施例中，已描述了字線驅(qū)動(dòng)器的排列方法。也可將該排列方法應(yīng)用于存儲器的其他元件。例如，可將相應(yīng)的行地址譯碼器20安排在如上排列的相應(yīng)字線驅(qū)動(dòng)器的上方或鄰接處。
在另一實(shí)例中，可將行地址譯碼器以類似于普通行地址譯碼器陣列的布局形式僅安排在存儲器陣列的一側(cè)。在這種情況下，可將字線驅(qū)動(dòng)器安排在存儲器陣列上相對于行地址譯碼器的另一側(cè)，并借助始自行地址譯碼器輸出側(cè)的平行于字線方向的線路進(jìn)行驅(qū)動(dòng)。
如上所述，本發(fā)明的最佳實(shí)施例可具有如下特征，即通過有效地增大字線驅(qū)動(dòng)器的節(jié)距，總的來說可在存儲器單元的布局和存儲器陣列或器件的布局方面增大設(shè)計(jì)裕度。
盡管此中已例示并描述了本發(fā)明最佳實(shí)施例的特定結(jié)構(gòu)和過程，但并不意味著使本發(fā)明局限于所公開的元件和結(jié)構(gòu)。對熟悉本行技術(shù)的人將容易地考慮到在不違背本發(fā)明的范圍和精神的原則下是可以使用特定的元件或子結(jié)構(gòu)的。
讀者應(yīng)注意到與所有論文及與本說明書同時(shí)或在先提交的文件，這些文件對本申請書的公眾審查是公開的，這些論文和文件的全部內(nèi)容在這里予以結(jié)合作為參考。
在本申請書中所公開的全部特征(包括附錄的權(quán)利要求、摘要和附圖)和/或如此公開的任何方法或工藝的全部步驟，除了那些其中至少有某些特征和/或步驟是不相容的組合之外，可以任何方式加以組合。
在本說明書中所公開的每個(gè)特征(包括任何所附的權(quán)利要求，摘要和附圖)，除非另有明確規(guī)定，可用另一種起到相同、等效或類似作用的特征予以取代。因而，除非另有明確規(guī)定，所公開的每個(gè)特征僅是同屬系列等效或類似特征的一個(gè)實(shí)例。
本發(fā)明并不局限于前述實(shí)施例的細(xì)節(jié)。本發(fā)明擴(kuò)展到在本申請書中所公開的特征(包括所附權(quán)利要求、摘要和附圖)的任一新的一種特征，或任一新的組合，或擴(kuò)展到如此公開的任一方面或工藝步驟的任一新步驟，或任一新的組合。
權(quán)利要求
1.一種包含多個(gè)存儲器單元、多條字線和多個(gè)字線驅(qū)動(dòng)器的半導(dǎo)體存儲器陣列，所述字線驅(qū)動(dòng)器被分成第一和第二套，其特征在于把所述第一套安排在所述存儲器陣列的一側(cè)，并把所述第二套安排在所述存儲器陣列的另一側(cè)上。
2.按照權(quán)利要求1的半導(dǎo)體存儲器陣列，其特征在于把每個(gè)字線驅(qū)動(dòng)器連接到多條所述字線上。
3.按照權(quán)利要求1或2的半導(dǎo)體存儲器陣列，其特征在于所述字線驅(qū)動(dòng)器數(shù)為2n，而與每個(gè)所述字線驅(qū)動(dòng)器器相應(yīng)的所述字線數(shù)為2K，此處n和k各為整數(shù)，n在于零且大于k。
4.按照權(quán)利要求1、2或3的半導(dǎo)體存儲器陣列，其特征在于所述第一套包含若干字線驅(qū)動(dòng)器，其數(shù)目等于在所述第二套中所包含的字線驅(qū)動(dòng)器數(shù)。
5.按照權(quán)利要求1至4中任一項(xiàng)的半導(dǎo)體存儲器陣列，其特征在于還含有至少一個(gè)為激勵(lì)所述字線驅(qū)動(dòng)器而配置的行譯碼器。
6.按照權(quán)利要求5的半導(dǎo)體存儲器陣列，其特征在于所述行譯碼器數(shù)等于所述字線驅(qū)動(dòng)器數(shù)，并把每個(gè)所述字線驅(qū)動(dòng)器指定給各自的所述行譯碼器。
7.按照權(quán)利要求5或6的半導(dǎo)體存儲器陣列，其特征在于把行譯碼器安排在存儲器陣列的一側(cè)或多側(cè)。
8.按照權(quán)利要求7的半導(dǎo)體存儲器陣列含有多個(gè)所述行譯碼器，其特征在于這些行譯碼器被分成安排在所述存儲器陣列一側(cè)的第一組和安排在所述存儲器陣列另一側(cè)上的第二組。
9.按照權(quán)利要求7的半導(dǎo)體存儲器陣列含有多個(gè)僅安排在所述存儲器陣列所述一側(cè)上的所述行譯碼器，在該存儲器陣列的所述另一側(cè)上的所述字線驅(qū)動(dòng)器借助始自行譯碼器輸出側(cè)的平行于所述字線方向的線路進(jìn)行驅(qū)動(dòng)。
10.參照附圖2基本上如前述的半導(dǎo)體存儲器陣列。
11.裝有按照在前各權(quán)利要求的任一項(xiàng)所述的半導(dǎo)體存儲器陣列的半導(dǎo)體存儲器件。
全文摘要
一種半導(dǎo)體存儲器件含有陣列的多個(gè)存儲器單元，多條字線WL，多條位線BL，多個(gè)連接到字線上的字線驅(qū)動(dòng)器10，以及多個(gè)用來激勵(lì)字線驅(qū)動(dòng)器的行地址譯碼器20。字線驅(qū)動(dòng)器被安排在存儲器單元陣列的相對兩側(cè)。本發(fā)明涉及于半導(dǎo)體存儲器件中最優(yōu)化布局的問題。
文檔編號G11C8/14GK1052965SQ90106620
公開日1991年7月10日 申請日期1990年7月31日 優(yōu)先權(quán)日1989年12月29日
發(fā)明者趙秀仁, 徐東一, 閔東宣, 金暎來 申請人:三星電子株式會社