存儲(chǔ)器裝置和半導(dǎo)體裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及非易失性半導(dǎo)體存儲(chǔ)器裝置。特別地，本發(fā)明涉及存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器 單元的結(jié)構(gòu)及其驅(qū)動(dòng)方法。
【背景技術(shù)】
[0002] 半導(dǎo)體存儲(chǔ)器裝置（在下文中，簡單地稱為存儲(chǔ)器裝置）的示例包括DRAM和 SRAM，其被歸類為易失性存儲(chǔ)器；掩蔽型ROM、EPROM、EEPR0M、閃速存儲(chǔ)器和鐵電存儲(chǔ)器，其 被歸類為非易失性存儲(chǔ)器；等等。包括單晶半導(dǎo)體襯底的這些存儲(chǔ)器中的大部分已經(jīng)投入 實(shí)際使用。在上文的半導(dǎo)體存儲(chǔ)器之中，閃速存儲(chǔ)器被廣泛銷售，其主要用于例如USB存儲(chǔ) 器和存儲(chǔ)器卡等移動(dòng)存儲(chǔ)介質(zhì)。其原因是閃速存儲(chǔ)器耐物理沖擊，并且可以方便地使用，因 為它們是可以重復(fù)寫入和刪除數(shù)據(jù)并且可以在不供應(yīng)電力的情況下存儲(chǔ)數(shù)據(jù)的非易失性 存儲(chǔ)器。
[0003] 作為閃速存儲(chǔ)器的類型，存在NAND閃速存儲(chǔ)器（其中多個(gè)存儲(chǔ)器單元串聯(lián)連接） 和NOR閃速存儲(chǔ)器（其中多個(gè)存儲(chǔ)器單元采用矩陣設(shè)置）。這些閃速存儲(chǔ)器中的任何存 儲(chǔ)器具有在每個(gè)存儲(chǔ)器單元中起存儲(chǔ)器元件的作用的晶體管。此外，起存儲(chǔ)器元件作用的 該晶體管具有在柵電極和充當(dāng)有源層的半導(dǎo)體膜之間用于積累電荷的電極，稱其為浮動(dòng)?xùn)?極。該浮動(dòng)?xùn)艠O中電荷的積累實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)。
[0004] 專利文獻(xiàn)1和2描述包括在玻璃襯底之上形成的浮動(dòng)?xùn)艠O的薄膜晶體管。
[0005][參考文獻(xiàn)]
[專利文獻(xiàn)]
[專利文獻(xiàn)1]日本專利申請(qǐng)公開第H6-021478號(hào) [專利文獻(xiàn)2]日本專利申請(qǐng)公開第2005-322899號(hào)。

【發(fā)明內(nèi)容】

[0006] 注意，一般來說，在數(shù)據(jù)寫入中施加于非易失性存儲(chǔ)器的存儲(chǔ)器元件的電壓的絕 對(duì)值近似是20V，其趨向高于施加于易失性存儲(chǔ)器的存儲(chǔ)器元件的電壓的絕對(duì)值。在可以重 復(fù)重寫數(shù)據(jù)的閃速存儲(chǔ)器的情況下，在數(shù)據(jù)擦除以及數(shù)據(jù)寫入中高電壓需要施加于用作存 儲(chǔ)器元件的晶體管。因此，當(dāng)閃速存儲(chǔ)器操作時(shí)（例如在數(shù)據(jù)寫入和數(shù)據(jù)擦除中）功耗變 高，這是包括閃速存儲(chǔ)器作為存儲(chǔ)器裝置的電子裝置消耗高功率的一個(gè)因素。特別地，當(dāng)閃 速存儲(chǔ)器用于例如照相機(jī)和移動(dòng)電話等便攜式電子裝置時(shí)，高功耗引起短的連續(xù)使用時(shí)間 的劣勢。
[0007] 另外，盡管閃速存儲(chǔ)器是非易失性存儲(chǔ)器，但是數(shù)據(jù)由于電荷的輕微泄露而丟失。 因此，迄今為止數(shù)據(jù)存儲(chǔ)期近似是五年到十年，并且希望實(shí)現(xiàn)能夠確保更長存儲(chǔ)期的閃速 存儲(chǔ)器。
[0008] 此外，盡管閃速存儲(chǔ)器可以重復(fù)寫入和擦除數(shù)據(jù)，但是當(dāng)電荷在浮動(dòng)?xùn)艠O中積累 時(shí)，柵極絕緣膜容易由隧道電流而變差。因此，在一個(gè)存儲(chǔ)器元件中數(shù)據(jù)重寫的次數(shù)近似是 至多一萬至十萬次，并且希望實(shí)現(xiàn)可以重寫一萬至十萬或更多次的閃速存儲(chǔ)器。
[0009] 鑒于上文的問題，本發(fā)明的目的是提供可以抑制其功耗的存儲(chǔ)器裝置和使用該存 儲(chǔ)器裝置的半導(dǎo)體裝置。此外，本發(fā)明的目的是提供可以更長期存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器裝置和 使用該存儲(chǔ)器裝置的半導(dǎo)體裝置。此外，本發(fā)明的目的是提供可以多次重寫數(shù)據(jù)的存儲(chǔ)器 裝置和使用該存儲(chǔ)器裝置的半導(dǎo)體裝置。
[0010] 在本發(fā)明的實(shí)施例中，非易失性存儲(chǔ)器裝置使用晶體管形成，該晶體管充當(dāng)存儲(chǔ) 器元件并且除平常的柵電極外還包括用于控制閾值電壓的第二柵電極。另外，在上文的存 儲(chǔ)器裝置中，為了寫入數(shù)據(jù)，電荷沒有用高電壓注入由絕緣膜環(huán)繞的浮動(dòng)?xùn)艠O；相反，用于 控制用作存儲(chǔ)器元件的該晶體管的閾值電壓的該第二柵電極的電勢用具有極低截止?fàn)顟B(tài) 電流的晶體管控制。也就是說，根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器裝置至少包括晶體管 (其閾值電壓由該第二柵電極控制）、用于保持該第二柵電極的電勢的電容器、以及用作用 于控制該電容器的充電和放電的開關(guān)元件的晶體管。
[0011]用作存儲(chǔ)器元件的晶體管的閾值電壓的偏移量由第二柵電極的電勢的高度來控 制，更具體地，由源電極和第二柵電極之間的電勢差來控制。另外，閾值電壓的高度差或由 閾值電壓的高度差引起的源電極和漏電極之間的電阻差導(dǎo)致存儲(chǔ)在存儲(chǔ)器元件中的數(shù)據(jù) 的差別。
[0012] 用作存儲(chǔ)器元件的晶體管可以是任何東西只要它是絕緣柵型場效應(yīng)晶體管即可。 具體地，晶體管包括第一柵電極、第二柵電極、位于第一柵電極和第二柵電極之間的半導(dǎo)體 膜、位于第一柵電極和半導(dǎo)體膜之間的第一絕緣膜、位于第二柵電極和半導(dǎo)體膜之間的第 二絕緣膜，以及與半導(dǎo)體膜接觸的源電極和漏電極。
[0013] 此外，用作開關(guān)元件的晶體管具有溝道形成區(qū)域，其包括帶隙比硅寬并且本征載 流子密度比硅低的半導(dǎo)體材料。利用包括具有上文的特性的半導(dǎo)體材料的溝道形成區(qū)域， 可以實(shí)現(xiàn)具有極低截止?fàn)顟B(tài)電流的晶體管。作為這樣的半導(dǎo)體材料，例如可以給出氧化物 半導(dǎo)體、碳化硅、氮化鎵，或具有近似為硅的三倍的帶隙寬度的類似物。
[0014] 注意氧化物半導(dǎo)體是示出半導(dǎo)體特性的金屬氧化物，這些特性包括是微晶硅或多 晶硅的特性的高迀移率和是非晶硅的特性的均勻的元件特性兩者。另外，通過減少雜質(zhì) (其可以是電子施主（施主），例如水分或氫等）而高度純化的氧化物半導(dǎo)體（純化OS)是 i型（本征半導(dǎo)體）或大致上i型。包括上文的氧化物半導(dǎo)體的晶體管具有極低的截止?fàn)?態(tài)電流的性質(zhì)。具體地，在去除包括于氧化物半導(dǎo)體中的例如水分或氫等雜質(zhì)后，通過二 次離子質(zhì)譜法（sms)測量的氧化物半導(dǎo)體中的氫濃度的值是5X IO1Vcm3或更小，優(yōu)選為 5 X IOisVcm3或更小，更優(yōu)選為5 X 10 1Vcm3或更小，并且進(jìn)一步優(yōu)選為5 X 10 1Vcm3或更小。 另外，可以通過霍爾效應(yīng)測量而測量的氧化物半導(dǎo)體膜的載流子密度小于I X IO1Vcm 3，優(yōu) 選為小于IX l〇12/cm 3,更優(yōu)選為小于IX 10n/cm 3，其是最小測量極限或更小。即，氧化物半 導(dǎo)體膜中的載流子密度極接近零。此外，氧化物半導(dǎo)體的帶隙是2eV或更大，優(yōu)選為2. 5eV 或更大，更優(yōu)選為3eV或更大。利用通過例如水分或氫等雜質(zhì)的濃度的足夠減少而高度純 化的氧化物半導(dǎo)體膜，可以減小晶體管的截止?fàn)顟B(tài)電流。
[0015] 這里描述氧化物半導(dǎo)體膜和導(dǎo)電膜中的氫濃度的分析。氧化物半導(dǎo)體膜和導(dǎo)電膜 中的氫濃度通過S頂S測量。已知在原理上難以通過S頂S在樣品的表面附近或在使用不同 材料形成的層疊膜之間的界面附近獲得數(shù)據(jù)。從而，在膜的氫濃度在厚度方向上的分布通 過S頂S分析的情況下，采用在其中提供膜并且可以從其獲得彼此沒有大的改變并且?guī)缀?相同的值的區(qū)域中的平均值作為氫濃度。此外，在膜的厚度小的情況下，由于鄰近彼此的膜 的氫濃度的影響，在一些情況下找不到可以從其獲得幾乎相同的值的區(qū)域。在該情況下， 采用提供有膜的區(qū)域的氫濃度的最大值或最小值作為膜的氫濃度。此外，在具有最大值的 山形峰和具有最小值的谷形峰在提供膜的區(qū)域中不存在的情況下，采用拐點(diǎn)的值作為氫濃 度。
[0016] 注意，發(fā)現(xiàn)通過濺射等形成的氧化物半導(dǎo)體膜包括大量水分或氫作為雜質(zhì)。水分 或氫容易形成施主能級(jí)，并且從而自身充當(dāng)氧化物半導(dǎo)體中的雜質(zhì)。從而，在本發(fā)明的一 個(gè)實(shí)施例中，在氫氣氛、氧氣氛、超干空氣（其中水的含量是20ppm或更小，優(yōu)選為Ippm或 更小，并且更優(yōu)選為IOppb或更小的氣體）的氣氛或稀有氣體（例如，氬和氦）氣氛中對(duì)氧 化物半導(dǎo)體膜進(jìn)行熱處理，以便減少該氧化物半導(dǎo)體膜中的例如水分或氫等雜質(zhì)。上文的 熱處理優(yōu)選在500°C至850°C (備選地，玻璃襯底的應(yīng)變點(diǎn)或更?。ê┻M(jìn)行，更優(yōu)選為在 550°C至750°C (含）進(jìn)行。注意該熱處理在不超過要使用的襯底的溫度上限的溫度進(jìn)行。 通過熱處理消除水分或氫的效果通過熱脫附譜（TDS)確認(rèn)。
[0017] 爐中的熱處理或快速熱退火法（RTA法）用于該熱處理。作為該RTA法，可以采用 使用燈光源的方法或其中短時(shí)間進(jìn)行熱處理并且在加熱氣體中移動(dòng)襯底的方法。通過使用 該RTA法，使熱處理必需的時(shí)間短于0. 1小時(shí)也是可能的。
[0018] 具體地，在使用通過上文的熱處理而高度純化的氧化物半導(dǎo)體膜作為有源層的晶 體管中，例如甚至在具有IX IO6ym的溝道寬度（W)和10 μ m的溝道長度（L)的元件中，在 源電極和漏電極之間IV至IOV電壓的范圍中，獲得小于或等于半導(dǎo)體參數(shù)分析器的測量極 限（即，小于或等于1X10 13A)的截止?fàn)顟B(tài)電流（其在柵電極和源電極之間的電壓是OV或 更小的情況下是漏極電流）是可能的。因此，發(fā)現(xiàn)對(duì)應(yīng)于采用這樣的方式（截止?fàn)顟B(tài)電流的 值除以晶體管的溝道寬度的值）計(jì)算的數(shù)值的截止?fàn)顟B(tài)電流密度是ΙΟΟζΑ/μπι或更小。另 外，晶體管的截止?fàn)顟B(tài)電流通過使用其中包括高度純化的氧化物半導(dǎo)體膜的IOOnm厚柵極 絕緣膜用作用于保持電容器的電荷的開關(guān)元件的晶體管由電容器中電荷量每單位時(shí)間的 轉(zhuǎn)變來測量。然后，發(fā)現(xiàn)當(dāng)晶體管的源電極和漏電極之間的電壓是3V時(shí)，低截止?fàn)顟B(tài)電流 可以低至IOzA/ μ m至IOOzA/ μ m。因此，在與本發(fā)明的實(shí)施例相關(guān)的存儲(chǔ)器裝置中，包括高 度純化氧化物半導(dǎo)體膜作為有源層的晶體管的截止?fàn)顟B(tài)電流密度可以小于或等于IOOzA/ μ m，優(yōu)選為小于或等于IOzA/ μ m，或更優(yōu)選為小于或等于IzA/ μ m。因此，當(dāng)柵電極和源電 極之間的電壓是OV或更小時(shí)，其中高度純化氧化物半導(dǎo)體膜用作有源層的晶體管的截止 狀態(tài)電流遠(yuǎn)低于其中使用具有結(jié)晶性的硅的晶體管。
[0019] 另外，包括高度純化氧化物半導(dǎo)體的晶體管幾乎沒有示出截止?fàn)顟B(tài)電流的溫度依 賴性?？梢哉f這是因?yàn)檠趸锇雽?dǎo)體通過去除作為該氧化物半導(dǎo)體中的電子施主（施主） 的雜質(zhì)而高度純化，并且導(dǎo)電型接近本征，使得費(fèi)米能級(jí)位于禁帶中間。這還產(chǎn)生于該氧化 物半導(dǎo)體具有3eV或更大的能隙并且包括非常少的熱激發(fā)載流子的事實(shí)。另外，源電極和 漏電極處于衰退狀態(tài)，其也是沒有示出溫度依賴性的因素。該晶體管主要用從該衰退源電 極注入該氧化物半導(dǎo)體的載流子操作，并且截止?fàn)顟B(tài)電流在溫度中的上述獨(dú)立性可以由載 流子密度在溫度中的獨(dú)立性解釋。
[0020] 作為氧化物半導(dǎo)體，可以使用例如In-Sn-Ga-Zn-O基氧化物半導(dǎo)體等四金屬元素 的氧化物；例如In-Ga-Zn-O基氧化物半導(dǎo)體、In-Sn-Zn-O基氧化物半導(dǎo)體、In-Al-Zn-O基 氧化物半導(dǎo)體、Sn-Ga-Zn-O基氧化物半導(dǎo)體、Al-Ga -Zn-O基氧化物半導(dǎo)體和Sn-Al-Zn-O 基氧化物半導(dǎo)體等三金屬元素的氧化物；例如In-Zn-O基氧化物半導(dǎo)體、Sn-Zn-O基氧化 物半導(dǎo)體、Al-Zn-O基氧化物半導(dǎo)體、Zn-Mg-O基氧化物半導(dǎo)體、Sn-Mg-O基氧化物半導(dǎo)體、 In-Mg-O基氧化物半導(dǎo)體和In-Ga-O基氧化物半導(dǎo)體等二金屬元素的氧化物；Sn-O基氧化 物半導(dǎo)體；Zn-O基氧化物半導(dǎo)體；等等。注意在本說明書中，例如In-Sn-Ga-Zn-O基氧化物 半導(dǎo)體意味著包括銦（In)、錫（Sn)、鎵（Ga)和鋅（Zn)的金屬氧化物，并且對(duì)化學(xué)計(jì)量組分 比例沒有特別限制。上文的氧化物半導(dǎo)體可包括硅。
[0021] 備選地，氧化物半導(dǎo)體可以由化學(xué)式InM03(Zn0)n(m>0)表示。這里，M表示從Ga、 Al、Mn和Co選擇的一個(gè)或多個(gè)金屬元素。
[0022] 具有低截止?fàn)顟B(tài)電流的晶體管用作用于保持在存儲(chǔ)器元件中積累的電荷的開關(guān) 元件，由此可以防止電荷從該存儲(chǔ)器元件泄露。因此，可以提供能夠長時(shí)間存儲(chǔ)數(shù)據(jù)的存儲(chǔ) 器裝置和使用該存儲(chǔ)器裝置的半導(dǎo)體裝置。
[0023] 此外，向存儲(chǔ)器元件寫入數(shù)據(jù)和從存儲(chǔ)器元件讀取數(shù)據(jù)需要的電壓幾乎由起開關(guān) 元件作用的晶體管的操作電壓確定。因此，可以提供其中操作電壓與常規(guī)閃速存儲(chǔ)器相比 可以大幅降低并且可以抑制其功耗的存儲(chǔ)器裝置，以及使用該存儲(chǔ)器裝置的半導(dǎo)體裝置。
[0024] 此外，因?yàn)榕c常規(guī)閃速存儲(chǔ)器相比可以抑制柵極絕緣膜通過隧道電流的退化，所 以可以提供其中可以增加重寫次數(shù)的存儲(chǔ)器裝置以及使用該存儲(chǔ)器裝置的半導(dǎo)體裝置。
【附圖說明】
[0025] 圖IA和IB圖示存儲(chǔ)器單元的結(jié)構(gòu)。
[0026] 圖2A圖示存儲(chǔ)器元件的結(jié)構(gòu)并且圖2B圖示其操作。
[0027] 圖3A和3B各自圖示存儲(chǔ)器單元的結(jié)構(gòu)。
[0028] 圖4A和4B各自圖示存儲(chǔ)器單元的結(jié)構(gòu)。
[0029] 圖5圖示單元陣列的結(jié)構(gòu)。
[0030] 圖6圖示單元陣列的結(jié)構(gòu)。
[0031] 圖7是圖示存儲(chǔ)器裝置的驅(qū)動(dòng)方法的時(shí)序圖。
[0032] 圖8圖示存儲(chǔ)器裝置的結(jié)構(gòu)。
[0033] 圖9圖示讀取電路的結(jié)構(gòu)。
[0034] 圖IOA至IOE是圖示存儲(chǔ)器裝置的制造方法的存儲(chǔ)器單元的截面圖。
[0035] 圖IlA和IlB是存儲(chǔ)器單元的俯視圖。
[0036] 圖12是其中使用氧化物半導(dǎo)體的反向交錯(cuò)晶體管的縱截面圖。
[0037] 圖13是沿圖12中的截面A-A'的能帶圖（示意圖）。
[0038] 圖14A圖示正電勢（+VG)施加于柵電極（GE)的狀態(tài)，并且圖14B圖示負(fù)電勢（-VG) 施加于柵電極（GE)的狀態(tài)。
[0039] 圖15圖示真空能級(jí)和金屬的功函數(shù)（ΦΜ)之間的關(guān)系與真空能級(jí)和氧化物半導(dǎo) 體的電子親和性（X)之間的關(guān)系。
[0040] 圖16Α和16Β圖示存儲(chǔ)器介質(zhì)的結(jié)構(gòu)。
[0041] 圖17Α至17C各自圖示電子裝置的結(jié)構(gòu)。
[0042] 圖18圖示用于測量的電路的結(jié)構(gòu)。
[0043] 圖19示出測量結(jié)果（經(jīng)過時(shí)間Time和輸出電勢Vout之間的關(guān)系）。
[0044] 圖20示出測量結(jié)果（源極-漏極電壓V和截止?fàn)顟B(tài)電流I之間的關(guān)系）。
[0045] 圖21是圖示存儲(chǔ)器裝置的驅(qū)動(dòng)方法的時(shí)序圖。
【具體實(shí)施方式】
[0046] 在下文中，本發(fā)明的實(shí)施例將參照附圖詳細(xì)描述。注意本發(fā)明不限于下列描述，并 且本領(lǐng)域內(nèi)技術(shù)人員容易理解方式和細(xì)節(jié)可以采用各種方式修改而不偏離本發(fā)明的范圍 和精神。因此，本發(fā)明不應(yīng)該解釋為限于下文的實(shí)施例的描述。
[0047] 注意本發(fā)明在它的類別中包括所有其中可以使用存儲(chǔ)器裝置的半導(dǎo)體裝置：例 如，如微處理器和圖像處理電路、RF標(biāo)簽、存儲(chǔ)器介質(zhì)、以及半導(dǎo)體顯示裝置等集成電路。此 外，半導(dǎo)體顯示裝置在它的類別中包括其中使用半導(dǎo)體膜的電路元件包括在像素部分或驅(qū) 動(dòng)器電路中的半導(dǎo)體顯示裝置（例如液晶顯示裝置等）、其中為每個(gè)像素提供以有機(jī)發(fā)光 元件（OLED)為代表的發(fā)光元件的發(fā)光裝置、電子紙、數(shù)字微鏡裝置（DMD)、等離子體顯示面 板（PDP)、場發(fā)射顯示器（FED)等等。
[0048] (實(shí)施例1) 圖IA圖示作為本發(fā)明的存儲(chǔ)器裝置的最小單位的存儲(chǔ)器單元的電路圖的一個(gè)示例。 圖IA中的存儲(chǔ)器單元100包括起存儲(chǔ)器元件作用的晶體管101，以及可以控制到晶體管 101的第二柵電極的電勢的供應(yīng)并且起開關(guān)元件作用的晶體管102。此外，存儲(chǔ)器單元可包 括用于保持晶體管101的第二柵電極的電勢的電容器103。
[0049] 注意存儲(chǔ)器單元100可視需要進(jìn)一步具有例如二極管、電阻器或電感器等另一電 路元件。
[0050] 起存儲(chǔ)器元件作用的晶體管101具有第一柵電極、第二柵電極、位于第一柵電極 和第二柵電極之間的半導(dǎo)體膜、位于第一柵電極和半導(dǎo)體膜之間的第一絕緣膜、位于第二 柵電極和半導(dǎo)體膜之間的第二絕緣膜、以及提供與半導(dǎo)體膜接觸的源電極和漏電極。利用 晶體管101的第一柵電極、第二柵電極、源電極、以及漏電極的電勢，可以控制存儲(chǔ)器裝置 的各種操作。
[0051] 起開關(guān)元件作用的晶體管102具有溝道形成區(qū)域，其包括與硅的相比具有寬帶隙 和低本征載流子密度的半導(dǎo)體材料。截止?fàn)顟B(tài)電流可以通過對(duì)晶體管102的溝道形成區(qū)域 使用這樣的半導(dǎo)體材料而充分減小。
[0052] 作為其帶隙比硅半導(dǎo)體寬并且其本征載流子密度比硅低的半導(dǎo)體材料的一個(gè)示 例，可以采用例如碳化硅（SiC)或氮化鎵（GaN)等化合物半導(dǎo)體、用例如氧化鋅（ZnO)等金 屬氧化物形成的氧化物半導(dǎo)體等。在上文中，因?yàn)檠趸锇雽?dǎo)體可以通過濺射、濕法工藝 (例如，印刷法）等形成，所以氧化物半導(dǎo)體具有高批量生產(chǎn)率的優(yōu)勢。另外，氧化物半導(dǎo) 體的沉積溫度是300°C至500°C (玻璃轉(zhuǎn)變溫度或更低，并且最大近似700°C )，而碳化硅的 工藝溫度和氮化鎵的工藝溫度分別是近似1500°C和近似1KKTC。因此，氧化物半導(dǎo)體可以 在便宜可用的玻璃襯底之上形成，并且在使用不具有高到足夠耐受在1500°C至2000°C的 熱處理的耐熱性的半導(dǎo)體材料的集成電路之上層疊由氧化物半導(dǎo)體形成的半導(dǎo)體元件是 可能的。此外，可以使用更大的襯底。因此，在具有寬帶隙的半導(dǎo)體中，氧化物半導(dǎo)體特別 具有高批量生產(chǎn)率的優(yōu)勢。此外，在要獲得具有高結(jié)晶性的氧化物半導(dǎo)體以便提高晶體管 的性質(zhì)（例如，場效應(yīng)迀移率）的情況下，具有結(jié)晶性的氧化物半導(dǎo)體可以通過在450Γ至 800 °C的熱處理容易地獲得。
[0053] 在下列描述中，其中具有上文優(yōu)勢的氧化物半導(dǎo)體用作第二晶體管102的半導(dǎo)體 膜的情況作為示例給出。
[0054] 注意盡管在圖IA中，存儲(chǔ)器單元100包括起開關(guān)元件作用的一個(gè)晶體管102,但是 本發(fā)明不限于該結(jié)構(gòu)。在本發(fā)明的一個(gè)實(shí)施例中，只要在每個(gè)存儲(chǔ)器單元中提供起開關(guān)元 件作用的一個(gè)晶體管就是可接受的，并且這樣的晶體管的數(shù)量可為多個(gè)。在存儲(chǔ)器單元100 包括起開關(guān)元件作用的多個(gè)晶體管的情況下，該多個(gè)晶體管可彼此并聯(lián)、串聯(lián)連接，或采用 并聯(lián)連接和串聯(lián)連接的組合。
[0055] 注意其中晶體管彼此串聯(lián)連接的狀態(tài)指其中第一晶體管的僅源電極和漏電極中 的一個(gè)連接到第二晶體管的僅源電極和漏電極中的一個(gè)的狀態(tài)。此外，其中晶體管彼此并 聯(lián)連接的狀態(tài)指其中第一晶體管的源電極連接到第二晶體管的源電極并且第一晶體管的 漏電極連接到第二晶體管的漏電極的狀態(tài)。
[0056] 另外，起開關(guān)元件作用的晶體管102與起存儲(chǔ)器元件作用的晶體管101的不同之 處在于只要包括提供在有源層的一側(cè)上的柵電極就是可接受的。注意本發(fā)明不限于該結(jié) 構(gòu)，并且起開關(guān)元件作用的晶體管可像起存儲(chǔ)器元件作用的晶體管那樣包括在其間具有有 源層的一對(duì)柵電極。
[0057] 此外，在本發(fā)明的一個(gè)實(shí)施例中，只要至少起開關(guān)元件作用的晶體管102具有在 有源層中具有寬帶隙的上文的半導(dǎo)體材料就是可接受的。因此，氧化物半導(dǎo)體膜可用于起 存儲(chǔ)器元件作用的晶體管101的有源層。備選地，對(duì)于起存儲(chǔ)器元件作用的晶體管101的 有源層，可使用除氧化物半導(dǎo)體外的下列半導(dǎo)體：非晶硅、微晶硅、多晶硅、單晶硅、非晶鍺、 微晶鍺、多晶鍺、單晶鍺等。注意當(dāng)氧化物半導(dǎo)體膜用于存儲(chǔ)器單元100的所有晶體管時(shí)， 可以簡化工藝。
[0058] 然后，將描述圖IA中存儲(chǔ)器單元100中的晶體管101、晶體管102和電容器103的 連接關(guān)系。
[0059] 晶體管102的柵電極連接到寫入字線WL。晶體管102的源電極和漏電極中的一 個(gè)連接到輸入數(shù)據(jù)線Din，并且晶體管102的源電極和漏電極中的另一個(gè)連接到晶體管101 的第二柵電極。晶體管101的第一柵電極連接到讀取字線RL。晶體管101的源電極和漏電 極中的一個(gè)連接到輸出數(shù)據(jù)線Dout，并且晶體管101的源電極和漏電極中的另一個(gè)連接到 供應(yīng)有例如地電勢等固定電勢的電力供應(yīng)線。
[0060] 此外，電容器103的一對(duì)電極中的一個(gè)連接到晶體管101的第二柵電極，并且電容 器103的該對(duì)電極中的另一個(gè)連接到供應(yīng)有例如地電勢等固定電勢的電力供應(yīng)線。
[0061] 注意在本說明書中術(shù)語"連接"指電連接并且對(duì)應(yīng)于其中可以供應(yīng)或傳輸電流、 電勢或電壓的狀態(tài)。因此，連接狀態(tài)不僅意味直接連接的狀態(tài)，而且意味通過例如布線、電 阻器、二極管或晶體管等電路元件間接連接的狀態(tài)（從而可以供應(yīng)或傳輸電流、電勢或電 壓）。
[0062] 另外，即使當(dāng)在電路圖中不同的部件彼此連接時(shí)，實(shí)際上存在一個(gè)導(dǎo)電膜具有多 個(gè)部件的功能的情況，例如布線的一部分充當(dāng)電極的情況等。術(shù)語"連接"還意味一個(gè)導(dǎo)電 膜具有多個(gè)部件的功能這樣的情況。
[0063] 包括在晶體管中的"源電極"和"漏電極"的名稱根據(jù)晶體管的極性或施加于相應(yīng) 電極的電勢電平之間的差別而彼此交換。一般而言，在η溝道晶體管中，向其施加較低電勢 的電極稱為源電極，并且向其施加較高電勢的電極稱為漏電極。此外，在P溝道晶體管中， 向其施加較低電勢的電極稱為漏電極，并且向其施加較高電勢的電極稱為源電極。在本說 明書中，為了方便起見，盡管假定源電極和漏電極在一些情況下固定而描述晶體管的連接 關(guān)系；然而，實(shí)際上源電極和漏電極的名稱根據(jù)上文的電勢之間的關(guān)系而彼此交換。
[0064] 注意在圖IA中，晶體管102在有源層的一側(cè)上具有柵電極。當(dāng)晶體管102具有在 其間具有有源層的一對(duì)柵電極時(shí)，這些柵電極中的一個(gè)連接到寫入字線WL，并且這些柵電 極中的另一個(gè)可處于浮動(dòng)狀態(tài)（即，電絕緣）或可供應(yīng)有電勢。在后者的情況下，具有相 同電平的電勢可施加于該對(duì)電極，或例如地電勢等固定電勢可僅施加于柵電極中的該另一 個(gè)。當(dāng)控制供應(yīng)給柵電極中的該另一個(gè)的電勢電平時(shí)，可以控制晶體管102的閾值電壓。 [0065] 然后，圖IB圖示具有圖IA中的電路結(jié)構(gòu)的