專利名稱：半導(dǎo)體存儲(chǔ)設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)設(shè)備，特別是，但不是唯獨(dú)地，涉及半導(dǎo)體存儲(chǔ)設(shè)備的一種布局方法。
由于半導(dǎo)體存儲(chǔ)設(shè)備的設(shè)計(jì)趨向于在小芯片表面上采用越來越高的存儲(chǔ)單元和存儲(chǔ)器陣列的組裝密度，因此半導(dǎo)體存儲(chǔ)設(shè)備的存儲(chǔ)單元和其它元件的操作日益受到這類高密度存儲(chǔ)設(shè)備布局所引起的一些問題的影響。
特別是，在具有多個(gè)存儲(chǔ)單元、多個(gè)位線和多個(gè)字線的存儲(chǔ)器陣列中，在各線之間引入較窄的間距就會(huì)在某一線上有信號(hào)傳輸時(shí)在各線之間產(chǎn)生容性耦合。各線之間的容性耦合可能會(huì)達(dá)到線本身固有的容性分量兩倍的數(shù)量級(jí)。
一般說來，要增大半導(dǎo)體存儲(chǔ)設(shè)備的存儲(chǔ)容量需要增加字線的長度，縮小各字線之間的間距。但鑒于訪問存儲(chǔ)單元所需要的時(shí)間取決于所附字線的長度，因而不希望字線過長。因此在一般的存儲(chǔ)器中，為補(bǔ)償訪問時(shí)間因字線長而引起的延遲，有時(shí)在各字線的多晶體上加一個(gè)金屬層，使其有可能通過金屬中的傳導(dǎo)作用進(jìn)行高速操作。但在各字線上加覆蓋層會(huì)因金屬伸出各字線外而使各線間的間距更窄，因而使各線間的容性耦合比未加覆蓋層的各線更大。
因此通過各線的金屬覆蓋層之間的容性耦合傳輸?shù)母蓴_就附加到通過各線間的容性耦合傳輸?shù)母蓴_。由于這種各字線之間的容性耦合所引起的干擾在選取字線時(shí)總是要加入或放出，因此毗鄰各字線間的交擾有可能在存儲(chǔ)器高速操作時(shí)使存儲(chǔ)器信號(hào)誤入歧途。
具有精密密封的金屬氧化物半導(dǎo)體(MOST)晶體管元件密集組裝的存儲(chǔ)器陣列和采用高字線驅(qū)動(dòng)電壓級(jí)操作的存儲(chǔ)電路，以及在設(shè)計(jì)這些存儲(chǔ)器陣列時(shí)，與這些高等級(jí)驅(qū)動(dòng)電壓有關(guān)的干擾是不能忽略不計(jì)的。因此為了減少干擾，上述的現(xiàn)行存儲(chǔ)器一直都采用小于5伏的字線驅(qū)動(dòng)電壓。然而由于晶體管必須要由高于其閾電壓的電壓操作，因而降低字線驅(qū)動(dòng)電壓的幅度是有限的。
存儲(chǔ)器陣列或存儲(chǔ)設(shè)備中存儲(chǔ)單元組裝密度高引起的另一個(gè)問題是晶體管的制造過程和存儲(chǔ)器陣列的布局有困難，因?yàn)楦餍械刂纷g碼器(這些行地址譯碼器從多個(gè)位線選取一特定位線)被配置在狹窄的區(qū)域中。
尤其是在具有多個(gè)行地址譯碼器的半導(dǎo)體存儲(chǔ)設(shè)備中，存儲(chǔ)器陣列變得更復(fù)雜，因而搭接線和信號(hào)線增加。
行地址譯碼器都連接到各字線驅(qū)動(dòng)器，由字線驅(qū)動(dòng)器根據(jù)來自行地址譯碼器的地址信號(hào)將驅(qū)動(dòng)電壓加到各字線上。在設(shè)計(jì)高密度存儲(chǔ)設(shè)備時(shí)，由于各字線間的距離減小(即字線間距減小)，為維持每個(gè)字線一字線驅(qū)動(dòng)電路的連接，要在毗鄰存儲(chǔ)器陣列現(xiàn)行減小了的區(qū)域中配置各字線驅(qū)動(dòng)器就變得更困難了。
附圖中的

圖1示出了具有上述若干問題的一般存儲(chǔ)器陣列。參看圖1。存儲(chǔ)器陣列包括多個(gè)位線BL1-BLj、多個(gè)與各位線交叉的字線WL1-WLK、多個(gè)成陣列配置的存儲(chǔ)單元和多個(gè)讀出放大器SA。字線驅(qū)動(dòng)器1耦合到各字線上并配置在存儲(chǔ)器陣列的一側(cè)。各存儲(chǔ)單元配置在字線和位線的各交叉點(diǎn)上。
上述存儲(chǔ)器陣列進(jìn)行讀出操作時(shí)，由字線所選取的一個(gè)存儲(chǔ)單元中存儲(chǔ)的信息被裝入到所選取的相應(yīng)位線上，于是連接到所選取的位線的相應(yīng)讀出放大器讀取信息。附圖中的圖2中示出了圖1的一般存儲(chǔ)器陣列中毗鄰各字線之間的耦合電容。
參看圖2，與各字線有關(guān)的電容包括各字線WL1-WL4之間的耦合電容C12、C23、C34、C45和分別與各字線WL1-WL4有關(guān)的襯底電容C1、C2、C3、C4。選取某特定字線時(shí)，在附近未經(jīng)選取的字線上可能會(huì)出現(xiàn)字線耦合干擾電壓VCP，大致可用下式表示VCP= (CC)/(CS+CC) × VWL其中VWL是所選取的字線的驅(qū)動(dòng)電壓，CS是某線的襯底電容，CC是兩線之間的耦合電容。
字線的襯底電容CS取決于該字線的金屬結(jié)構(gòu)和存儲(chǔ)器陣列襯底的具體特性。任何具體字線的襯底電容CS可以視為不變。字線驅(qū)動(dòng)電壓VWL變化時(shí)影響字線耦合干擾電壓，但由于字線驅(qū)動(dòng)電壓起碼等于存儲(chǔ)單元晶體管的閾電壓，因而VWL項(xiàng)的變化可以忽略不計(jì)。熟悉本技術(shù)領(lǐng)域的人士不難理解，影響字線耦合干擾電壓最重要的因素是耦合電容CC。
因此本發(fā)明的一些最佳實(shí)施例旨在減少因半導(dǎo)體存儲(chǔ)設(shè)備各字線之間的耦合而引起的干擾，并改進(jìn)布局的配置方式，以便于對(duì)這類存儲(chǔ)設(shè)備進(jìn)行微型化。
根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明提供一種具有多個(gè)信號(hào)線驅(qū)動(dòng)器和至少一個(gè)存儲(chǔ)器陣列的存儲(chǔ)設(shè)備。
所述存儲(chǔ)器陣列具有多個(gè)存儲(chǔ)單元和一組信號(hào)線，其中所述信號(hào)線的第一和第二長度之間形成有至少一個(gè)扭曲區(qū)，從而使該組信號(hào)線的第一和第二信號(hào)線在整個(gè)所述第一長度彼此毗鄰，而不在整個(gè)所述第二長度彼此毗鄰。
所述信號(hào)線驅(qū)動(dòng)器分成第一組和第二組，所述第一組配置在所述存儲(chǔ)器陣列的一側(cè)，所述第二組配置在所述存儲(chǔ)器陣列的另一側(cè)。
信號(hào)線組的所述第一和第二信號(hào)線之間在整個(gè)所述第二長度可以插入第三信號(hào)線。
通常所述各信號(hào)線最好在所述第一和/或第二長度上方彼此平行地延伸。
所述信號(hào)線組最好包括至少四個(gè)信號(hào)線。
在整個(gè)所述第二長度上的各對(duì)毗鄰信號(hào)線最好與整個(gè)所述第一長度上的各對(duì)毗鄰信號(hào)線不同。
所述扭曲區(qū)最好在存儲(chǔ)器的搭接區(qū)。
所述各信號(hào)線可以是字線。
在本發(fā)明的半導(dǎo)體存儲(chǔ)設(shè)備中，所述第一長度可以在所述存儲(chǔ)單元陣列的第一部分中，所述第二長度可以在所述存儲(chǔ)單元陣列的第二部分中。
所述信號(hào)線組可以具有多個(gè)所述扭曲區(qū)，各扭曲區(qū)處在信號(hào)線組順次附加的長度之間。
所述半導(dǎo)體存儲(chǔ)設(shè)備最好配備有多個(gè)所述信號(hào)線組。
各信號(hào)線驅(qū)動(dòng)器最好連接到所述信號(hào)線組。
所述第一組信號(hào)線驅(qū)動(dòng)器最好配置在所述存儲(chǔ)器陣列與所述第二組信號(hào)線驅(qū)動(dòng)器相對(duì)的一側(cè)，所述第一組信號(hào)線驅(qū)動(dòng)器連接到與該信號(hào)線組相間的那些信號(hào)線組，所述第二組信號(hào)組驅(qū)動(dòng)器則連接到與該信號(hào)線組相間的那些信號(hào)線組。
所述信號(hào)線驅(qū)動(dòng)器的數(shù)目最好為2n，具2K個(gè)所述信號(hào)線對(duì)應(yīng)于各所述信號(hào)線驅(qū)動(dòng)器，其中n和K各為整數(shù)，n大于0，n大于K。
所述第一組包含的信號(hào)線驅(qū)動(dòng)器的數(shù)目最好與所述第二組中的信號(hào)線驅(qū)動(dòng)器的數(shù)目相等。
所述半導(dǎo)體存儲(chǔ)器還可以包括至少一個(gè)行譯碼器，供激勵(lì)一個(gè)或一個(gè)以上所述信號(hào)線驅(qū)動(dòng)器。
所述行譯碼器的數(shù)量可與所述信號(hào)線驅(qū)動(dòng)器的數(shù)量相等。
所述行譯碼器可以配置在存儲(chǔ)器陣列的一側(cè)或多側(cè)上。
半導(dǎo)體存儲(chǔ)設(shè)備還可以包括多個(gè)所述行譯碼器，這些行譯碼器分成兩批，第一批配置在所述存儲(chǔ)器陣列的一邊，第二批配置在所述存儲(chǔ)器陣列的另一邊。
為更好地理解本發(fā)明的內(nèi)容和展示如何實(shí)施本發(fā)明，現(xiàn)在通過舉例參照各附圖來敘述本發(fā)明，其中圖3是根據(jù)本發(fā)明的一個(gè)最佳實(shí)施例的半導(dǎo)體存儲(chǔ)設(shè)備的布局圖;
圖4示出了說明根據(jù)圖3最佳實(shí)施例的各字線的容性元件的原理電路圖。
參看圖3。半導(dǎo)體存儲(chǔ)設(shè)備包括多個(gè)位線BL1-BLj，各對(duì)位線連接到相應(yīng)的讀出放大器SA;多個(gè)與各位線交叉配置的字線WL1-WLK;多個(gè)成陣列配置的存儲(chǔ)單元;和多個(gè)字線驅(qū)動(dòng)器10。字線分成若干組，各組含有四個(gè)字線WL1至WL4，WL5至WL8等等。
各字線驅(qū)動(dòng)器10連接到各組字線。各組的字線在叫做搭接區(qū)的區(qū)域在沿字線大約半途的位置扭曲。
因此各所述線組的扭曲區(qū)配置在線組第一長度(對(duì)應(yīng)于線組各字線與位線BL1至BL4相交的區(qū)域，如圖所示)與線組第二長度(對(duì)應(yīng)于線組的各字線與位線BLg至BLj相交的區(qū)域，如圖所示)之間。
舉例說，在第一長度中，第二字線WL2被安置在第一字線WL1與第三字線WL3之間。各字線在其第一與第二長度之間的扭曲區(qū)扭曲。在第二長度中，各字線與位線BLg至BLj相交，第二字線位于第四字線WL4與第七字線WL7之間。同樣，在第二長度中，第一字線WL1安置在第三字線WL3與第四字線WL4之間，第四字線WL4則安置在第一字線WL1與第二字線WL2之間。
字線驅(qū)動(dòng)器10相間配置在存儲(chǔ)器陣列的上邊和下邊。所有的字線驅(qū)動(dòng)器有一半配置在存儲(chǔ)器陣列的一邊，另一半配置在存儲(chǔ)器陣列的另一邊。若存儲(chǔ)器陣列中字線的數(shù)目為2n，則各字線驅(qū)動(dòng)器10使用的字線數(shù)目可能為2m(其中n＞m＞0，且n、m各為整數(shù))。
由于在整個(gè)第一區(qū)BL1至BL4中，兩字線的間距在整個(gè)第二區(qū)BLg至BLj中增加了一倍，因而兩字線之間在整個(gè)第二區(qū)中的耦合電容減小。
各字線，除在扭曲區(qū)中外，大致上平行配置，因此平行板間的電容與該板的平面之間的距離成反比，這個(gè)一般原理也可適用于這種情況的字線。各字線在扭曲區(qū)中的扭曲可以安排得使其位于連接各字線所用的冊同一區(qū)域(即搭接區(qū))，從而無需以另外單獨(dú)的區(qū)域來容納扭曲各字線。經(jīng)扭曲的字線減小了耦合電容值和字線耦合干擾電壓可以(2)式表示如下CC′＝0.5xCC(2a)VCP= (CC′)/(CS+CC′) × VWL(2b)其中CC′是在第一區(qū)中毗鄰但在第二區(qū)中為第三字線所隔開的兩個(gè)字線之間在第二區(qū)中的耦合電容值。其它參數(shù)的意義與以前的相同。
各字線扭曲時(shí)(如上述最佳實(shí)施例中)比起各字線平行時(shí)(如已知的存儲(chǔ)器中那樣)耦合電容具體減小的情況可通過圖2與圖4的比較加以說明。
圖4中，毗鄰各字線長度之間的耦合電容值C′12、C′23、C′34、C′45約為圖2中所示的相應(yīng)各字線的毗鄰長度的耦合電容值C12、C23、C34、C45的一半。
如(2)式所示，由于圖4中的耦合電容值與圖2的耦合電容值比較，大致上減了半，因而圖4中所示本發(fā)明最佳實(shí)施例中的字線耦合干擾電壓VCP與圖2中所示的該已知的存儲(chǔ)器比較，也可以大致上減了半。
在本發(fā)明的最佳實(shí)施例中，字線驅(qū)動(dòng)器10是供四個(gè)字線使用而配置的，且各字線起碼與同組的另一個(gè)字線扭曲。但實(shí)驗(yàn)結(jié)果表明，若多個(gè)四個(gè)字線的線組在它們之間相互扭曲，則可進(jìn)一步減小字線耦合干擾。
我們的意圖是要使本發(fā)明包括一組字線的數(shù)目可按需要設(shè)置的線組可以在一組內(nèi)相互扭曲的情況。
此外上述扭曲字線進(jìn)行配置的方法也適用于例如輸入/輸出或信號(hào)線多于四個(gè)的總線。上述扭曲法還適用于輸入/輸出線、列地址譯碼器和/或行地址譯碼器的數(shù)據(jù)總線、或任何其它組的信號(hào)或數(shù)據(jù)線，并不局限于字線。
在本最佳實(shí)施例中已介紹了配置字線驅(qū)動(dòng)器的一種方法。該配置方法也適用于存儲(chǔ)器的其它組件。舉例說，行地址譯碼器可配置在如上述那樣配置的各字線驅(qū)動(dòng)器上方，或毗鄰該各字線驅(qū)動(dòng)器配置。
如上面談過的那樣，本發(fā)明的一些最佳實(shí)施例可使其具有這樣的特點(diǎn)，即在布局存儲(chǔ)單元陣列時(shí)，可以增大各字線的間距，且通過等分并配置一些字線兩邊的字線驅(qū)動(dòng)器可以更有效利用存儲(chǔ)器的芯片區(qū)域。
本發(fā)明的一些最佳實(shí)施例還可以使其具有這樣的特點(diǎn)，即字線耦合干擾因各字線在搭接區(qū)的扭曲而減小到最小程度。
盡管本發(fā)明是參照一最佳實(shí)施例具體展示和介紹的，但熟悉本技術(shù)領(lǐng)域的人士都知道，在不脫離本發(fā)明的精神實(shí)質(zhì)和范圍的前提下是可以對(duì)本發(fā)明在細(xì)節(jié)上進(jìn)行修改的。
讀者應(yīng)該注意的是，與本發(fā)明書同時(shí)申請或在本說明書之前業(yè)已存檔且與本說明書一起公開讓公眾審查的所有文章和文件，以及這些文章和文件的內(nèi)容都包括在本發(fā)明書中，僅供參考。
本說明書(包括任何隨本說明書附上的權(quán)利要求書、摘要和附圖在內(nèi))中所公開的所有特點(diǎn)和/或如此公開的任何方法或工藝的所有步驟，可以任何組合方式進(jìn)行組合，但至少一些這類特點(diǎn)和/或步驟是彼此互相排斥的組合例外。
除非另有明確說明，本說明書(包括所附權(quán)利要求書、摘要和附圖在內(nèi))中所公開的各特點(diǎn)可用供相同、等效或類似用途使用的另外一些特點(diǎn)代替。因此除非另有明確說明，這里所公開的各特點(diǎn)僅僅是一系列一般等效或類似特點(diǎn)的一個(gè)實(shí)例而已。
本發(fā)明并不局限于上述諸實(shí)施例的一些細(xì)節(jié)。本發(fā)明的范圍包括本說明書(包括任何所附的權(quán)利要求書、摘要和附圖在內(nèi))中所公開的諸特點(diǎn)的任何新特點(diǎn)或任何新的組合，或如此公開的任何方法或工藝各步驟任何新步驟或各步驟的任何新的組合。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)設(shè)備，其特征在于，該存儲(chǔ)設(shè)備具有多個(gè)信號(hào)線驅(qū)動(dòng)器和至少一個(gè)存儲(chǔ)器陣列；所述存儲(chǔ)器陣列具有多個(gè)存儲(chǔ)單元和一組信號(hào)線，其中所述信號(hào)線的第一和第二長度之間形成有至少一個(gè)扭曲區(qū)，從而使信號(hào)線組的第一和第二信號(hào)線在整個(gè)所述第一長度上彼此毗鄰配置，而在整個(gè)所述第二長度上彼此不毗鄰配置；所述信號(hào)線驅(qū)動(dòng)器分成兩組，第一組配置在所述存儲(chǔ)器陣列的一邊，第二組配置在所述存儲(chǔ)器陣列的另一邊。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)設(shè)備，其特征在于，在第一和第二信號(hào)線之間在整個(gè)所述第二長度上插入有該信號(hào)線組的第三信號(hào)線。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體存儲(chǔ)設(shè)備，其特征在于，所述各信號(hào)線通常在整個(gè)所述第一和/或第二長度上彼此相互平行地延伸。
4.根據(jù)權(quán)利要求1、2或3所述的半導(dǎo)體存儲(chǔ)設(shè)備，其特征在于，所述信號(hào)線組包括至少四個(gè)信號(hào)線。
5.根據(jù)以上任一權(quán)利要求所述的半導(dǎo)體存儲(chǔ)設(shè)備，其特征在于，整個(gè)所述第二長度上的各對(duì)毗鄰信號(hào)線與整個(gè)所述第一長度上的各對(duì)毗鄰信號(hào)線不同。
6.根據(jù)以上任一權(quán)利要求所述的半導(dǎo)體存儲(chǔ)設(shè)備，其特征在于，所述扭曲區(qū)在存儲(chǔ)設(shè)備的搭接區(qū)。
7.根據(jù)以上任一權(quán)利要求所述的半導(dǎo)體存儲(chǔ)設(shè)備，其特征在于，所述信號(hào)線是字線。
8.根據(jù)以上任一權(quán)利要求所述的半導(dǎo)體存儲(chǔ)設(shè)備，其特征在于，所述第一長度在所述存儲(chǔ)單元陣列的第一部分，所述第二長度在所述存儲(chǔ)單元陣列的第二部分。
9.根據(jù)以上任一權(quán)利要求所述的半導(dǎo)體存儲(chǔ)設(shè)備，其特征在于，所述信號(hào)線組形成有多個(gè)所述扭曲區(qū)，各扭曲區(qū)在信線組各順次的附加長度之間。
10.根據(jù)以上任一權(quán)利要求所述的半導(dǎo)體存儲(chǔ)設(shè)備，其特征在于，設(shè)有多個(gè)所述信號(hào)線組。
11.根據(jù)以上任一權(quán)利要求所述的半導(dǎo)體存儲(chǔ)設(shè)備，其特征在于，各信號(hào)線驅(qū)動(dòng)器連接到所述信號(hào)線組。
12.根據(jù)權(quán)利要求10或11所述的半導(dǎo)體存儲(chǔ)設(shè)備，其特征在于，所述第一組信號(hào)線驅(qū)動(dòng)器配置在所述存儲(chǔ)器陣列與所述第二組信號(hào)線驅(qū)動(dòng)器相對(duì)的一側(cè)，所述第一組信號(hào)線驅(qū)動(dòng)器連接到與其信號(hào)線組相間的那些信號(hào)線組，所述第二組信號(hào)線驅(qū)動(dòng)器連接到與其信號(hào)線組相間的那些信號(hào)線組。
13.根據(jù)以上任一權(quán)利要求所述的半導(dǎo)體存儲(chǔ)設(shè)備，其特征在于，所述信號(hào)線驅(qū)動(dòng)器的數(shù)目為2，且2個(gè)所述信號(hào)線對(duì)應(yīng)于各所述信號(hào)線驅(qū)動(dòng)器，其中n和k各為整數(shù)，n大于0，n大于k。
14.根據(jù)以上任一權(quán)利要求所述的半導(dǎo)體存儲(chǔ)設(shè)備，其特征在于，所述第一組包括許多信號(hào)線驅(qū)動(dòng)器，其數(shù)目等于所述第二組中信號(hào)線驅(qū)動(dòng)器的數(shù)目。
15.根據(jù)以上任一權(quán)利要求所述的半導(dǎo)體存儲(chǔ)設(shè)備，其特征在于，它還包括至少一行譯碼器，用以激勵(lì)一個(gè)或一個(gè)以上所述信號(hào)線驅(qū)動(dòng)器。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)設(shè)備，所述行譯碼器的數(shù)量等于所述信號(hào)線驅(qū)動(dòng)器的數(shù)量。
17.根據(jù)權(quán)利要求15或16所述的半導(dǎo)體存儲(chǔ)設(shè)備，其特征在于，所述一個(gè)或多個(gè)行譯碼器配置在存儲(chǔ)器陣列的一邊或多邊。
18.根據(jù)權(quán)利要求15、16或17所述的半導(dǎo)體存儲(chǔ)設(shè)備，其特征在于，它還包括多個(gè)所述行譯碼器，行譯碼器分成兩批，第一批配置在所述存儲(chǔ)器陣列的一邊，第二批配置在所述存儲(chǔ)器陣列的另一邊。
全文摘要
一種半導(dǎo)體存儲(chǔ)設(shè)備，包括多個(gè)排成陣列的存儲(chǔ)單元、多個(gè)字線WL、多個(gè)位線BL、和多個(gè)連接到各字線的字線驅(qū)動(dòng)器10。各字線每四個(gè)一組進(jìn)行扭曲，使得各線在其整個(gè)長度上與其毗鄰接線相隔一段距離，且系配置得使各線之間的耦合電容減小。各字線驅(qū)動(dòng)器以這樣的方式配置在陣列兩邊，使得存儲(chǔ)設(shè)備的布局達(dá)到最佳情況。
文檔編號(hào)G11C5/06GK1052966SQ9010662
公開日1991年7月10日 申請日期1990年7月31日 優(yōu)先權(quán)日1989年12月29日
發(fā)明者趙秀仁, 徐東一, 閔東宣, 金暎來 申請人:三星電子株式會(huì)社