專利名稱：測(cè)試集成電路晶片和晶片測(cè)試器間信號(hào)通路的方法和設(shè)備的制作方法
背景技術(shù)：
發(fā)明領(lǐng)域本發(fā)明總的來說，涉及晶片級(jí)集成電路(IC)測(cè)試器，更確切地說，是涉及一種通過將IC測(cè)試器和要測(cè)試的IC晶片互相連接的結(jié)構(gòu)來檢驗(yàn)信號(hào)通路的方法。
相關(guān)技術(shù)的描述當(dāng)IC還是半導(dǎo)體晶片上的芯片形式時(shí)，有許多集成電路(IC)測(cè)試器測(cè)試IC。典型的晶片測(cè)試器包括被稱為“測(cè)試頭”的底盤，它包含實(shí)現(xiàn)測(cè)試晶片的電路的印刷電路板。測(cè)試電路通常組成一系列類似的“信道”，每個(gè)信道包括向晶片上的一個(gè)測(cè)試點(diǎn)產(chǎn)生測(cè)試信號(hào)輸入以及監(jiān)測(cè)在該測(cè)試點(diǎn)產(chǎn)生的任何晶片輸出信號(hào)所需要的所有電路系統(tǒng)。每個(gè)信道通常有一個(gè)單獨(dú)的雙向輸入/輸出(I/O)端口，信道通過該端口與晶片測(cè)試點(diǎn)進(jìn)行通訊，雖然一些信道用兩個(gè)不定向的端口。
處于測(cè)試頭和晶片之間的互連結(jié)構(gòu)在信道的I/O端口和晶片上測(cè)試點(diǎn)之間提供了信號(hào)通路?；ミB結(jié)構(gòu)以多種方式與測(cè)試頭I/O端口和晶片測(cè)試點(diǎn)相接觸。比如處于互連結(jié)構(gòu)上面的測(cè)試頭，信道的I/O端口可以通過一組從測(cè)試頭向下延伸的彈簧管腳連接器連接互連結(jié)構(gòu)上表面的接觸片?；ミB結(jié)構(gòu)可通過一組小探針依次連接IC芯片的測(cè)試點(diǎn)。當(dāng)晶片被移到互連結(jié)構(gòu)下面的位置時(shí)，探針可連接到互連結(jié)構(gòu)的下表面并且可以接觸晶片上表面的引線點(diǎn)。另外，探針可被用作在晶片本身表面上形成的彈簧觸點(diǎn)，彈簧觸點(diǎn)的尖端連接互連結(jié)構(gòu)下表面的接觸片。
由于測(cè)試頭相對(duì)較大，測(cè)試器信道的I/O端口分布在它們必須連接的相對(duì)較小的IC芯片上的測(cè)試點(diǎn)寬得多的水平區(qū)域上。從而不管怎樣實(shí)現(xiàn)互連結(jié)構(gòu)，都必須提供當(dāng)量在水平和垂直方向上延伸的信號(hào)通路以將信道I/O端口與晶片上的測(cè)試點(diǎn)互相連接。因此，互連結(jié)構(gòu)經(jīng)常是包括一個(gè)以上互連信號(hào)布線層的相對(duì)復(fù)雜的結(jié)構(gòu)。該通過互連結(jié)構(gòu)的信號(hào)通路也可包括諸如小電阻或電容之類的元件。
在測(cè)試晶片之前，我們希望確認(rèn)互連結(jié)構(gòu)是否能在測(cè)試頭和晶片之間提供必要的信號(hào)通路?？赡軙?huì)發(fā)生連接的失敗，比如，由于沒有將彈簧管腳或探針與它們預(yù)定的接觸點(diǎn)對(duì)準(zhǔn)，斷裂、掉落或被損壞的彈簧管腳、探針或接觸片，互連結(jié)構(gòu)內(nèi)層中接觸結(jié)構(gòu)之間沒有對(duì)準(zhǔn)，互連結(jié)構(gòu)內(nèi)或測(cè)試頭內(nèi)導(dǎo)體之間的開路或短路故障，或在通過互連結(jié)構(gòu)的信號(hào)通路中的分立元件損壞或丟失。在許多應(yīng)用中，我們也希望檢驗(yàn)每個(gè)測(cè)試頭I/O端口和晶片上對(duì)應(yīng)測(cè)試點(diǎn)之間的信號(hào)通路的電阻是否在可接收的范圍內(nèi)。通常設(shè)計(jì)接觸組件以提供具有特定電阻的信號(hào)通路，且預(yù)期電阻的任何變化，比如由于在接觸片或探針尖端或彈簧管腳上的腐蝕或損壞，會(huì)使測(cè)試結(jié)果失真。
通常使用傳統(tǒng)電阻及通過小探針連接信號(hào)通路的相對(duì)端的連接頭測(cè)試設(shè)備在制備工藝過程中測(cè)試互連結(jié)構(gòu)中信號(hào)通路的短路、連續(xù)性和電阻。然而探針組件中的信號(hào)通路，當(dāng)用于集成電路測(cè)試器時(shí)會(huì)隨后被破壞，而定時(shí)地將探針組件從測(cè)試器移去并手工測(cè)試其信號(hào)通路的連續(xù)性和電阻是困難且不方便的。通?？蓹z測(cè)或至少懷疑到信號(hào)通路的開路和短路破壞，因?yàn)樗鼈兺ǔ?dǎo)致IC出現(xiàn)測(cè)試失敗的特征圖案。但是，當(dāng)信號(hào)通路具有的電阻正好在可接收的范圍以外，則晶片測(cè)試的失敗將不能展示清晰的圖案，此時(shí)，盡管失敗的源頭事實(shí)上是互連結(jié)構(gòu)，仍會(huì)因測(cè)試失敗而可能將芯片不正確地棄用。
我們需要的是一種方便的方法，該方法在不必將它從其工作環(huán)境移走的條件下，迅速測(cè)試通過互連結(jié)構(gòu)的信號(hào)通路的短路、連續(xù)性和電阻。

發(fā)明內(nèi)容
互連結(jié)構(gòu)通常在集成電路(IC)測(cè)試器的輸入/輸出(I/O)端口和要測(cè)試的IC晶片的測(cè)試點(diǎn)之間提供多個(gè)信號(hào)通路。根據(jù)本發(fā)明的一方面，將IC測(cè)試器的I/O端口與晶片測(cè)試點(diǎn)連接的互連結(jié)構(gòu)的能力首先通過使用將這些I/O端口與參考晶片上測(cè)試點(diǎn)的類似排列進(jìn)行互相連接的互連結(jié)構(gòu)來檢驗(yàn)。
與被測(cè)試晶片的大小和形狀都相同的參考晶片，包括連接多組測(cè)試點(diǎn)的導(dǎo)體。當(dāng)測(cè)試器在其一個(gè)I/O端口產(chǎn)生測(cè)試信號(hào)時(shí)，該信號(hào)穿過互連系統(tǒng)到達(dá)參考晶片上的測(cè)試點(diǎn)。晶片內(nèi)的導(dǎo)體隨后向另一測(cè)試點(diǎn)傳送測(cè)試信號(hào)。該測(cè)試信號(hào)隨后通過互連結(jié)構(gòu)從該參考點(diǎn)返回到IC測(cè)試器的另一I/O端口。由此，可通過對(duì)測(cè)試器編程，從而通過該I/O端口向參考晶片傳送測(cè)試信號(hào)并在該信號(hào)通過另一I/O端口返回時(shí)查找該信號(hào)，來測(cè)試從任何測(cè)試器I/O端口到參考晶片上一測(cè)試點(diǎn)的信號(hào)通路的連續(xù)性。
通過連接那些信號(hào)通路及參考晶片的I/O端口之間的已知電流的傳輸信號(hào)并測(cè)量兩個(gè)I/O端口之間的電壓降，來測(cè)量通過互連結(jié)構(gòu)的信號(hào)通路的電阻。另外，測(cè)試器可通過兩個(gè)連接的I/O端口設(shè)置已知的電壓并測(cè)量在它們之間通過的電流。在任何一種情況下，兩個(gè)端口之間信號(hào)通路的系統(tǒng)電阻都隨后通過測(cè)試信號(hào)電壓和電流進(jìn)行計(jì)算。當(dāng)重復(fù)該工序以測(cè)量在多種端口組合之間的電阻時(shí)，在每個(gè)測(cè)試器I/O端口和它所連接的晶片測(cè)試點(diǎn)之間的通路電阻都可從該結(jié)果中計(jì)算出。
通過去除參考晶片、對(duì)一個(gè)測(cè)試器信道編程以向所選信號(hào)通路施加測(cè)試信號(hào)以及對(duì)其它的測(cè)試器信道編程以查找在其它信號(hào)通路上該信號(hào)的出現(xiàn)，可測(cè)試在所選信號(hào)通路和任何其它通過互連結(jié)構(gòu)的信號(hào)通路之間的短路。
因此本發(fā)明的一個(gè)目的是提供一種方法以檢驗(yàn)互連系統(tǒng)能否在IC測(cè)試器端口和在被測(cè)試晶片上的測(cè)試點(diǎn)之間提供連續(xù)的信號(hào)通路。
本發(fā)明的另一個(gè)目的是提供一種裝置以測(cè)量通過連接IC測(cè)試器端口和被測(cè)試晶片上測(cè)試點(diǎn)的互連結(jié)構(gòu)的信號(hào)通路的電阻。
本說明書的總結(jié)部分特別指出并清楚地提出了本發(fā)明的主題。然而，那些熟悉本專業(yè)的技術(shù)人員，通過參考附圖(其中，相同的標(biāo)號(hào)表示相同的部件)來閱讀說明書的其余部分，會(huì)充分理解本發(fā)明的構(gòu)成和操作方法，以及其它的優(yōu)點(diǎn)和目的。
附圖簡述

圖1是通過傳統(tǒng)互連結(jié)構(gòu)連接在測(cè)試中的晶片的典型現(xiàn)有技術(shù)的集成電路(IC)測(cè)試器的測(cè)試頭的簡化局部正視圖；圖2是一部分典型晶片的簡化局部平面圖；圖3以簡化框圖的形式表示了借助圖1的通過互連結(jié)構(gòu)連接IC晶片的引線點(diǎn)的測(cè)試頭來實(shí)現(xiàn)的現(xiàn)有技術(shù)測(cè)試器信道；圖4是根據(jù)本發(fā)明互連結(jié)構(gòu)下表面一部分的簡化平面圖；圖5是根據(jù)本發(fā)明參考晶片的簡化平面圖；圖6以簡化框圖形式示出了根據(jù)本發(fā)明的通過互連結(jié)構(gòu)連接IC晶片上引線點(diǎn)的一對(duì)測(cè)試器信道；
圖7示出了當(dāng)測(cè)量通路電阻時(shí)信號(hào)所通過的一組路徑；以及圖8以示意圖的形式示出了根據(jù)本發(fā)明參考晶片一部分的可替換實(shí)施例。
較佳實(shí)施例的描述本發(fā)明涉及測(cè)試通過任何類型互連結(jié)構(gòu)的信號(hào)通路的方法和設(shè)備，其中的互連結(jié)構(gòu)用以在晶片級(jí)集成電路(IC)測(cè)試器的輸入/輸出(I/O)端和要測(cè)試的IC晶片上的測(cè)試點(diǎn)之間傳送信號(hào)。由于本發(fā)明的特性最好從IC測(cè)試器的來龍去脈理解，故以下簡單地描述典型的IC測(cè)試器結(jié)構(gòu)。
集成電路測(cè)試器圖1是通過傳統(tǒng)互連結(jié)構(gòu)14連接測(cè)試中的晶片12的測(cè)試點(diǎn)的典型現(xiàn)有技術(shù)集成電路(IC)測(cè)試器的測(cè)試頭10的簡化局部正視圖。圖2是晶片12一部分的平面圖，圖3是表示安裝在圖1測(cè)試頭10中測(cè)試器電路的簡化框圖。參考圖1-3，測(cè)試頭10具有一組電路板，該電路板有在以晶片12的芯片20的形式實(shí)現(xiàn)的IC上進(jìn)行數(shù)字和模擬測(cè)試的電路。為了簡化，圖2示出的每個(gè)芯片20只有四個(gè)測(cè)試點(diǎn)21，但典型的IC芯片有多得多的測(cè)試點(diǎn)。測(cè)試頭10的I/O端口9通過一組彈簧管腳連接器16連接互連結(jié)構(gòu)14上表面的引線點(diǎn)。
互連結(jié)構(gòu)14通過一組探針18連接晶片12上的測(cè)試點(diǎn)21并在測(cè)試點(diǎn)21和探針18之間提供信號(hào)通路。測(cè)試點(diǎn)21可以，例如，是在晶片12表面上的導(dǎo)電片，且在這種情況下，探針18連接互連結(jié)構(gòu)14的下表面并具有起到測(cè)試點(diǎn)21作用的為了與晶片12上表面引線點(diǎn)接觸的尖端。或者，如另一個(gè)例子，探針18可以是與晶片12本身表面上引線點(diǎn)接觸的彈簧觸點(diǎn)，且在這種情況下，探針尖端本身成為由互連結(jié)構(gòu)14下表面的引線點(diǎn)接觸的“測(cè)試點(diǎn)”。
測(cè)試頭具有幾個(gè)提供一組測(cè)試器信道22的電路板，以連接晶片12的測(cè)試點(diǎn)21。每個(gè)信道22可包括用于向?qū)?yīng)的測(cè)試點(diǎn)21發(fā)送數(shù)字測(cè)試信號(hào)的三態(tài)驅(qū)動(dòng)器24以及用于接收在該引線點(diǎn)產(chǎn)生的IC輸出信號(hào)的比較器28。在數(shù)字測(cè)試中，在每個(gè)信道22中的可編程控制電路26向三態(tài)控制提供信號(hào)(三態(tài)和驅(qū)動(dòng))并驅(qū)動(dòng)驅(qū)動(dòng)器24的輸入以設(shè)置向測(cè)試點(diǎn)21發(fā)送的測(cè)試信號(hào)的狀態(tài)(高、低或三態(tài))?？刂齐娐?6也可向比較器28的輸入提供參考電壓(REF)。比較器28向控制電路提供輸出信號(hào)(狀態(tài))，IC輸出信號(hào)在電壓上是高于REF信號(hào)還是低于，從而指示IC輸出信號(hào)的邏輯狀態(tài)。
每個(gè)信道22也可包括用于在IC測(cè)試點(diǎn)執(zhí)行模擬測(cè)試的參數(shù)測(cè)試電路30，諸如漏電流測(cè)試。由控制數(shù)據(jù)(MODE)控制的一對(duì)繼電器32，可在數(shù)字測(cè)試中將驅(qū)動(dòng)器和比較器24和28連接于信道的I/O端口9，或可在參數(shù)測(cè)試中將參數(shù)測(cè)試電路30連接于I/O端口9。在一些測(cè)試器結(jié)構(gòu)中，一個(gè)單獨(dú)的參數(shù)測(cè)試電路可被幾個(gè)信道共享。
互連測(cè)試裝置由于彈簧管腳16比探針18分布的水平面積更加寬，所以互連結(jié)構(gòu)14必須向互連彈簧管腳16和探針18提供在水平和垂直方向上都延伸的信號(hào)通路?；ミB結(jié)構(gòu)14也可將諸如分立電阻或電容之類的元件加入到那些信號(hào)通路中。這樣互連結(jié)構(gòu)14可為具有一個(gè)以上互連層和元件的相對(duì)復(fù)雜的儀器。在測(cè)試晶片12之前，我們希望確認(rèn)，互連結(jié)構(gòu)14將能夠在每個(gè)測(cè)試頭I/O端口9和它要連接的晶片12上的測(cè)試點(diǎn)21之間提供電阻合適的信號(hào)通路。
根據(jù)本發(fā)明，為了測(cè)試通過互連結(jié)構(gòu)14的信號(hào)通路，我們首先提供在大小和形狀上與要測(cè)試的晶片相同的參考晶片，參考晶片提供了其表面上測(cè)試點(diǎn)的圖案，該圖案模仿了晶片12表面上測(cè)試點(diǎn)的圖案。當(dāng)參考晶片位于互連結(jié)構(gòu)14的下方時(shí)，若假定探針被正確排列，則探針18的每一個(gè)都接觸參考晶片對(duì)應(yīng)的測(cè)試點(diǎn)。在某些情況下，如下面所述，參考晶片也可包括在其表面上的附加的測(cè)試點(diǎn)(“參考點(diǎn)”)。在參考晶片內(nèi)應(yīng)用的導(dǎo)體將參考晶片的測(cè)試點(diǎn)群彼此相連以及與任何所提供的參考點(diǎn)連接。當(dāng)需要時(shí)，互連結(jié)構(gòu)14也可加以改進(jìn)以包括附加探針18和將參考晶片上每個(gè)參考點(diǎn)連接到測(cè)試頭10中的備用上的信號(hào)通路。
為了測(cè)試在第一測(cè)試器信道和在參考晶片表面上測(cè)試點(diǎn)之間的單一信號(hào)通路的連續(xù)性，對(duì)第一測(cè)試器信道編程以在其I/O端口發(fā)送測(cè)試信號(hào)，比如方波信號(hào)。該測(cè)試信號(hào)隨后通過互連結(jié)構(gòu)14上的通路傳送到測(cè)試點(diǎn)。參考晶片內(nèi)的導(dǎo)體隨后將測(cè)試信號(hào)轉(zhuǎn)送到晶片上的另一個(gè)測(cè)試點(diǎn)或參考點(diǎn)。該測(cè)試信號(hào)隨后通過互連結(jié)構(gòu)14傳送到被編程以檢測(cè)信號(hào)是否在I/O端口出現(xiàn)的第二測(cè)試器信道的I/O端口。這樣，我們可通過判定第二測(cè)試器信道是否已檢測(cè)到返回信號(hào)來判定互連結(jié)構(gòu)14是否已在第一測(cè)試器信道和其對(duì)應(yīng)的測(cè)試點(diǎn)之間提供了信號(hào)通路。如以下詳細(xì)描述的那樣，測(cè)試器內(nèi)的參數(shù)測(cè)試電路也可被用來測(cè)量測(cè)試器和參考晶片之間各種信號(hào)通路的電阻。
圖4是互連結(jié)構(gòu)14下表面一部分的簡化平面圖，互連結(jié)構(gòu)14包括用于接觸參考晶片上測(cè)試點(diǎn)的探針18(由小圓圈表示)。根據(jù)本發(fā)明，已改進(jìn)了互連結(jié)構(gòu)14以使它包括一組用于接觸參考晶片上附加參考點(diǎn)的探針36(在圖4中由小方塊表示)。通過互連結(jié)構(gòu)14的一組信號(hào)通路(TP，I/O和B)將探針18和36連接到互連結(jié)構(gòu)14上表面上的接觸片(彈簧管腳片)39，該互連結(jié)構(gòu)14通過彈簧管腳被測(cè)試器信道連接。在每個(gè)測(cè)試器信道和每個(gè)探針18之間的信號(hào)通路的電阻在圖4中用符號(hào)表示為電阻42。每個(gè)I/O通路在單獨(dú)的測(cè)試器信道I/O端口和連接晶片上普通測(cè)試點(diǎn)的對(duì)應(yīng)探針18之間傳送信號(hào)。從而，連接I/O線的測(cè)試器信道只連接了在被測(cè)試晶片上的單獨(dú)測(cè)試點(diǎn)。每個(gè)附加的通路(TP)都將備用的測(cè)試器信道連接到探針36中的一個(gè)以連接參考晶片上的參考點(diǎn)。互連結(jié)構(gòu)14也可提供將一個(gè)測(cè)試器信道連接于幾個(gè)探針18的“總線通路”(BUS)，從而測(cè)試器信道可通過一個(gè)BUS通路同時(shí)連接晶片上的幾個(gè)測(cè)試點(diǎn)。在圖4中出現(xiàn)了兩個(gè)這樣的BUS通路。
圖5是參考晶片38的簡化平面圖，它包括一組由圖4的探針18接觸的測(cè)試點(diǎn)41，設(shè)置引線點(diǎn)41以模仿被測(cè)試晶片12(圖2)表面上接觸測(cè)試點(diǎn)21的分布。參考晶片38還包括被圖4的探針36連接的一組附加的參考點(diǎn)46。參考晶片38內(nèi)的一組導(dǎo)體48連接參考點(diǎn)和測(cè)試點(diǎn)群。在圖5中還用虛線顯示了通過互連結(jié)構(gòu)14伸向互連結(jié)構(gòu)14表面上引線點(diǎn)39的信號(hào)通路(I/O，TP和BUS)。雖然每個(gè)導(dǎo)體可將大量的測(cè)試點(diǎn)41連接于給定的參考點(diǎn)46，但導(dǎo)體被設(shè)置得使被公共BUS通路連接的測(cè)試點(diǎn)41與分開的參考點(diǎn)46相連。
連續(xù)性的測(cè)試參考圖1和圖5，我們希望測(cè)試在連接于特定彈簧管腳片(片52)的測(cè)試器信道端口和特定晶片測(cè)試點(diǎn)41(點(diǎn)54)之間的特定I/O信號(hào)通路50的連續(xù)性。注意的是，導(dǎo)體48中的一個(gè)(導(dǎo)體55)將測(cè)試點(diǎn)54連接到一個(gè)參考點(diǎn)46(點(diǎn)56)，且該參考點(diǎn)56連接到另一彈簧管腳片58。為了測(cè)試在連接于彈簧管腳片52的測(cè)試器信道和測(cè)試點(diǎn)54之間通路的連續(xù)性，我們對(duì)IC測(cè)試器編程以三態(tài)驅(qū)動(dòng)器24(圖1)連接到導(dǎo)體48而不把特定驅(qū)動(dòng)器24連接到彈簧管腳片52。該驅(qū)動(dòng)器被編程以產(chǎn)生在高邏輯電平和低邏輯電平之間反復(fù)的方波測(cè)試信號(hào)。如果管腳片52和54之間的通路50是連續(xù)的，則將在管腳片54出現(xiàn)測(cè)試信號(hào)。導(dǎo)體55將向參考點(diǎn)56傳送測(cè)試信號(hào)，后者將隨后把測(cè)試信號(hào)傳送到連接彈簧管腳片58的一個(gè)剩余測(cè)試器信道。對(duì)該剩余的測(cè)試器信道編程以查找輸入的以預(yù)期方式在高邏輯電平和低邏輯電平之間反復(fù)的方波測(cè)試信號(hào)。由于它可通過使用多個(gè)測(cè)試器信道來同時(shí)連接幾個(gè)參考點(diǎn)46，所以測(cè)試器可以這種方式同時(shí)測(cè)試幾個(gè)信號(hào)通路。但是，連接于同一參考點(diǎn)46的信號(hào)通路必須一個(gè)個(gè)順序地被測(cè)試。
連續(xù)性的測(cè)試會(huì)錯(cuò)誤地指示在測(cè)試器和測(cè)試點(diǎn)41之間的I/O信號(hào)通路有故障，但事實(shí)上此時(shí)是測(cè)試器和參考點(diǎn)46之間的TP信號(hào)通路有故障。然而，這種連續(xù)性的出錯(cuò)的根源將是明顯的，因?yàn)橛泄收系腡P信號(hào)通路將使連接到同一TP信號(hào)通路的所有I/O和BUS信號(hào)通路都呈現(xiàn)為有故障。
當(dāng)有一個(gè)以上的BUS通路時(shí)，較佳為每個(gè)通過BUS通路連接的測(cè)試點(diǎn)41提供分開的導(dǎo)體48和參考點(diǎn)46，從而使所有的BUS通路都彼此隔離。這使BUS通路的連續(xù)性可以以測(cè)試I/O通路連續(xù)性的相同方式被同時(shí)測(cè)試。但是，當(dāng)有許多BUS通路時(shí)，也許不能實(shí)現(xiàn)為被BUS通路連接的每個(gè)測(cè)試點(diǎn)41提供分開的導(dǎo)體48和參考點(diǎn)46。在這種情況下，分開的BUS通路所連接的測(cè)試點(diǎn)41可以與同一導(dǎo)體48連接。然而，當(dāng)我們那樣做時(shí)，我們必須通過對(duì)測(cè)試器信道編程而使所有的導(dǎo)體48接地而非其連續(xù)性被測(cè)試的相關(guān)特殊BUS通路的一個(gè)導(dǎo)體接地，從而將BUS通路彼此隔離。我們對(duì)連接該特定相關(guān)BUS通路的測(cè)試器信道編程以便在該BUS通路上設(shè)置測(cè)試信號(hào)，并通過測(cè)試點(diǎn)46對(duì)連接非接地導(dǎo)體48的那個(gè)備用的測(cè)試器信道進(jìn)行編程以查找返回的測(cè)試信號(hào)。由于其它的導(dǎo)體48是接地的，測(cè)試信號(hào)除了通過其連續(xù)性被測(cè)試的通路以外無法找到通向非接地導(dǎo)體的路徑。因此，雖然BUS通路連接的連續(xù)性可使用該方法進(jìn)行測(cè)試，但它們必須順次地而不時(shí)同時(shí)去完成。
阻抗測(cè)試當(dāng)測(cè)試通過互連結(jié)構(gòu)14的每個(gè)信號(hào)通路的電阻42(圖4)時(shí)，參考晶片同樣有用。該通路電阻包括形成通路的導(dǎo)體的固有電阻，但也可以包括被插入到互連結(jié)構(gòu)14內(nèi)信號(hào)通路中的分立電阻器。
圖6示出了與圖2現(xiàn)有技術(shù)的測(cè)試器信道22類似的一組三個(gè)的測(cè)試器信道22A-22C?；ミB結(jié)構(gòu)14通過通路50B和50C將信道22B和22C與參考晶片38上的測(cè)試點(diǎn)54和60相連，通過通路50A將信道22A與參考點(diǎn)56相連。參考晶片38內(nèi)的導(dǎo)體55將所有三個(gè)管腳片54、56和60互相連接。
為了測(cè)量通路50B的電阻RB，設(shè)置信道22A的繼電器32A以將驅(qū)動(dòng)器24A連接于I/O端口9A，并且設(shè)置輸入到信道22A的驅(qū)動(dòng)器24A的DRIVE信號(hào)以驅(qū)使它的低輸出，以使輸出端口9A有效地接地。設(shè)置信道22B的繼電器32B以將信道的參數(shù)測(cè)試電路30B與其I/O端口9B連接。隨后參數(shù)測(cè)試電路30B在端口9B產(chǎn)生一電壓已知的DC信號(hào)并測(cè)量通過端口9B的所得電流。另外，參數(shù)測(cè)試電路30B可通過端口9B發(fā)送大小已知的電流并在端口9B測(cè)量得到的電壓。在任何一種情況下，假設(shè)當(dāng)DRIVE信號(hào)設(shè)置得使其輸出減小時(shí)，驅(qū)動(dòng)器24A對(duì)地的電阻可忽略時(shí)，信號(hào)電壓除以信號(hào)電流都基本等于在端口9B和地之間的總信號(hào)通路電阻RA+RB。當(dāng)驅(qū)動(dòng)器24A的對(duì)地電阻不可忽略而是已知的時(shí)候，可從計(jì)算的電阻減去它以得到通路電阻RA+RB。另外，在測(cè)量中，可提供附加的繼電器32A以使終端9A直接接地，從而旁路驅(qū)動(dòng)器24A的電阻。當(dāng)通路50B包括明顯大于返回通路50A的固有電阻RA的嵌入電阻器RB時(shí)，計(jì)算的通路電阻值RA+RB將非常接近于電阻器RB的電阻，這時(shí)，RB可作為該通路電阻的電阻值。
另一方面，當(dāng)通路50A的電阻RA不可忽略的時(shí)候，我們可用附加的工序以單單判定電阻器RB的大小。假設(shè)如圖7中所示的，我們將以上概括的電阻測(cè)量工序使用三次以測(cè)量信號(hào)通路50A和50C的總電阻R1、通路50B和50C的總電阻R2以及通路50A和50B的總電阻R3。現(xiàn)在我們有三個(gè)等式，在其中有三個(gè)未知量(RA、RB和RC)RA+RC＝R1RB+RC＝R2RA+RB＝R3求解RA、RB和RC，我們得到，RA＝(+R1-R2+R3)/2RB＝(-R1+R2+R3)/2RC＝(+R1+R2-R3)/2。因此，只要參考晶片38連接的所有測(cè)試點(diǎn)或參考點(diǎn)群至少有三個(gè)，我們就能使用上述的工序和計(jì)算來判定在測(cè)試器信道的I/O端口和其連接的在參考晶片上的測(cè)試點(diǎn)或參考點(diǎn)之間的電阻。
注意的是，不必為了測(cè)試互連結(jié)構(gòu)信號(hào)通路的連續(xù)性和電阻而在參考晶片38上提供參考點(diǎn)36，只要參考晶片38內(nèi)的導(dǎo)體42將每個(gè)測(cè)試點(diǎn)41連接于其它的測(cè)試點(diǎn)41就可以了。在這種情況下，當(dāng)測(cè)試到其它測(cè)試點(diǎn)通路的測(cè)試信號(hào)通路連續(xù)性或電阻時(shí)，一個(gè)測(cè)試點(diǎn)41可起到參考點(diǎn)的作用。
只要沒有其它的BUS通路連接到同一導(dǎo)體48，在測(cè)試器信道和連接到導(dǎo)體48的任何測(cè)試點(diǎn)41之間的BUS通路的阻抗就可以如上所述地進(jìn)行測(cè)試。
帶工作電路的參考晶片圖8以示意圖的形式示出了參考晶片68一部分的可替換實(shí)施例，它還具有以類似于被互連結(jié)構(gòu)連接的DUT上的測(cè)試點(diǎn)排列的方式排列的測(cè)試點(diǎn)41。測(cè)試點(diǎn)41被晶片68內(nèi)的導(dǎo)體48連接。參考晶片68包括通過低阻抗通路與外部地電勢(shì)連接的測(cè)試點(diǎn)71以及一組通過晶體管70，每個(gè)晶體管通過測(cè)試點(diǎn)71連接于一個(gè)導(dǎo)體48和地之間?？赏ㄟ^互連結(jié)構(gòu)由一個(gè)剩余的測(cè)試器信道連接的附加測(cè)試點(diǎn)72連接于控制通過晶體管70柵的一組驅(qū)動(dòng)器74的每一個(gè)輸入端。
晶片68還包括向一組具有連接導(dǎo)體48的輸出的三態(tài)驅(qū)動(dòng)器78供應(yīng)作為輸入的測(cè)試信號(hào)(TEST)的振蕩器76。反相器80將測(cè)試點(diǎn)72與驅(qū)動(dòng)器78的三態(tài)控制輸入進(jìn)行耦合。當(dāng)備用的信道在測(cè)試點(diǎn)72確認(rèn)控制信號(hào)時(shí)，驅(qū)動(dòng)器74打開晶體管70，驅(qū)動(dòng)器78被三態(tài)驅(qū)動(dòng)。當(dāng)備用的信道在測(cè)試點(diǎn)72不確認(rèn)控制信號(hào)時(shí)，驅(qū)動(dòng)器74關(guān)閉晶體管70，且三態(tài)驅(qū)動(dòng)器78緩沖在導(dǎo)體48上振蕩器76的TEST信號(hào)輸出。
為了測(cè)試通過互連結(jié)構(gòu)將測(cè)試點(diǎn)41與IC測(cè)試器信道連接的信號(hào)通路的連續(xù)性，備用的測(cè)試器信道使驅(qū)動(dòng)器74關(guān)閉通過晶體管70，從而它們不會(huì)使導(dǎo)體48接地。備用的測(cè)試器信道還打開驅(qū)動(dòng)器78，從而它們將緩沖在導(dǎo)體48上的振蕩TEST信號(hào)。TEST信號(hào)通過測(cè)試點(diǎn)41和互連結(jié)構(gòu)的信號(hào)通路返回到測(cè)試器信道。對(duì)每個(gè)測(cè)試器信道進(jìn)行編程以監(jiān)測(cè)其本身的I/O端口，由此判定TEST信號(hào)是否被接收到，從而確認(rèn)通過互連結(jié)構(gòu)的信號(hào)通路的連續(xù)性。
為了測(cè)量通過互連結(jié)構(gòu)的不同信號(hào)通路的電阻，備用的測(cè)試器信道三態(tài)驅(qū)動(dòng)器78和信號(hào)驅(qū)動(dòng)器74打開通過晶體管70，從而它們使導(dǎo)體48接地。測(cè)試器信道內(nèi)的參數(shù)測(cè)試單元可隨后直接測(cè)量每個(gè)信道輸出端口和地之間的總通路電阻。當(dāng)必要時(shí)，每個(gè)通過晶體管70的估算的電阻和從點(diǎn)71到地的估算電阻可從每次電阻測(cè)量中減去，從而估算每個(gè)通過互連結(jié)構(gòu)的信號(hào)通路的電阻。
當(dāng)只測(cè)試通過互連結(jié)構(gòu)的信號(hào)通路的連續(xù)性，而不測(cè)量通路電阻時(shí)，驅(qū)動(dòng)器74和通過晶體管70可從參考晶片38中省略。由于驅(qū)動(dòng)器78不需要三態(tài)驅(qū)動(dòng)器，所以測(cè)試點(diǎn)72和反相器80也可省略。
當(dāng)只測(cè)量信號(hào)通路電阻，而不測(cè)試連續(xù)性時(shí)，導(dǎo)體48可永久地接地。在這種情況下，測(cè)試點(diǎn)72、驅(qū)動(dòng)器74和78、振蕩器76以及反相器80將從晶片38中省略。
短路測(cè)試通過除去參考晶片從而所有的信號(hào)通路都是開路、對(duì)測(cè)試器信道編程以向所選信號(hào)通路施加測(cè)試信號(hào)、以及對(duì)其它的測(cè)試器信道編程以查找在任何其它信號(hào)通路上信號(hào)的出現(xiàn)，能檢測(cè)在任何所選信號(hào)通路和任何其它通過互連結(jié)構(gòu)14的信號(hào)通路之間的短路。
因此顯示描述了一種系統(tǒng)，該系統(tǒng)用于測(cè)試通過任何種類互連結(jié)構(gòu)將集成電路測(cè)試器的端口與測(cè)試中的IC晶片的點(diǎn)進(jìn)行連接的信號(hào)通路的連續(xù)性和電阻。雖然上述的說明書已描述了本發(fā)明的較佳實(shí)施例，但本專業(yè)的熟練人士仍可在主要方面不脫離本發(fā)明的條件下對(duì)較佳實(shí)施例作出許多修改。因此，所附的權(quán)利要求旨在覆蓋所有這樣的落在本發(fā)明真實(shí)范圍和精神之內(nèi)的修改。
權(quán)利要求
1.一種測(cè)試互連結(jié)構(gòu)內(nèi)信號(hào)通路的方法，其中的互連結(jié)構(gòu)用于將集成電路(IC)測(cè)試器的端口與設(shè)置在被測(cè)試IC晶片上的第一測(cè)試點(diǎn)互相連接，該方法包括以下步驟提供一參考晶片，在該晶片上有多個(gè)第二測(cè)試點(diǎn)，它們以基本類似于在所述IC晶片上所述第一測(cè)試點(diǎn)的排列方式排列，且有與所述第二測(cè)試點(diǎn)互連的導(dǎo)體；用所述的互連結(jié)構(gòu)將每一個(gè)所述第二測(cè)試點(diǎn)與所述端口中的一個(gè)分開的端口互相連接；以及對(duì)所述的IC測(cè)試器編程，使它通過在所述互連結(jié)構(gòu)內(nèi)的所述信號(hào)通路和所述導(dǎo)體從一個(gè)所述的端口向另一個(gè)所述的端口發(fā)送測(cè)試信號(hào)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，還包含對(duì)所述IC測(cè)試器編程以判定所述測(cè)試信號(hào)是否已到達(dá)所述另一端口的步驟。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述測(cè)試信號(hào)的大小是上下波動(dòng)的。
4.根據(jù)權(quán)利要求3的方法，其特征在于，還包含對(duì)所述IC測(cè)試器編程以判定所述測(cè)試信號(hào)的大小是否在所述另一端口上下波動(dòng)的步驟。
5.根據(jù)權(quán)利要求1的方法，其特征在于，還包含在所述一個(gè)端口測(cè)量所述測(cè)試信號(hào)電壓的步驟。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，還包含計(jì)算所述測(cè)試信號(hào)的所述電壓與所述測(cè)試信號(hào)的電流比的步驟。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，還包含在所述一個(gè)端口測(cè)量所述測(cè)試信號(hào)電流的步驟。
8.根據(jù)權(quán)利要求5所述的方法，其特征在于，還包含計(jì)算所述測(cè)試信號(hào)的電壓與所述測(cè)試信號(hào)的電流的比的步驟。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，還包含步驟將另一所述端口接地；測(cè)量所述測(cè)試信號(hào)的大??；以及根據(jù)所測(cè)的所述測(cè)試信號(hào)的大小計(jì)算通路電阻。
10.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述的IC晶片和所述的參考晶片在大小和形狀上是相似的。
11.一種測(cè)量互連結(jié)構(gòu)內(nèi)信號(hào)通路電阻的方法，其中的互連結(jié)構(gòu)用于將集成電路(IC)測(cè)試器的端口與至少三個(gè)設(shè)置在被測(cè)試IC晶片上的第一測(cè)試點(diǎn)互相連接，該方法包括以下步驟提供一參考晶片，在該晶片上至少有三個(gè)與在所述IC晶片上所述的至少三個(gè)第一測(cè)試點(diǎn)排列方式基本相同的第二測(cè)試點(diǎn)，且在至少三個(gè)第二測(cè)試點(diǎn)上有互連的導(dǎo)體；用所述的互連結(jié)構(gòu)將每一個(gè)所述的至少三個(gè)第二測(cè)試點(diǎn)與所述端口中的一個(gè)分開的端口互相連接；以及在所述至少三個(gè)端口的至少三對(duì)獨(dú)一無二的端口之間傳送測(cè)試信號(hào)。
12.根據(jù)權(quán)利要求11所述的方法，其特征在于，還包含下列步驟測(cè)量每個(gè)所述測(cè)試信號(hào)的大?。灰约案鶕?jù)所測(cè)的所述測(cè)試信號(hào)的大小計(jì)算所述信號(hào)通路的電阻。
13.根據(jù)權(quán)利要求12所述的方法，其特征在于，還包含當(dāng)在所述至少三個(gè)端口的三對(duì)獨(dú)一無二的端口之間傳送所述測(cè)試信號(hào)時(shí)將所述的每一對(duì)中的一個(gè)端口接地的步驟。
14.一種測(cè)量互連結(jié)構(gòu)內(nèi)信號(hào)通路的方法，其中的互連結(jié)構(gòu)用于將集成電路(IC)測(cè)試器的端口與設(shè)置在被測(cè)試IC晶片上的第一測(cè)試點(diǎn)互相連接，該方法包括下列步驟提供一參考晶片，在該晶片上有多個(gè)與在所述IC晶片上的所述第一測(cè)試點(diǎn)排列方式基本相同的第二測(cè)試點(diǎn)，且具有一參考點(diǎn)，并具有將所述第二測(cè)試點(diǎn)與所述參考點(diǎn)互相連接的導(dǎo)體；用所述的互連結(jié)構(gòu)將每一個(gè)所述的第二測(cè)試點(diǎn)以及所述的參考點(diǎn)與所述端口中一個(gè)分開的端口互相連接；以及對(duì)所述的IC測(cè)試器編程，以通過在所述互連結(jié)構(gòu)內(nèi)的所述信號(hào)通路以及所述導(dǎo)體從與所述的第二測(cè)試點(diǎn)中的一個(gè)互連的所述端口中的一個(gè)向連接到所述參考點(diǎn)的另一個(gè)所述端口發(fā)送測(cè)試信號(hào)。
15.根據(jù)權(quán)利要求14所述的方法，其特征在于，還包含對(duì)所述IC測(cè)試器編程以判定所述測(cè)試信號(hào)是否已到達(dá)所述另一端口的步驟。
16.根據(jù)權(quán)利要求14所述的方法，其特征在于，所述的測(cè)試信號(hào)在高邏輯電平和低邏輯電平之間反復(fù)。
17.根據(jù)權(quán)利要求16所述的方法，其特征在于，還包含對(duì)所述IC測(cè)試器編程以判定所述測(cè)試信號(hào)是否在所述另一端口反復(fù)于所述高邏輯電平和低邏輯電平之間。
18.根據(jù)權(quán)利要求14所述的方法，其特征在于，還包含在所述端口中的一個(gè)測(cè)量所述測(cè)試信號(hào)電壓的步驟。
19.根據(jù)權(quán)利要求18所述的方法，其特征在于，還包含計(jì)算所述測(cè)試信號(hào)電壓與所述測(cè)試信號(hào)電流的比的步驟。
20.根據(jù)權(quán)利要求14所述的方法，其特征在于，還包含測(cè)量所述測(cè)試信號(hào)電流的步驟。
21.根據(jù)權(quán)利要求20所述的方法，其特征在于，還包含計(jì)算所述測(cè)試信號(hào)的電壓與測(cè)得的所述測(cè)試信號(hào)電流的比率的步驟。
22.根據(jù)權(quán)利要求14所述的方法，其特征在于，還包含以下步驟將另一所述端口接地；測(cè)量所述測(cè)試信號(hào)的大??；以及根據(jù)所測(cè)得的所述測(cè)試信號(hào)的大小計(jì)算通路電阻。
23.一種測(cè)量互連結(jié)構(gòu)內(nèi)信號(hào)通路的方法，其中的互連結(jié)構(gòu)用于將集成電路(IC)測(cè)試器的端口與設(shè)置在被測(cè)試IC晶片上的第一測(cè)試點(diǎn)互相連接，該方法包括下列步驟提供一參考晶片，在該晶片上有多個(gè)與在所述IC晶片上所述的第一測(cè)試點(diǎn)排列方式基本相同的第二測(cè)試點(diǎn)，且有在所述第二測(cè)試點(diǎn)產(chǎn)生測(cè)試信號(hào)的裝置；用所述的互連結(jié)構(gòu)將每一個(gè)所述的第二測(cè)試點(diǎn)與所述端口中一個(gè)分開的端口互相連接；以及對(duì)所述的IC測(cè)試器編程，以監(jiān)測(cè)所述的端口從而判定所述測(cè)試信號(hào)是否已到達(dá)所述端口。
24.根據(jù)權(quán)利要求23所述的方法，其特征在于，所述的測(cè)試信號(hào)的大小是上下波動(dòng)的。
25.根據(jù)權(quán)利要求24所述的方法，其特征在于，還包含對(duì)所述IC測(cè)試器編程以判定所述測(cè)試信號(hào)的大小是否在所述另一端口上下波動(dòng)的步驟。
26.一種測(cè)量互連結(jié)構(gòu)內(nèi)信號(hào)通路電阻的方法，其中的互連結(jié)構(gòu)用于將集成電路(IC)測(cè)試器的端口與設(shè)置在被測(cè)試IC晶片上的第一測(cè)試點(diǎn)互相連接，該方法包括下列步驟提供一參考晶片，在該晶片上有多個(gè)與在所述IC晶片上所述的第一測(cè)試點(diǎn)排列方式基本相同的第二測(cè)試點(diǎn)，以及將所述測(cè)試點(diǎn)接地的裝置；用所述的互連結(jié)構(gòu)將每一個(gè)所述的第二測(cè)試點(diǎn)與所述端口中一個(gè)分開的端口互相連接；以及對(duì)所述的IC測(cè)試器編程，以測(cè)量在所述接地的第二測(cè)試點(diǎn)的所述端口之間的信號(hào)通路電阻。
27.一種測(cè)量互連結(jié)構(gòu)內(nèi)信號(hào)通路的設(shè)備，其中的互連結(jié)構(gòu)用于將集成電路(IC)測(cè)試器的端口與設(shè)置在被測(cè)試IC晶片上的第一測(cè)試點(diǎn)互相連接，該設(shè)備包括一參考晶片，其大小和形狀與所述被測(cè)試的IC晶片相同，在所述的參考晶片上有多個(gè)與在所述IC晶片上所述的第一測(cè)試點(diǎn)排列方式基本相同的第二測(cè)試點(diǎn)。
28.根據(jù)權(quán)利要求27所述的設(shè)備，其特征在于，所述的參考晶片還包含連接所述測(cè)試點(diǎn)群的導(dǎo)體。
29.根據(jù)權(quán)利要求27所述的設(shè)備，其特征在于，所述參考晶片還包含用于選擇性地將所述測(cè)試點(diǎn)接地以響應(yīng)作為輸入提供給所述參考晶片的信號(hào)的電路裝置。
30.根據(jù)權(quán)利要求27所述的設(shè)備，其特征在于，所述參考晶片還包含用于在所述測(cè)試點(diǎn)上產(chǎn)生測(cè)試信號(hào)的電路裝置。
31.根據(jù)權(quán)利要求30所述的設(shè)備，其特征在于，所述測(cè)試信號(hào)幅度是上下波動(dòng)的。
32.根據(jù)權(quán)利要求27所述的設(shè)備，其特征在于，所述參考晶片還包含選擇性地將所述測(cè)試點(diǎn)接地并在所述測(cè)試點(diǎn)上產(chǎn)生測(cè)試信號(hào)以響應(yīng)作為輸入提供給所述參考晶片的控制信號(hào)的電路裝置。
33.根據(jù)權(quán)利要求32所述的設(shè)備，其特征在于，所述的測(cè)試信號(hào)幅度是上下波動(dòng)的。
全文摘要
通過使用互連結(jié)構(gòu)連接參考晶片上相同排列的測(cè)試點(diǎn)測(cè)試連接集成電路(IC)測(cè)試器的輸入/輸出(I/O)端和晶片上IC芯片測(cè)試點(diǎn)的互連結(jié)構(gòu)內(nèi)的信號(hào)通路的連續(xù)性、短路和電阻。參考晶片內(nèi)的導(dǎo)體將測(cè)試點(diǎn)群互相連接。測(cè)試器可隨后通過在那些在參考晶片內(nèi)的信號(hào)通路和互連導(dǎo)體的端口對(duì)之間發(fā)送測(cè)試信號(hào)來測(cè)試通過互連結(jié)構(gòu)的信號(hào)通路的連續(xù)性。測(cè)試器內(nèi)的參數(shù)測(cè)試單元也可通過將通過其I/O端口對(duì)上電壓降大小與其在I/O端口對(duì)之間發(fā)送的電流大小進(jìn)行比較來判定通過互連結(jié)構(gòu)的信號(hào)通路的阻抗。
文檔編號(hào)G01R27/02GK1436307SQ01810946
公開日2003年8月13日 申請(qǐng)日期2001年3月27日 優(yōu)先權(quán)日2000年4月13日
發(fā)明者R·G·惠藤, B·N·埃爾德里奇 申請(qǐng)人:佛姆法克特股份有限公司