專利名稱：具有外圍溝槽電容器的互補(bǔ)金屬氧化物半導(dǎo)體圖像傳感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體來說涉及圖像傳感器，且特定來說(但非排他地)涉及具有外圍電容器的CMOS成像傳感器。
背景技術(shù)：
圖像傳感器已變得無所不在。其廣泛地用于數(shù)字靜物相機(jī)、蜂窩式電話、安全相機(jī)、醫(yī)療裝置、汽車及其它應(yīng)用中。用于制造圖像傳感器且特定來說制造互補(bǔ)金屬氧化物半導(dǎo)體(“CMOS”)圖像傳感器(“CIS”)的技術(shù)已不斷以較大步伐前進(jìn)?，F(xiàn)代圖像傳感器應(yīng)用提出對較快速處理速度及較佳圖像質(zhì)量的需求，而同時(shí)預(yù)期圖像傳感器的物理大小的最小化。因此，需要開發(fā)新架構(gòu)來改進(jìn)性能同時(shí)維持或減小圖像傳感器電路的大小以與這些需求保持同步。

發(fā)明內(nèi)容
本申請案提供一種制作互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)圖像傳感器的方法，所述方法包括提供具有像素陣列區(qū)域及外圍電路區(qū)域的外延層；在所述外延層的前側(cè)上形成掩模，其中所述掩模包含所述像素陣列區(qū)域中的第一開口及所述外圍電路區(qū)域中的第二開口 ；穿過所述第一及第二開口蝕刻所述外延層以形成所述像素陣列區(qū)域中的第一溝槽及所述外圍電路區(qū)域中的第二溝槽；使用所述第一溝槽形成淺溝槽隔離結(jié)構(gòu)以隔離所述像素陣列區(qū)域中的鄰近像素；及使用所述外圍電路區(qū)域中的所述第二溝槽形成溝槽電容器。本申請案還提供一種制作互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)圖像傳感器的方法，所述方法包括提供具有像素陣列區(qū)域及外圍電路區(qū)域的外延層；在所述外延層的前側(cè)上形成掩模，其中所述掩模包含所述像素陣列區(qū)域中的第一多個(gè)開口及所述外圍電路區(qū)域中的第二多個(gè)開口 ；穿過所述第一及第二開口蝕刻所述外延層以形成所述像素陣列區(qū)域中的第一多個(gè)溝槽及所述外圍電路區(qū)域中的第二多個(gè)溝槽；在所述第一多個(gè)溝槽中的每一者中形成淺溝槽隔離結(jié)構(gòu)以隔離所述像素陣列區(qū)域中的鄰近像素；及使用所述外圍電路區(qū)域中的所述第二多個(gè)溝槽形成溝槽電容器。本申請案還提供一種互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)圖像傳感器，其包括外延層；像素陣列，其形成于所述外延層的前側(cè)上所述圖像傳感器的像素陣列區(qū)域中，其中所述像素陣列包含安置于鄰近像素之間以用于隔離所述像素陣列區(qū)域中的所述像素的一個(gè)或一個(gè)以上淺溝槽隔離結(jié)構(gòu)；及溝槽電容器，其形成于所述外延層的所述前側(cè)上所述圖像傳感器的外圍電路區(qū)域中。


參考以下各圖描述本發(fā)明的非限制性及非窮盡性實(shí)施例，其中除非另有說明，否則在所有各個(gè)視圖中相似參考編號指代相似部件。圖I是根據(jù)本發(fā)明的實(shí)施例的CMOS圖像傳感器的功能框圖及橫截面圖。
圖2A到21圖解說明根據(jù)本發(fā)明的實(shí)施例制作CMOS圖像傳感器的工藝。圖3是根據(jù)本發(fā)明的實(shí)施例供在CMOS圖像傳感器中使用的溝槽電容器的底部電極的平面圖及截面圖。圖4是根據(jù)本發(fā)明的另一實(shí)施例供在CMOS圖像傳感器中使用的溝槽電容器的底部電極的平面圖及截面圖。圖5是圖解說明根據(jù)本發(fā)明的實(shí)施例的CMOS圖像傳感器的像素陣列區(qū)域內(nèi)的兩個(gè)四晶體管(“4T”)像素及外圍電路區(qū)域內(nèi)的取樣電路的實(shí)施例的電路圖。
具體實(shí)施例方式本文中描述具有外圍溝槽電容器的CMOS圖像傳感器的實(shí)施例。在以下說明中，為提供對各實(shí)施例的透徹理解而闡述了眾多特定細(xì)節(jié)。然而，所屬領(lǐng)域的技術(shù)人員將認(rèn)識到，可在無所述特定細(xì)節(jié)中的一者或一者以上的情況下或借助其它方法、組件、材料等來實(shí)踐本文中所描述的技術(shù)。在其它實(shí)例中，未詳細(xì)展示或描述眾所周知的結(jié)構(gòu)、材料或操作以避免使某些方面模糊?！け菊f明書通篇所提及的“一個(gè)實(shí)施例”或“一實(shí)施例”意指結(jié)合所述實(shí)施例所描述的特定特征、結(jié)構(gòu)或特性包含于本發(fā)明的至少一個(gè)實(shí)施例中。因此，在本說明書通篇中多處出現(xiàn)的短語“在一實(shí)施例中”或“在一實(shí)施例中”未必全部指代同一實(shí)施例。此外，所述特定特征、結(jié)構(gòu)或特性可以任何適合的方式組合于一個(gè)或一個(gè)以上實(shí)施例中。例如“頂部”、“向下”、“上面”、“下面”的方向性術(shù)語是參考正描述的圖的定向而使用的。圖I是根據(jù)本發(fā)明的實(shí)施例具有外圍溝槽電容器115的CMOS圖像傳感器100的功能框圖及橫截面圖。CMOS圖像傳感器100的所圖解說明實(shí)施例包含像素陣列區(qū)域105及外圍電路區(qū)域110。在一個(gè)實(shí)例中，外圍電路區(qū)域110包含在物理上并不位于像素陣列區(qū)域105內(nèi)而是與其上制作CMOS圖像傳感器100的半導(dǎo)體裸片102的外圍接界的電路。像素陣列區(qū)域105包含成像像素(例如，像素P1、P2、…、Pn)的二維(“2D”)陣列。如所圖解說明，每一像素布置到一行(例如，行Rl到Ry)及一列(例如，列Cl到Cx)中以獲取人、地方或?qū)ο蟮膱D像數(shù)據(jù)，接著可使用所述圖像數(shù)據(jù)再現(xiàn)所述人、地方或?qū)ο蟮?D圖像。朝向圖I的底部展示的是包含于像素陣列區(qū)域105中的實(shí)例性成像像素Pi的橫截面圖。成像像素Pi的所圖解說明實(shí)施例包含外延(“EPI”)層125、淺溝槽隔離(“STI”)結(jié)構(gòu)140、光電二極管區(qū)145、浮動擴(kuò)散部150及柵極氧化物155、傳送柵極電極160及側(cè)壁間隔件165。在圖I的所圖解說明實(shí)施例中，外延層125為在硅襯底(未展示)上外延生長的娃層。在一個(gè)實(shí)例中，上面生長外延層125的娃襯底可為經(jīng)p+型摻雜娃,而外延層125本身被摻雜為P型摻雜的中間水平。成像像素Pi中還包含傳送柵極電極160，傳送柵極電極160經(jīng)耦合以將在光電二極管區(qū)145中所積累的電荷傳送到浮動擴(kuò)散部150。在一個(gè)實(shí)施例中，傳送柵極電極160為多結(jié)晶硅(即，多晶硅)結(jié)構(gòu)。柵極氧化物155安置于傳送柵極電極160與外延層125的前側(cè)之間以將傳送柵極電極160與外延層125的表面隔離。在操作期間，入射光由成像像素Pi吸收。響應(yīng)于所接收光而產(chǎn)生電子-空穴對。所述電子接著被收集在光電二極管區(qū)145中、借助傳送柵極電極160傳送到浮動擴(kuò)散部150并轉(zhuǎn)換成待由位于外圍電路區(qū)域110中的電路接收、處理及存儲的電信號。如所展示，STI結(jié)構(gòu)140安置于外延層125中在成像像素Pi與鄰近成像像素之間以隔離所述鄰近成像像素。舉例來說，STI結(jié)構(gòu)140可經(jīng)配置以充當(dāng)使電荷載流子(例如，光生電子)不擴(kuò)散到鄰近成像像素中的勢壘。外圍電路區(qū)域110的所圖解說明實(shí)例可包含耦合到像素陣列以控制像素陣列的操作特性的控制電路。舉例來說，所述控制電路可產(chǎn)生用于控制圖像獲取的快門信號。在每一像素已獲取其圖像數(shù)據(jù)或圖像電荷之后，通過包含于外圍電路區(qū)域110中的讀出電路從浮動擴(kuò)散部150讀出圖像數(shù)據(jù)。所述讀出電路可包含取樣電路、放大電路或其它電路。所述讀出電路接著將圖像數(shù)據(jù)傳送到也包含于外圍電路區(qū)域110中的功能邏輯以存儲圖像數(shù)據(jù)或甚至通過應(yīng)用后圖像效應(yīng)(例如，剪裁、旋轉(zhuǎn)、移除紅眼、調(diào)整亮度、調(diào)整反差或其它操作)來操縱所述圖像數(shù)據(jù)。在一個(gè)實(shí)施例中，讀出電路可一次沿著讀出列線(所圖解說明)讀出一行圖像數(shù)據(jù)或可使用多種其它技術(shù)(未圖解說明)讀出所述圖像數(shù)據(jù)。 包含于外圍電路區(qū)域110中的電路通常需要一個(gè)或一個(gè)以上大值電容器來進(jìn)行適當(dāng)操作。舉例來說，包含于讀出電路中的取樣電路可包含用于對借助成像像素所獲取的圖像數(shù)據(jù)進(jìn)行取樣的大值電容器。對于這些大值電容器，常規(guī)CMOS圖像傳感器通常包含平面結(jié)構(gòu)的電容器。也就是說，常規(guī)平面結(jié)構(gòu)的電容器包含安置于各自充當(dāng)所述電容器的相應(yīng)電極/板的兩個(gè)半導(dǎo)體材料平面層之間的電介質(zhì)平面層。然而，平面結(jié)構(gòu)的電容器占據(jù)半導(dǎo)體裸片的相對大的面積且可難以(如果并非不可能的話)進(jìn)行縮放。因此，在常規(guī)CMOS圖像傳感器的外圍電路區(qū)域中使用平面結(jié)構(gòu)的電容器限制了半導(dǎo)體裸片的可縮放性。因此，本發(fā)明的實(shí)施例包含減小外圍電路區(qū)域110中的大值電容器所需要的物理面積的溝槽電容器115。替代地或另外，溝槽電容器115可提供增加的電容，同時(shí)維持或減小外圍電路區(qū)域110中的電容器的所需面積。圖I的底部圖解說明包含于外圍電路區(qū)域110中的實(shí)例性溝槽電容器115的橫截面圖。溝槽電容器115的所圖解說明實(shí)例包含一個(gè)或一個(gè)以上溝槽120、電介質(zhì)層130、多晶硅層135及外延層125的經(jīng)摻雜部分195。因此，在所圖解說明實(shí)施例中，電介質(zhì)層130充當(dāng)溝槽電容器115的電介質(zhì)，多晶硅層135充當(dāng)溝槽電容器115的頂部電極/板，且外延層125的經(jīng)摻雜部分195充當(dāng)溝槽電容器115的底部電極/板。通過將溝槽結(jié)構(gòu)用于電容器115，當(dāng)與平面結(jié)構(gòu)的電容器相比時(shí)，電容器115針對半導(dǎo)體裸片102的所設(shè)定面積的電容增加。舉例來說，假定溝槽120具有O. I微米的近似寬度w、0. 3微米的深度d及O. I微米的間隔，則當(dāng)與相同電容的平面結(jié)構(gòu)的電容器相比時(shí)電容器115所占據(jù)的面積降低到大約1/4。換句話說，溝槽電容器115可僅需要用于平面結(jié)構(gòu)的電容器的面積的大約四分之一。因此，在一個(gè)實(shí)施例中，假定平面結(jié)構(gòu)的電容器占據(jù)半導(dǎo)體裸片的總大小的20%，則通過使用溝槽電容器(例如溝槽電容器115)，可實(shí)現(xiàn)半導(dǎo)體裸片102的總大小的15%減小。圖2A到21圖解說明根據(jù)本發(fā)明的實(shí)施例制作CMOS圖像傳感器100的工藝。在圖2A中，提供具有像素陣列區(qū)域及外圍電路區(qū)域的外延層125。接下來，在外延層125的前側(cè)上生長氧化物層172。在一個(gè)實(shí)施例中，在氧化物層172上方沉積氮化物層(未展示)。如圖2B中所展示，接著在外延層125的前側(cè)上于氧化物層172的表面上形成掩模170。將掩模170形成為包含像素陣列區(qū)域中的用于形成用于STI結(jié)構(gòu)(例如，STI140)的溝槽的至少一個(gè)開口 175且還包含外圍電路區(qū)域中的用于形成用于溝槽電容器(例如，溝槽電容器115)的溝槽的至少一個(gè)開口 180。在一個(gè)實(shí)施例中，掩模170為用于形成STI結(jié)構(gòu)的常規(guī)STI掩模，其中所述STI掩模已經(jīng)修改而包含外圍電路區(qū)域中的用于形成溝槽電容器的額外開口。接著穿過開口 175及180蝕刻外延層125及氧化物層172以形成像素陣列區(qū)域及外圍電路區(qū)域兩者中的溝槽。因此，在一個(gè)實(shí)施例中，蝕刻外延層125包含同時(shí)蝕刻像素陣列區(qū)域及外圍電路區(qū)域中的分別用于STI結(jié)構(gòu)及溝槽電容器的溝槽。圖2C圖解說明在蝕刻之后在外延層125中形成的所得溝槽。如圖2C中所展示，外圍電路區(qū)域中的用于溝槽電容器的溝槽具有分別大致等于形成于像素陣列區(qū)域中的用于STI結(jié)構(gòu)的溝槽的高度h2及寬度w2的高度hi及寬度wl。接下來，重新開始用于CMOS圖像傳感器的正常工藝流程，包含形成STI結(jié)構(gòu)140。舉例來說，在移除掩模170之后，可在整個(gè)圖像傳感器100上方熱生長氧化物(未展示)，且可接著通過例如化學(xué)氣相沉積(CVD)的工藝沉積氧化物185。所沉積氧化物185可填充外 圍電路區(qū)域及像素陣列區(qū)域兩者中的溝槽，且甚至可在外延層125的頂表面上面延伸。因此，形成過程可包含通過將所沉積氧化物185向下化學(xué)機(jī)械拋光(CMP)到氧化物層172從而使得溝槽被填滿來平面化頂表面的額外階段，如圖2D中所展示。在形成柵極氧化物155之前，在外延層125上形成掩模190，如圖2E中所展示。掩模190覆蓋STI結(jié)構(gòu)140且還包含與形成于外圍電路區(qū)域中的溝槽對準(zhǔn)使得可借助濕蝕刻或干蝕刻從所述溝槽移除氧化物185的一個(gè)或一個(gè)以上開口 182。在從開口 182移除氧化物層172及氧化物185之后，可如圖2F中所展示執(zhí)行摻雜劑192的任選植入以形成充當(dāng)溝槽電容器115的底部電極的經(jīng)摻雜部分195。圖2G接著圖解說明掩模190的移除、剩余氧化物層172的移除及在經(jīng)摻雜部分195上生長氧化物130以充當(dāng)溝槽電容器115的電介質(zhì)。在一個(gè)實(shí)施例中，在氧化物層130上方沉積氮化物層(未展示)。還在像素陣列區(qū)域中的外延層125上生長柵極氧化物155以用于將傳送柵極160與外延層125的表面隔離。在一個(gè)實(shí)施例中，柵極氧化物155由與溝槽電容器115的氧化物130相同的氧化物形成。換句話說，可借助相同工藝步驟同時(shí)形成氧化物130及柵極氧化物155。在其它工藝實(shí)施例中，單獨(dú)地生長柵極氧化物155及氧化物130。舉例來說，在移除掩模190之后，可僅從外圍電路區(qū)域移除氧化物層172且在像素陣列區(qū)域中保持氧化物層172，使得在外圍電路區(qū)域中生長氧化物層130且從像素陣列區(qū)域掩蔽/移除氧化物層130。隨后，當(dāng)在像素陣列區(qū)域中生長柵極氧化物155時(shí)，外圍電路中的氧化物130可變厚柵極氧化物工藝添加的無論多少的量。因此，在此實(shí)施例中，用于溝槽電容器115的氧化物130可比柵極氧化物155厚。接下來，如圖2H中所展示，在氧化物層130上沉積多晶硅層135。在此實(shí)施例中，多晶硅層135充當(dāng)溝槽電容器115的頂部電極。此時(shí)，還形成傳送柵極電極160。在一個(gè)實(shí)施例中，傳送柵極電極160為多晶硅柵極電極，且可為經(jīng)沉積以形成多晶硅層135的相同多晶硅。因此，在一個(gè)實(shí)施例中，借助相同工藝步驟同時(shí)形成傳送柵極160及多晶硅層135。在其它實(shí)施例中，單獨(dú)地形成傳送柵極電極160及多晶硅層135。接下來，再次重新開始用于CMOS圖像傳感器的正常工藝流程，包含形成光電二極管區(qū)145、浮動擴(kuò)散部150及側(cè)壁間隔件165以及CMOS圖像傳感器100的剩余組件。圖3是根據(jù)本發(fā)明的實(shí)施例供在CMOS圖像傳感器中使用的溝槽電容器的底部電極300的平面圖及截面圖。底部電極300是圖I的溝槽電容器115的底部電極(B卩，經(jīng)摻雜部分195)的一個(gè)可能實(shí)施方案。如從圖3可見,底部電極具有格柵結(jié)構(gòu),所述格柵結(jié)構(gòu)具有多個(gè)柱305及310以及多個(gè)溝槽315及320?？山?jīng)由在圖2A及2B的掩模170中圖案化開口 180來形成底部電極300的格柵結(jié)構(gòu)。圖4是根據(jù)本發(fā)明的另一實(shí)施例供在CMOS圖像傳感器中使用的溝槽電容器的底部電極400的平面圖及截面圖。底部電極400也為圖I的溝槽電容器115的底部電極(即，經(jīng)摻雜部分195)的一個(gè)可能實(shí)施方案。如從圖4可見，底部電極具有多個(gè)隆脊405及多個(gè)溝槽410?？山?jīng)由在圖2A及2B的掩模170中圖案化開口 180來形成底部電極400的結(jié)構(gòu)。圖5是圖解說明根據(jù)本發(fā)明的實(shí)施例的CMOS圖像傳感器的像素陣列區(qū)域內(nèi)的兩個(gè)四晶體管(“4T”)像素及外圍電路區(qū)域內(nèi)的取樣電路500的實(shí)施例的電路圖。 然而，應(yīng)了解，本發(fā)明的實(shí)施例并不限于4T像素架構(gòu)；而是受益于本發(fā)明的所屬領(lǐng)域的技術(shù)人員將理解本發(fā)明教示也可適用于3T設(shè)計(jì)、5T設(shè)計(jì)及各種其它像素架構(gòu)。在圖2中，像素Pa及Pb布置成兩行及一列。每一像素的所圖解說明實(shí)施例包含光電二極管PD、傳送晶體管Tl、復(fù)位晶體管T2、源極隨耦器(“SF”)晶體管T3及選擇晶體管T4。在操作期間，傳送晶體管Tl接收傳送信號TX，所述傳送信號TX將在光電二極管H)中所積累的電荷傳送到浮動擴(kuò)散節(jié)點(diǎn)FD。在一個(gè)實(shí)施例中，浮動擴(kuò)散節(jié)點(diǎn)FD可耦合到用于臨時(shí)存儲圖像電荷的存儲電容器(未展示)。復(fù)位晶體管T2耦合在電源導(dǎo)軌VDD與浮動擴(kuò)散節(jié)點(diǎn)FD之間以在復(fù)位信號RST的控制下復(fù)位(例如，將FD放電或充電到預(yù)設(shè)電壓)。浮動擴(kuò)散節(jié)點(diǎn)FD經(jīng)耦合以控制SF晶體管T3的柵極。SF晶體管T3耦合在電源導(dǎo)軌VDD與選擇晶體管T4之間。SF晶體管T3作為提供從像素輸出的高阻抗的源極隨耦器而操作。最后，選擇晶體管T4在選擇信號SEL的控制下選擇性地將像素電路的輸出耦合到列線。如上文所描述，在每一像素已獲取其圖像數(shù)據(jù)或圖像電荷之后，通過包含于外圍電路區(qū)域中的讀出電路從浮動擴(kuò)散節(jié)點(diǎn)FD讀出圖像數(shù)據(jù)。在所圖解說明實(shí)施例中，讀出電路包含列放大器505及取樣電路500。如圖5中所展示，取樣電路500包含開關(guān)510、取樣電容器515及模/數(shù)轉(zhuǎn)換器520。根據(jù)本發(fā)明的教示，可借助包含溝槽電容器115的前述溝槽電容器中的任一者來實(shí)施取樣電容器515。然而，由于形成溝槽電容器115所需的面積減小，因此可在半導(dǎo)體裸片中包含用于額外功能性的額外電路及/或可減小裸片本身的大小以實(shí)現(xiàn)較小成像傳感器。雖然圖5圖解說明使用溝槽電容器115作為取樣電路500的取樣電容器515,但溝槽電容器115及本文中所描述的工藝也可適合于在外圍電路區(qū)域中設(shè)計(jì)的任何大值電容器。舉例來說，溝槽電容器115可為用于圖像傳感器100的外圍電路區(qū)域中的輸入/輸出功能的I禹合電容器?，F(xiàn)在返回參考圖5中的取樣電路500的操作，開關(guān)510經(jīng)控制以選擇性地將取樣電容器耦合到列放大器505的輸出以對由列放大器505提供的經(jīng)放大圖像數(shù)據(jù)進(jìn)行取樣。接著將經(jīng)取樣圖像數(shù)據(jù)與參考值525進(jìn)行比較以借助模/數(shù)轉(zhuǎn)換器520產(chǎn)生經(jīng)數(shù)字化輸出。取樣電路500接著將此經(jīng)數(shù)字化圖像數(shù)據(jù)傳送到也包含于外圍電路區(qū)域中的功能邏輯530以存儲所述經(jīng)數(shù)字化圖像數(shù)據(jù)或甚至通過應(yīng)用后圖像效應(yīng)(例如，剪裁、旋轉(zhuǎn)、移除紅眼、調(diào)整亮度、調(diào)整反差或其它操作)來操縱所述經(jīng)數(shù)字化圖像數(shù)據(jù)。包含發(fā)明摘要中所描述內(nèi)容的本發(fā)明的所圖解說明實(shí)施例的以上說明并非打算為窮盡性或?qū)⒈景l(fā)明限制于所揭示的精確形式。盡管出于說明性目的而在本文中描述本發(fā)明的特定實(shí)施例及實(shí)例，但如所屬領(lǐng)域的技術(shù)人員將認(rèn)識到，可在本發(fā)明的范圍內(nèi)做出各種修改?？筛鶕?jù)以上詳細(xì)說明對本發(fā)明做出這些修改。以上權(quán)利要求書中所使用的術(shù)語不應(yīng)理解為將本發(fā)明限制于說明書中所揭示的特定實(shí)施例。相反，本發(fā)明的范圍將完全由以上權(quán)利要求書來確定，所述權(quán)利要求書將根據(jù)所創(chuàng)建的權(quán)利要求解釋原則來加以理解?！?br> 權(quán)利要求
1.一種制作互補(bǔ)金屬氧化物半導(dǎo)體CMOS圖像傳感器的方法，所述方法包括 提供具有像素陣列區(qū)域及外圍電路區(qū)域的外延層； 在所述外延層的前側(cè)上形成掩模，其中所述掩模包含所述像素陣列區(qū)域中的第一開口及所述外圍電路區(qū)域中的第二開口； 穿過所述第一及第二開口蝕刻所述外延層以形成所述像素陣列區(qū)域中的第一溝槽及所述外圍電路區(qū)域中的第二溝槽； 使用所述第一溝槽形成淺溝槽隔離結(jié)構(gòu)以隔離所述像素陣列區(qū)域中的鄰近像素；及 使用所述外圍電路區(qū)域中的所述第二溝槽形成溝槽電容器。
2.根據(jù)權(quán)利要求I所述的方法，其中蝕刻所述外延層包含同時(shí)蝕刻所述第一溝槽及所述第二溝槽。
3.根據(jù)權(quán)利要求I所述的方法，其中形成所述溝槽電容器包括 在所述第二溝槽中所述外延層的經(jīng)摻雜部分上形成電介質(zhì)層；及 在所述電介質(zhì)層上沉積多晶硅，其中所述外延層的所述經(jīng)摻雜部分為所述溝槽電容器的第一電極，且所述多晶硅為所述溝槽電容器的第二電極。
4.根據(jù)權(quán)利要求3所述的方法，其中在所述第二溝槽中形成所述電介質(zhì)層包含在所述第二溝槽中生長氧化物且同時(shí)在所述外延層的所述前側(cè)上所述像素陣列區(qū)域中生長柵極氧化物以用于將晶體管柵極與所述外延層的所述前側(cè)隔離。
5.根據(jù)權(quán)利要求3所述的方法，其中在所述電介質(zhì)層上沉積所述多晶硅包含在所述電介質(zhì)層上所述像素陣列區(qū)域中沉積所述多晶硅以形成所述晶體管柵極。
6.一種制作互補(bǔ)金屬氧化物半導(dǎo)體CMOS圖像傳感器的方法，所述方法包括 提供具有像素陣列區(qū)域及外圍電路區(qū)域的外延層； 在所述外延層的前側(cè)上形成掩模，其中所述掩模包含所述像素陣列區(qū)域中的第一多個(gè)開口及所述外圍電路區(qū)域中的第二多個(gè)開口； 穿過所述第一及第二開口蝕刻所述外延層以形成所述像素陣列區(qū)域中的第一多個(gè)溝槽及所述外圍電路區(qū)域中的第二多個(gè)溝槽； 在所述第一多個(gè)溝槽中的每一者中形成淺溝槽隔離結(jié)構(gòu)以隔離所述像素陣列區(qū)域中的鄰近像素 '及 使用所述外圍電路區(qū)域中的所述第二多個(gè)溝槽形成溝槽電容器。
7.根據(jù)權(quán)利要求6所述的方法，其中蝕刻所述外延層包含同時(shí)蝕刻所述第一多個(gè)溝槽及所述第二多個(gè)溝槽。
8.根據(jù)權(quán)利要求6所述的方法，其中形成所述溝槽電容器包括 在所述第二多個(gè)溝槽中所述外延層的經(jīng)摻雜部分上形成電介質(zhì)層；及在所述電介質(zhì)層上沉積多晶硅，其中所述外延層的所述經(jīng)摻雜部分為所述溝槽電容器的第一電極，且所述多晶硅為所述溝槽電容器的第二電極。
9.根據(jù)權(quán)利要求6所述的方法，其中在所述第二多個(gè)溝槽中形成所述電介質(zhì)層包括在所述第二溝槽中生長氧化物且同時(shí)在所述外延層的所述前側(cè)上所述像素陣列區(qū)域中生長柵極氧化物以用于將晶體管柵極與所述外延層的所述前側(cè)隔離。
10.根據(jù)權(quán)利要求6所述的方法，其中在所述電介質(zhì)層上沉積所述多晶硅包含在所述電介質(zhì)層上所述像素陣列區(qū)域中沉積所述多晶硅以形成所述晶體管柵極。
11.根據(jù)權(quán)利要求6所述的方法，其中所述溝槽電容器的底部電極具有格柵結(jié)構(gòu)，所述格柵結(jié)構(gòu)具有多個(gè)柱。
12.—種互補(bǔ)金屬氧化物半導(dǎo)體CMOS圖像傳感器，其包括 外延層； 像素陣列，其形成于所述外延層的前側(cè)上所述圖像傳感器的像素陣列區(qū)域中，其中所述像素陣列包含安置于鄰近像素之間以用于隔離所述像素陣列區(qū)域中的所述像素的一個(gè)或一個(gè)以上淺溝槽隔離結(jié)構(gòu)；及 溝槽電容器，其形成于所述外延層的所述前側(cè)上所述圖像傳感器的外圍電路區(qū)域中。
13.根據(jù)權(quán)利要求12所述的CMOS圖像傳感器，其中所述溝槽電容器包含多個(gè)溝槽。
14.根據(jù)權(quán)利要求13所述的CMOS圖像傳感器，其中所述溝槽電容器的底部電極具有格柵結(jié)構(gòu)，所述格柵結(jié)構(gòu)具有多個(gè)柱。
15.根據(jù)權(quán)利要求12所述的CMOS圖像傳感器，其中所述溝槽電容器的溝槽具有分別大致等于所述一個(gè)或一個(gè)以上淺溝槽隔離結(jié)構(gòu)的高度及寬度的高度及寬度。
16.根據(jù)權(quán)利要求12所述的CMOS圖像傳感器，其中所述溝槽電容器為包含于所述圖像傳感器的所述外圍電路區(qū)域中的取樣電路的取樣電容器。
17.根據(jù)權(quán)利要求12所述的CMOS圖像傳感器，其中所述溝槽電容器為用于所述圖像傳感器的所述外圍電路區(qū)域中的輸入/輸出功能的耦合電容器。
18.根據(jù)權(quán)利要求12所述的CMOS圖像傳感器，其中所述溝槽電容器進(jìn)一步包括所述外圍電路區(qū)域中的所述外延層的經(jīng)摻雜部分，其用以充當(dāng)所述溝槽電容器的第一電極；氧化物，其安置于所述溝槽電容器的溝槽中以充當(dāng)電介質(zhì)；及多晶硅層，其安置于所述氧化物上以充當(dāng)所述溝槽電容器的第二電極。
19.根據(jù)權(quán)利要求18所述的CMOS圖像傳感器，其中所述像素陣列中的至少一個(gè)像素包含安置于所述外延層上以將晶體管柵極與所述外延層的所述前側(cè)隔離的柵極氧化物，其中所述柵極氧化物由與安置于所述溝槽電容器的所述溝槽中的所述氧化物相同的氧化物形成。
全文摘要
本申請案涉及具有外圍溝槽電容器的互補(bǔ)金屬氧化物半導(dǎo)體CMOS圖像傳感器。一種實(shí)例性互補(bǔ)金屬氧化物半導(dǎo)體CMOS圖像傳感器包含外延層、像素陣列及溝槽電容器。所述像素陣列形成于所述外延層的前側(cè)上所述圖像傳感器的像素陣列區(qū)域中。所述像素陣列包含安置于鄰近像素之間以用于隔離所述像素陣列區(qū)域中的所述像素的一個(gè)或一個(gè)以上淺溝槽隔離結(jié)構(gòu)。所述溝槽電容器形成于所述外延層的所述前側(cè)上所述圖像傳感器的外圍電路區(qū)域中。
文檔編號H04N5/335GK102916021SQ201210256419
公開日2013年2月6日 申請日期2012年7月23日 優(yōu)先權(quán)日2011年8月2日
發(fā)明者楊榮生, 林志強(qiáng) 申請人:全視科技有限公司