互補金屬氧化物半導體(cmos)超聲換能器及其形成方法
【專利說明】互補金屬氧化物半導體(CMOS)超聲換能器及其形成方法
[0001]相關申請的交叉引用
[0002]本申請根據(jù)35 U.S.C § 119(e)要求于2013年3月15日提交的代理人案號為 B1348.70007US00 并且題為“COMPLEMENTARY METAL OXIDE SEMICONDUCTOR(CMOS)ULTRASONIC TRANSDUCERS AND METHODS FOR FORMING THE SAME (互補金屬氧化物半導體(CMOS)超聲換能器及其形成方法)”的美國臨時專利申請序列號61/794，744的權(quán)益，該美國臨時專利申請的全部內(nèi)容通過引用并入本文中。
技術領域
[0003]本文中描述的技術涉及互補金屬氧化物半導體(CMOS)換能器及其形成方法。
【背景技術】
[0004]電容式微加工超聲換能器(CMUT)是在微加工的腔上方包括膜的已知的裝置。膜可以用于將聲音信號轉(zhuǎn)換成電信號，或者反之亦然。因此，CMUT可以作為超聲換能器工作。
[0005]兩種類型的工藝可以被用來制造CMUT。犧牲層工藝在第一基板上的犧牲層之上形成CMUT的膜。犧牲層的去除留下了腔上方的膜。晶片鍵合(wafer bonding)工藝將兩個晶片鍵合在一起以形成具有膜的腔。

【發(fā)明內(nèi)容】

[0006]根據(jù)本技術的一方面，提供了一種設備，其包括超聲換能器和耦接至該超聲換能器的集成電路，該集成電路形成在CMOS晶片中。在至少一些實施方式中，這樣的配置使得能夠制造緊湊的、完全集成的超聲裝置。該超聲換能器包括:形成在CMOS晶片中的腔；由除了單晶硅以外的材料形成的、覆在腔之上的膜；以及在膜與集成電路之間提供電連接的電接觸部。在至少一些實施方式中，除了單晶硅以外的材料作為膜的使用因不涉及單晶材料而便于裝置的制造。在至少一些實施方式中，相比于非單晶材料的使用，單晶材料的使用需要耗費更多的制造工作和時間。
[0007]根據(jù)本技術的一方面，提供了一種形成超聲換能器的方法，該方法包括:在CMOS晶片中形成腔；以及將轉(zhuǎn)移晶片鍵合至該CMOS晶片，轉(zhuǎn)移晶片具有由不包括單晶硅的材料形成的正面。正面可以是轉(zhuǎn)移晶片的被布置成接觸CMOS晶片的面。在一些實施方式中，轉(zhuǎn)移晶片可以包括一個或更多個承載層(handle layer)，并且正面可以與承載層(一個或多個)相對。在一些實施方式中，將轉(zhuǎn)移晶片鍵合至CMOS晶片在低于450°C下進行，這便于在不損壞鍵合之前已經(jīng)形成在CMOS晶片上的集成電路和/或金屬層的情況下制造超聲換能器。如前所述，相比于使用單晶材料，將除了單晶硅以外的材料用于轉(zhuǎn)移晶片因需要耗費較少的工作和時間而會便于制造。
[0008]根據(jù)本技術的一方面，提供了一種設備，其包括:其中形成有集成電路(IC)的互補金屬氧化物半導體(CMOS)晶片；設置在CMOS晶片中的腔上方的膜，該膜與CMOS晶片集成并且具有靠近腔的第一側(cè)和遠離腔的第二側(cè)；以及與膜的靠近腔的第一側(cè)接觸并且將膜電連接至IC的導電路徑。在一些實施方式中，這樣的配置是包括集成超聲換能器和集成電路的裝置的基礎，或代表該裝置。因此，通過允許裝置的部件形成在單個CMOS晶片上可以制造緊湊的超聲裝置。
[0009]在至少一些實施方式中，準備與膜的靠近腔的第一側(cè)接觸并且將膜電連接至IC的導電路徑通過消除對在膜的背對腔的一側(cè)具有電接觸部的需要而便于超聲換能器和IC的集成。
[0010]在一些實施方式中，腔至少部分地通過由導電材料形成的導電側(cè)壁限定，并且導電路徑包括導電側(cè)壁的至少一部分。在一些這樣的實施方式中，通過利用限定腔的邊界的側(cè)壁來便于形成導電路徑。在一些實施方式中，導電側(cè)壁包括金屬，并且膜的第一側(cè)包括所述金屬的層，該配置在至少一些實施方式中便于例如通過鍵合將膜與導電側(cè)壁集成。在一些實施方式中，氮化鈦(TiN)被用于導電側(cè)壁和/或膜的第一側(cè)上的層。在一些實施方式中，腔至少部分地通過非導電側(cè)壁限定，并且導電路徑包括在非導電側(cè)壁中嵌入的通孔。這樣的配置通過不使導電路徑露出作為腔的邊界而提供了有利的電絕緣特性。
[0011]在一些實施方式中，膜包括多晶娃，并且在一些實施方式中，膜包括非晶娃。這樣的材料的使用可以通過避免單晶材料的使用而使制造輕松。如前所述，在至少一些實施方式中，相比于使用單晶材料的制造，這樣的材料的使用需要較少的工作和時間。在一些實施方式中，膜包括簡并摻雜娃(degeneratively doped silicon)，這在一些實施方式中有助于使膜導電。
[0012]在一些實施方式中，膜具有非均勻厚度，其包括具有第一厚度的中心部分和具有第二厚度的外側(cè)部分。在一些實施方式中，第二厚度小于第一厚度，使得膜可以被配置為活塞。在一些實施方式中，第一厚度小于第二厚度。在一些實施方式中，第二厚度介于約I微米與約5微米之間，并且在一些實施方式中，介于約0.1微米與約2微米之間。在一些實施方式中，第一厚度介于約I微米與約50微米之間。
[0013]準備具有非均勻厚度的膜便于實現(xiàn)膜的期望的操作，例如期望的頻率和/或功率特性。
[0014]在一些實施方式中，CMOS晶片包括多個腔和在多個腔的各個腔之上的多個膜，所述多個膜限定多個超聲換能器。在一些實施方式中，膜被布置成密封各個腔。在一些實施方式中，多個超聲換能器被配置為超聲成像裝置的至少一部分，這可以用于采集適合于形成超聲圖像的超聲數(shù)據(jù)。在一些實施方式中，多個超聲換能器被配置為高強度聚焦超聲(HIFU)裝置的至少一部分，這可以用于將HIFU能量施加至目標主體。在一些實施方式中，多個超聲換能器被配置為形成能作為超聲成像裝置和/或高強度聚焦超聲(HIFU)裝置工作的裝置，并且在一些實施方式中被配置為形成能作為成像裝置和HIFU裝置工作以執(zhí)行圖像引導HIFU的裝置，例如其中通過超聲換能器的至少一些采集的超聲數(shù)據(jù)被用于形成超聲圖像，這在將HIFU施加至主體時可以考慮。
[0015]在一些實施方式中，該設備還包括CMOS晶片中的位于腔下方的電極，例如定位為靠近腔的與膜(一個或多個)所位于的端部相對的端部。在一些實施方式中，腔具有第一寬度并且電極具有第二寬度。在一些實施方式中，第一寬度大于第二寬度，這可以使包括腔的超聲換能器能夠呈現(xiàn)有利的電容特性。在一些實施方式中，第一寬度約等于第二寬度，并且在一些實施方式中第一寬度小于第二寬度，這在一些實施方式中通過增加電極與腔的側(cè)壁之間的距離使不期望的電容特性最小化。在一些實施方式中，電極包括TiN。
[0016]根據(jù)本技術的一方面，提供了一種超聲換能器，其包括:其中形成有腔的基板；以及與基板集成并且覆在腔之上的膜。在一些實施方式中，膜被配置為密封腔。在一些實施方式中，膜的厚度介于約0.05微米與約I微米之間，這便于超聲換能器例如相對于期望的頻率或頻率范圍的有利操作。
[0017]在一些實施方式中，基板為其中形成有集成電路(IC)的互補金屬氧化物半導體(CMOS)晶片，并且膜與基板單片集成。在至少一些實施方式中，這樣的配置使得能夠通過允許部件與同一基板集成而制造緊湊的超聲換能裝置。
[0018]在一些實施方式中，膜的厚度介于約0.1微米與約0.5微米之間。在一些實施方式中，膜包括多晶硅，并且在一些實施方式中膜包括非晶硅。在至少一些實施方式中，相比于使用單晶材料的制造，這樣的材料的使用需要較少的工作和時間。
[0019]在一些實施方式中，膜具有非均勻厚度，非均勻厚度包括具有第一厚度的中心部分和具有第二厚度的外側(cè)部分。在一些實施方式中，第一厚度小于第二厚度。在一些實施方式中，第二厚度小于第一厚度，使得膜可以被配置為活塞。在一些實施方式中，第二厚度介于約I微米與約5微米之間，并且在一些實施方式中介于約0.1微米與約2微米之間。在一些實施方式中，第一厚度介于約I微米與約50微米之間。在一些實施方式中，中心部分被配置為膜的主要部分，例如具有比膜的外圍的厚度大的厚度。準備具有非均勻厚度的膜便于實現(xiàn)膜的期望的操作，例如期望的頻率和/或功率特性。
[0020]根據(jù)本技術的一方面，提供了一種方法，該方法包括:通過形成導電路徑來形成超聲換能器，該導電路徑將互補金屬氧化物半導體(CMOS)晶片中的集成電路(IC)連接至覆蓋CMOS晶片中的腔的膜的第一側(cè)，膜的第一側(cè)靠近腔并且膜還具有遠離腔的第二側(cè)。準備如所述的導電路徑通過消除對在膜的背對腔的一側(cè)上具有電接觸部的需要而可以便于超聲換能器與IC的集成。
[0021]在一些實施方式中，形成將CMOS晶片中的IC連接至膜的第一側(cè)的導電路徑包括在CMOS晶片中形成導電路徑并且接著將膜與CMOS晶片單片集成。因此，在一些實施方式中，電連接至膜可以在膜與CMOS晶片集成時完成。
[0022]在一些實施方式中，將膜與CMOS晶片單片集成包括執(zhí)行晶片鍵合工藝以將轉(zhuǎn)移晶片與CMOS晶片鍵合。晶片鍵合工藝在低于450°C下執(zhí)行，這可以提供先前所述的關于不損壞集成電路和/或金屬層的益處。在一些實施方式中，該方法還包括在將轉(zhuǎn)移晶片與CMOS晶片鍵合之后從轉(zhuǎn)移晶片形成膜。在至少一些實施方式中，在鍵合之后從轉(zhuǎn)移晶片形成膜使得能夠使用較厚的轉(zhuǎn)移晶片，這便于晶片鍵合。
[0023]在一些實施方式中，膜具有非均勻厚度，非均勻厚度包括具有第一厚度的中心部分和具有小于第一厚度的第二厚度的外側(cè)部分，并且將膜與CMOS晶片單片集成包括在膜的外側(cè)部分與腔的側(cè)壁的頂側(cè)之間形成密封。腔的側(cè)壁的頂側(cè)可以是側(cè)壁的露出的側(cè)，并且在一些實施方式中可以至少部分地限定腔的深度。在一些實施方式中，頂側(cè)可以代表鍵合表面。
[0024]在一些實施方式中，該方法還包括至少部分地通過形成腔的導電側(cè)壁來在CMOS晶片中形成腔。在一些實施方式中，導電路徑包括導電側(cè)壁的至少一部分。在一些這樣的實施方式中，通過利用限定腔的邊界的側(cè)壁來便于形成導電路徑。在一些實施方式中，導電側(cè)壁包括金屬，并且膜的第一側(cè)包括所述金屬的層，該配置在至少一些實施方式中便于例如通過鍵合將膜與導電側(cè)壁集成。在一些實施方式中，導電側(cè)壁和/或膜的層包括氮化鈦(TiN) ο
[0025]在一些實施方式中，該方法還包括至少部分地通過形成腔的非導電側(cè)壁來在CMOS晶片中形成腔。在一些實施方式中，形成導電路徑包括在腔的非導電側(cè)壁中形成嵌入的通孔。在一些實施方式中，這樣的配置因沒有使導電路徑露出作為腔的邊界而提供了有利的電絕緣特性。在一些實施方式中，該方法還包括形成多晶硅的膜，并且在一些實施方式中還包括形成非晶硅的膜，相比于使用單晶材料，這在至少一些實施方式中涉及較少的制造工作和時間。
[0026]在一些實施方式中，膜具有非均勻厚度，非均勻厚度包括具有第一厚度的中心部分和具有小于第一厚度的第二厚度的外側(cè)部分。在一些實施方式中，第二厚度介于約I微米與約5微米之間，并且在一些實施方式中第二厚度介于約0.1微米與約2微米之間。在一些實施方式中，第一厚度介于約I微米與約50微米之間。在一些實施方式中，膜被配置為活塞。準備具有非均勻厚度的膜便于實現(xiàn)膜的期望的操作，例如期望的頻率和/或功率特性。
[0027]根據(jù)本技術的一方面，提供了一種制造超聲換能器的方法，該方法包括通過用多晶硅膜或非晶硅膜密封互補金屬氧化物半導體(CMOS)晶片中的腔來形成覆蓋的腔。在至少一些實施方式中，這樣的配置使得能夠用比使用單晶材料所涉及的少的制造工作和時間來制造超聲換能器。
[0028]在一些實施方式中，形成密封的腔包括:在CMOS晶片中形成腔；將CMOS晶片與包括多晶硅或非晶硅的層的轉(zhuǎn)移晶片鍵合；以及從轉(zhuǎn)移晶片的多晶硅或非晶硅的層形成膜。在一些實施方式中，將CMOS晶片與轉(zhuǎn)移晶片鍵合包括在低于450°C下執(zhí)行鍵合，這可以提供先前所述的關于不損壞集成電路和/或金屬層的益處。在一些實施方式中，從轉(zhuǎn)移晶片的多晶硅或非晶硅的層形成膜包括使多晶硅或非晶硅的層減薄，該技術在一些實施方式中使得能夠使用較厚的轉(zhuǎn)移晶片用于晶片鍵合。在一些實施方式中，轉(zhuǎn)移晶片為包括基底硅層、絕緣層以及多晶硅或非晶硅的層的多層晶片。在一些實施方式中，多晶硅或非晶硅的層為多晶硅的層，并且在一些實施方式中為非晶硅的層，這些實施方式可以通過涉及比使用單晶材料所涉及的少的制造工作和時間而便于制造。在一些實施方式中，從轉(zhuǎn)移晶片的多晶硅或非晶硅的層形成膜包括去除基底硅層和絕緣層。
[0029]在一些實施方式中，在CMOS晶片中形成密封的腔包括用多晶硅膜來密封腔，并且在一些實施方式中包括用非晶硅膜來密封腔。在至少一些實施方式中，這樣的技術使得能夠用比使用單晶材料所涉及的少的制造工作和時間來制造超聲換能器。
[0030]在一些實施方式中，膜具有非均勻厚度，非均勻厚度包括具有第一厚度的中心部分和具有小于第一厚度的第二厚度的外側(cè)部分。在一些實施方式中，膜的外側(cè)部分具有第一厚度，并且該方法還包括在用多晶硅膜或非晶硅膜密封腔之后形成膜的具有大于第一厚度的第二厚度的中心部分。在一些實施方式中，形成膜的具有第二厚度的中心部分包括在膜上沉積并且圖案化第一材料。在一些實施方式中，沉積并且圖案化第一材料在低于450°C下執(zhí)行，這可以提供先前所述的關于不損壞集成電路和/或金屬層的益處。在一些實施方式中，第一材料不是多晶硅或非晶硅。在一些實施方式中，多晶硅膜或非晶硅膜為簡并摻雜的，這在至少一些實施方式中便于與膜進行電接觸。
[0031]在其中膜被設置在腔上方的所有這樣的實施方式中，膜可以可選地被配置為密封腔。
【附圖說明】
[0032]將參照下面的附圖描述本申請的各個方面和實施方式。應當領會的是附圖不必按比例繪制。在多個附圖中出現(xiàn)的部件由在其中出現(xiàn)所述部件的所有附圖中的相同的附圖標記表不。
[0033]圖1A至圖1K示出了根據(jù)本申請的非限制性實施方式的用于制造具有形成在CMOS晶片中的腔上方的膜的CMOS超聲換能器(CUT)的工序。
[0034]圖2A至圖2C示出了根據(jù)本申請的非限制性實施方式的用于制造具有活塞膜的CUT的工序，其中活塞膜從轉(zhuǎn)移晶片轉(zhuǎn)移。
[0035]圖3A至圖3B示出了根據(jù)本申請的非限制性實施方式的用于形成具有活塞膜的可替換的CUT的工序，其中活塞膜在晶片鍵合之后形成。
[0036]圖4A至圖4C示出了根據(jù)本申請的非限制性實施方式的用于形成具有活塞膜的CUT的可替換的工序，其中活塞膜從轉(zhuǎn)移晶片轉(zhuǎn)移。
[0037]圖5示出了根據(jù)本申請的非限制性實施方式的具有設置在CUT的腔的底表面上的膜阻擋層(membrane stop)的 QJT0
[0038]圖6示出了根據(jù)本申請的非限制性實施方式的具有活塞膜和設置在CUT的腔的底部分上的膜阻擋層的CUT。
[0039]圖7A至圖7H示出了根據(jù)本申請的非限制性實施方式的用于形成具有嵌入在CMOS晶片中以與CUT的膜的底側(cè)形成電接觸的通孔的CUT的工序。
[0040]圖8A至圖8B示出了根據(jù)本申請的非限制性實施方式的用于由從圖7A至圖7H的工藝得到的裝置來形成活塞膜的工序。
[0041]圖9A至圖9B示出了根據(jù)本申請的非限制性實施方式的用于形成具有從轉(zhuǎn)移晶片轉(zhuǎn)移的活塞膜并且具有在CMOS晶片中以與膜的底側(cè)形成電接觸的嵌入的通孔的CUT的工序。
[0042]圖10A至圖10H示出了根據(jù)本申請的非限制性實施方式的用于形成具有活塞膜和穿過膜以與CMOS晶片形成電接觸的嵌入的通孔的⑶T的工序。
[0043]圖11示出了由圖10A至圖10H的工藝得到的⑶T的可替換的⑶T，其中可替換的CUT包括具有比圖10H中的CUT的活塞膜的中心部分更厚的中心部分的活塞膜。
[0044]圖12示出了根據(jù)本申請的非限制性實施方式的具有在CMOS晶片與CUT的膜的頂側(cè)之間形成電接觸的內(nèi)襯通孔的CUT。
[0045]圖13A至圖131示出了根據(jù)本申請的非限制性實施方式的用于形成具有在CUT的膜的頂側(cè)上的電接觸部的CUT的工序。
[0046]圖14示出了根據(jù)本申請的非限制性實施方式的由圖13A至圖131的工藝得到的⑶T的可替換的⑶T，其中可替換的⑶T包括在⑶T的腔下面的比腔的寬度更窄的電極。
[0047]圖15示出了根據(jù)本申請的非限制性實施方式的圖14的CUT的可替換的CUT，其中可替換的CUT包括活塞膜。
[0048]圖16A至圖16B示出了根據(jù)本申請的非限制性實施方式的用于形成具有活塞膜和至膜的頂側(cè)電接觸部的可替換的CUT的工序