一種新型電流切換式的d觸發(fā)器及五分頻電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種新型電流切換式的D觸發(fā)器及由該D觸發(fā)器級聯(lián)構(gòu)成的具有50%占空比的高速寬分頻范圍的五分頻電路，屬于集成電路技術(shù)。
【背景技術(shù)】
[0002]采用D觸發(fā)器實(shí)現(xiàn)的分頻器，倘若分頻比為偶數(shù)，那么自然可以得到50%占空比的分頻輸出，但如果是奇數(shù)分頻，此時(shí)的分頻輸出并不是50%占空比。對于一個(gè)三分頻的電路，它的占空比會(huì)是33 %或者67 %，對于一個(gè)五分頻電路，它的占空比會(huì)是40 %或者60 %。在直接變頻無線收發(fā)機(jī)中，采用相位相消的方法來消除鏡像頻率，若本振信號(LO)不是50%占空比，會(huì)顯著降低收發(fā)機(jī)系統(tǒng)的鏡像抑制性能，而且非50%占空比的本振信號更容易饋通到射頻前端，影響LO-RF的隔離度。此外，對應(yīng)用于模數(shù)轉(zhuǎn)換器中的時(shí)鐘，其占空比也有著嚴(yán)格的要求。因此，在能實(shí)現(xiàn)奇數(shù)分頻的情況下，獲得具有50%占空比的輸出分頻信號具有重要意義。

【發(fā)明內(nèi)容】

[0003]發(fā)明目的:為了克服現(xiàn)有技術(shù)中存在的不足，本發(fā)明提供一種新型電流切換式的D觸發(fā)器及一種具有50%占空比的高速寬分頻范圍的五分頻電路，解決現(xiàn)有的奇數(shù)分頻電路中非50%占空比，傳統(tǒng)D觸發(fā)器工作頻率低且分頻范圍窄的問題。
[0004]技術(shù)方案:為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為:
[0005]一種新型電流切換式的D觸發(fā)器，第一 NMOS晶體管Ml的源極接地，第一 NMOS晶體管Ml的柵極接偏置電壓VB，第一 NMOS晶體管Ml的漏極連接第二 NMOS晶體管M2的源極和第三NMOS晶體管M3的源極，第二 NMOS晶體管M2的柵極接時(shí)鐘控制信號CLK，第三NMOS晶體管M3的柵極接時(shí)鐘控制信號CLKN，第二 NMOS晶體管M2的漏極連接第四NMOS晶體管M4的源極和第五NMOS晶體管M5的源極，第三NMOS晶體管M3的漏極連接第六NMOS晶體管M6的源極和第七NMOS晶體管M7的源極，第四NMOS晶體管M4的柵極和第七NMOS晶體管M7的柵極接控制開關(guān)S，第五NMOS晶體管M5的柵極和第六NMOS晶體管M6的柵極接控制開關(guān)SN，第四NMOS晶體管M4的漏極和第六NMOS晶體管M6的漏極連接第八NMOS晶體管M8的源極和第九NMOS晶體管M9的源極，第五NMOS晶體管M5的漏極和第七NMOS晶體管M7的漏極連接第十NMOS晶體管MlO的源極和第i^一 NMOS晶體管Mll的源極，第八NMOS晶體管M8的柵極連接輸入數(shù)據(jù)D，第九NMOS晶體管M9的柵極連接輸入數(shù)據(jù)DN，第八NMOS晶體管M8的漏極、第十NMOS晶體管MlO的漏極以及第i^一 NMOS晶體管Mll的柵極連接輸出端QN,第九NMOS晶體管M8的漏極、第^^一 NMOS晶體管Mll的漏極以及第十NMOS晶體管MlO的柵極連接輸出端Q，第一電阻Rl的一端接QN，第一電阻Rl另一端接電源，第二電阻R2的一端接Q，第二電阻R2另一端接電源；
[0006]該D觸發(fā)器的采樣與保持功能由時(shí)鐘信號CLK和控制開關(guān)S共同作用:當(dāng)時(shí)鐘信號CLK與控制開關(guān)S的異或(XOR)結(jié)果為高電平時(shí)，D觸發(fā)器為保持(Hold，H)功能；當(dāng)時(shí)鐘信號CLK與控制開關(guān)S都為高電平或者低電平時(shí)，D觸發(fā)器為采樣(Sample，S)功能。D觸發(fā)器采用源耦合邏輯的結(jié)構(gòu)形式，能夠工作在較高的時(shí)鐘頻率下，且具有較寬的工作頻率范圍。
[0007]一種五分頻電路，采用五個(gè)上述新型電流切換式的D觸發(fā)器級聯(lián)的方式構(gòu)成，將五個(gè)D觸發(fā)器分別稱為第一級D觸發(fā)器DFFl、第二級D觸發(fā)器DFF2、第三級D觸發(fā)器DFF3、第四級D觸發(fā)器DFF4和第五級D觸發(fā)器DFF5，具體連接電路為:第一級D觸發(fā)器DFFl的輸入端D和控制開關(guān)S連接第五級D觸發(fā)器DFF5的輸出端QN，第一級D觸發(fā)器DFFl的輸入端DN和控制開關(guān)SN連接第五級D觸發(fā)器DFF5的輸出端Q ;第二級D觸發(fā)器DFF2的輸入端D和控制開關(guān)SN連接第一級D觸發(fā)器DFFl的輸出端Q，第二級D觸發(fā)器DFF2的輸入端DN和控制開關(guān)S連接第一級D觸發(fā)器DFFl的輸出端QN ;第三級D觸發(fā)器DFF3的輸入端D和控制開關(guān)S連接第二級D觸發(fā)器DFF2的輸出端Q，第三級D觸發(fā)器DFF3的輸入端DN和控制開關(guān)SN連接第二級D觸發(fā)器DFF2的輸出端QN ;第四級D觸發(fā)器DFF4的輸入端D和控制開關(guān)SN連接第三級D觸發(fā)器DFF3的輸出端Q，第四級D觸發(fā)器DFF4的輸入端DN和控制開關(guān)S連接第三級D觸發(fā)器DFF3的輸出端QN ;第五級D觸發(fā)器DFF5的輸入端D和控制開關(guān)S連接第四級D觸發(fā)器DFF4的輸出端Q，第五級D觸發(fā)器DFF5的輸入端DN和控制開關(guān)SN連接第四級D觸發(fā)器DFF4的輸出端QN ;第五級D觸發(fā)器的輸出端Q和QN連接電平轉(zhuǎn)換電路，得到最終的分頻輸出Fdiv_5。通過對各級D觸發(fā)器之間控制開關(guān)S的有序選擇，控制D觸發(fā)器在時(shí)鐘信號下采樣與保持的時(shí)序關(guān)系，最后實(shí)現(xiàn)50%占空比的分頻輸出。
[0008]有益效果:本發(fā)明提供的新型電流切換式的D觸發(fā)器及五分頻電路，具有如下優(yōu)點(diǎn):1、本發(fā)明的采用的D觸發(fā)器基于源耦合邏輯的結(jié)構(gòu)增加了一級電流切換控制開關(guān)，具有高速、工作頻率范圍寬的特點(diǎn)；2、本發(fā)明的五分頻電路在正確的時(shí)序控制下，其分頻輸出具有50%的占空比，且控制開關(guān)S的信號來自于前一級的輸出，因此整個(gè)分頻電路具有較快的工作速度。此外，由于是同步時(shí)鐘下的工作，因此輸出的分頻信號具有非常小的抖動(dòng)。
【附圖說明】
[0009]圖1(a)為本發(fā)明中D觸發(fā)器的電路示意圖；
[0010]圖1 (b)為本發(fā)明中D觸發(fā)器工作的詳細(xì)真值表；
[0011]圖2為本發(fā)明的五分頻器的結(jié)構(gòu)示意圖；
[0012]圖3為本發(fā)明的五分頻器的工作時(shí)序分析；
[0013]圖4為本發(fā)明的五分頻器的正確分頻范圍；
[0014]圖5(a)為本發(fā)明的五分頻器在500MHz輸入時(shí)鐘下瞬態(tài)仿真的時(shí)域波形；
[0015]圖5(b)為本發(fā)明的五分頻器在IGHz輸入時(shí)鐘下瞬態(tài)仿真的時(shí)域波形；
[0016]圖5(c)為本發(fā)明的五分頻器在2GHz輸入時(shí)鐘下瞬態(tài)仿真的時(shí)域波形。
【具體實(shí)施方式】
[0017]下面結(jié)合附圖對本發(fā)明作更進(jìn)一步的說明。
[0018]如圖1(a)所示為一種新型電流切換式的D觸發(fā)器，在源耦合邏輯的結(jié)構(gòu)基礎(chǔ)上增加了一級電流切換控制開關(guān)，與時(shí)鐘信號CLK 一起用于控制D觸發(fā)器的采樣和保持功能，具體電路結(jié)構(gòu)為:第一 NMOS晶體管Ml的源極接地，第一 NMOS晶體管Ml的柵極接偏置電壓VB，第一 NMOS晶體管Ml的漏極連接第二 NMOS晶體管M2的源極和第三NMOS晶體管M3的源極，第二 NMOS晶體管M2的柵極接時(shí)鐘控制信號CLK，第三NMOS晶體管M3的柵極接時(shí)鐘控制信號CLKN，第二 NMOS晶體管M2的漏極連接第四NMOS晶體管M4的源極和第五NMOS晶體管M5的源極，第三NMOS晶體管M3的漏極連接第六NMOS晶體管M6的源極和第七NMOS晶體管M7的源極，第四NMOS晶體管M4的柵極和第七NMOS晶體管M7的柵極接控制開關(guān)S，第五NMOS晶體管M5的柵極和第六NMOS晶體管M6的柵極接控制開關(guān)SN，第四NMOS晶體管M4的漏極和第六NMOS晶體管M6的漏極連接第八NMOS晶體管M8的源極和第九NMOS晶體管M9的源極，第五NMOS晶體管M5的漏極和第七NMOS晶體管M7的漏極連接第十NMOS晶體管MlO的源極和第^^一匪OS晶體管Mll的源極，第八NMOS晶體管M8的柵極連接輸入數(shù)據(jù)D，第九NMOS晶體管M9的柵極連接輸入數(shù)據(jù)DN，第八NMOS晶體管M8的漏極、第十NMOS晶體管MlO的漏極以及第i^一 NMOS晶體管Mll的柵極連接輸出端QN，第九NMOS晶體管M8的漏極、第i^一 NMOS晶體管Mll的漏極以及第十NMOS晶體管MlO的柵極連接輸出端Q，第一電