本發(fā)明涉及一種短脈沖型d觸發(fā)器，尤其是涉及一種基于finfet器件的短脈沖型d觸發(fā)器。

背景技術(shù)：

隨著晶體管尺寸的不斷縮小，受短溝道效應(yīng)和當(dāng)前制造工藝的限制，普通的cmos晶體管尺寸降低的空間極度縮小。當(dāng)普通cmos晶體管的尺寸縮小到20nm以下時(shí)，器件的漏電流會(huì)急劇加大，造成較大的電路漏功耗。并且，電路短溝道效應(yīng)變得更加明顯，器件變得相當(dāng)不穩(wěn)定，極大的限制了電路性能的提高。

在超大規(guī)模集成電路中,時(shí)鐘系統(tǒng)的功耗幾乎占電路總功耗的三分之一。而在時(shí)鐘系統(tǒng)中,由觸發(fā)器及直接驅(qū)動(dòng)觸發(fā)器的緩沖器產(chǎn)生的功耗約占時(shí)鐘系統(tǒng)消耗功耗的90％左右。因此,設(shè)計(jì)具有低功耗性能的觸發(fā)器對(duì)降低整個(gè)芯片的功耗具有非常重要的意義。相比主從型觸發(fā)器,脈沖型觸發(fā)器結(jié)構(gòu)簡(jiǎn)單,通常只需要一級(jí)鎖存器,在功耗及速度方面具有非常大的優(yōu)勢(shì)。傳統(tǒng)的脈沖型d觸發(fā)器的電路圖如圖1所示，脈沖型d觸發(fā)器采用cmos設(shè)計(jì)，電路復(fù)雜、所需finfet管的數(shù)量較多、功耗大且需要反饋通路，以致需要額外的鐘控時(shí)鐘傳輸管以避免短路功耗，這不利于低功耗的設(shè)計(jì)。同時(shí)，由于輸出脈沖信號(hào)是通過(guò)兩級(jí)反相器的延時(shí)得到，導(dǎo)致信號(hào)寬度非常短。

finfet管(鰭式場(chǎng)效晶體管，finfield-effecttransistor)是一種新的互補(bǔ)式金氧半導(dǎo)體(cmos)晶體管，具有功耗低和面積小的優(yōu)點(diǎn)。finfet管作為一種新型的3d晶體管，逐漸成為接替普通cmos器件，延續(xù)摩爾定律的優(yōu)良器件之一。finfet器件的溝道采用零摻雜或是低摻雜，溝道被柵三面包圍。這種特殊的三維立體結(jié)構(gòu)，增強(qiáng)了柵對(duì)溝道的控制力度，極大的抑制了短溝道效應(yīng)，抑制了器件的漏電流，從而減小了電路的動(dòng)態(tài)和漏功耗。

鑒此，設(shè)計(jì)一種在不影響電路性能的情況下，電路面積、延時(shí)、功耗和功耗延時(shí)積均較小的基于finfet器件的短脈沖型d觸發(fā)器具有重要意義。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種在不影響電路性能的情況下，電路面積、延時(shí)、功耗和功耗延時(shí)積均較小的基于finfet器件的短脈沖型d觸發(fā)器。

本發(fā)明解決上述技術(shù)問(wèn)題所采用的技術(shù)方案為：一種基于finfet器件的短脈沖型d觸發(fā)器，包括第一finfet管、第二finfet管、第三finfet管、第四finfet管、第五finfet管、第六finfet管、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第一二輸入或非門、第一二輸入與非門和第二二輸入與非門；所述的第一二輸入或非門、所述的第一二輸入或非門和所述的第二二輸入與非門分別具有第一輸入端、第二輸入端和輸出端；所述的第一finfet管、所述的第三finfet管和所述的第五finfet管均為p型finfet管，所述的第二finfet管、所述的第四finfet管和所述的第六finfet管均為n型finfet管；所述的第一反相器的輸入端為所述的短脈沖型d觸發(fā)器的時(shí)鐘端，所述的第一反相器的輸出端和所述的第二反相器的輸入端連接，所述的第二反相器的輸出端、所述的第一finfet管的前柵、所述的第一finfet管的背柵和所述的第一二輸入與非門的第一輸入端連接，所述的第一finfet管的源極接入電源，所述的第一finfet管的漏極、所述的第二finfet管的漏極和所述的第一二輸入與非門的第二輸入端連接，所述的第二finfet管的源極接地，所述的第一二輸入與非門的輸出端和所述的第三反相器的輸入端連接，所述的第三反相器的輸出端和所述的第四反相器的輸入端連接，所述的第四反相器的輸出端、所述的第五反相器的輸入端、所述的第三finfet管的前柵和所述的第六finfet管的背柵連接，所述的第五反相器的輸出端、所述的第二finfet管的前柵、所述的第二finfet管的背柵、所述的第四finfet管的前柵和所述的第五finfet管的背柵連接，所述的第三finfet管的源極接入電源，所述的第三finfet管的背柵和所述的第四finfet管的背柵連接且其連接端為所述的短脈沖型d觸發(fā)器的輸入端，所述的第四finfet管的源極接地，所述的第三finfet管的漏極、所述的第四finfet管的漏極、所述的第一二輸入或非門的第二輸入端、所述的第五finfet管的漏極和所述的第六finfet管的漏極連接，所述的第五finfet管的源極接入電源，所述的第六finfet管的源極接地，所述的第六反相器的輸入端為所述的短脈沖型d觸發(fā)器的復(fù)位端，所述的第六反相器的輸出端和所述的第一二輸入或非門的第一輸入端連接，所述的第一二輸入或非門的輸出端和所述的第七反相器的輸入端連接，所述的第七反相器的輸出端和所述的第二二輸入與非門的第二輸入端連接，所述的第二二輸入與非門的第一輸入端為所述的短脈沖型d觸發(fā)器的置位端，所述的第二二輸入與非門的輸出端、所述的第五finfet管的前柵、所述的第六finfet管的前柵、所述的第八反相器的輸入端和所述的第十反相器的輸入端連接，所述的第八反相器的輸出端和所述的第九反相器的輸入端連接，所述的第九反相器的輸出端為所述的短脈沖型d觸發(fā)器的輸出端，所述的第十反相器的輸出端為所述的短脈沖型d觸發(fā)器的反相輸出端；所述的第一finfet管和所述的第二finfet管均為低閾值finfet管，所述的第三finfet管、所述的第四finfet管、所述的第五finfet管和所述的第六finfet管均為高閾值finfet管，,所述的第三反相器、第四反相器和第五反相器為電路結(jié)構(gòu)相同的高閾值反相器，所述的第一反相器、所述的第二反相器、所述的第六反相器、所述的第七反相器、所述的第八反相器、所述的第九反相器和所述的第十反相器均為電路結(jié)構(gòu)相同的低閾值反相器。

所述的第一finfet管、所述的第二finfet管、所述的第五finfet管和所述的第六finfet管鰭的個(gè)數(shù)為1，所述的第三finfet管和所述的第四finfet管鰭的個(gè)數(shù)為4。

所述的第一finfet管和所述的第二finfet管的閾值電壓均為0.1v-0.4v，所述的第三finfet管、所述的第四finfet管、所述的第五finfet管和所述的第六finfet管的閾值電壓均為0.6v-0.7v。

所述的低閾值反相器包括第七finfet管和第八finfet管，所述的第七finfet管為p型finfet管，所述的第八finfet管為n型finfet管，所述的第七finfet管和所述的第八finfet管鰭的個(gè)數(shù)均為1，所述的第七finfet管和所述的第八finfet管的閾值電壓均為0.1v-0.4v；所述的第七finfet管的源極接入電源，所述的第七finfet管的前柵和所述的第八finfet管的前柵連接且其連接端為所述的低閾值反相器的輸入端，所述的第七finfet管的漏極和所述的第八finfet管的漏極連接且其連接端為所述的低閾值反相器的輸出端，所述的第八finfet管的源極接地。

所述的高閾值反相器包括第九finfet管和第十finfet管，所述的第九finfet管為p型finfet管，所述的第十finfet管為n型finfet管，所述的第九finfet管和所述的第十finfet管鰭的個(gè)數(shù)為1，所述的第九finfet管和所述的第十finfet管的閾值電壓均為0.6v-0.7v；所述的第九finfet管的源極接入電源，所述的第九finfet管的前柵和所述的第十finfet管的前柵連接且其連接端為所述的高閾值反相器的輸入端，所述的第九finfet管的漏極和所述的第十finfet管的漏極連接且其連接端為所述的高閾值反相器的輸出端，所述的第十finfet管的源極接地。

所述的第一二輸入或非門包括第十一finfet管和第十二finfet管，所述的第十一finfet管為p型finfet管，所述的第十二finfet管為n型finfet管，所述的第十一finfet管為高閾值finfet管，所述的第十二finfet管為低閾值finfet管；所述的第十一finfet管的源極接入電源，所述的第十一finfet管的前柵和所述的第十二finfet管的前柵連接且其連接端為所述的第一二輸入或非門的第一輸入端，所述的第十一finfet管的背柵和所述的第十二finfet管的背柵連接且其連接端為所述的第一二輸入或非門的第二輸入端，所述的第十一finfet管的漏極和所述的第十二finfet管的漏極連接且其連接端為所述的第一二輸入或非門的輸出端，所述的第十二finfet管的源極接地。

所述的第十一finfet管的閾值電壓為0.6v-0.7v，所述的第十二finfet管的閾值電壓為0.1v-0.4v，所述的第十一finfet管鰭的個(gè)數(shù)為2，所述的第十二finfet管鰭的個(gè)數(shù)為1。

所述的第一二輸入與非門包括第十三finfet管和第十四finfet管，所述的第十三finfet管為p型finfet管，所述的第十四finfet管為n型finfet管，所述的第十三finfet管為低閾值finfet管，所述的第十四finfet管為高閾值finfet管；所述的第十三finfet管的源極接入電源，所述的第十三finfet管的前柵和所述的第十四finfet管的前柵連接且其連接端為所述的第一二輸入與非門的第一輸入端，所述的第十三finfet管的背柵和所述的第十四finfet管的背柵連接且其連接端為所述的第一二輸入與非門的第二輸入端，所述的第十三finfet管的漏極和所述的第十四finfet管的漏極連接且其連接端為所述的第一二輸入與非門的輸出端，所述的第十四finfet管的源極接地，所述的第二二輸入與非門的電路結(jié)構(gòu)與所述的第一二輸入與非門相同。

所述的第十三finfet管的閾值電壓為0.1v-0.4v，所述的第十四finfet管的閾值電壓為0.6v-0.7v。

所述的第十三finfet管鰭的個(gè)數(shù)為1，所述的第十四finfet管鰭的個(gè)數(shù)為2。

與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于通過(guò)第一finfet管、第二finfet管、第三finfet管、第四finfet管、第五finfet管、第六finfet管、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器、第九反相器、第十反相器、第一二輸入或非門、第一二輸入與非門和第二二輸入與非門構(gòu)建短脈沖型d觸發(fā)器，其中第一finfet管、第二finfet管、第一二輸入與非門、第三反相器、第四反相器和第五反相器組成脈沖發(fā)生電路，短脈沖型d觸發(fā)器的時(shí)鐘端接入時(shí)鐘信號(hào)clk，當(dāng)時(shí)鐘信號(hào)clk＝0時(shí)，第一finfet管打開(kāi)，第一finfet管的漏極充電至高電平，第一二輸入與非門的輸出信號(hào)為高電平，經(jīng)過(guò)第三反相器和第四反相器后的輸出信號(hào)xb＝0，經(jīng)過(guò)第五反相器反相的輸出信號(hào)x＝0，第二finfet管關(guān)閉；當(dāng)時(shí)鐘信號(hào)clk＝1時(shí)，第一finfet管關(guān)閉，第一finfet管的漏極懸空，由于前一時(shí)刻第一finfet管的漏極充電至高電平，第一二輸入與非門的輸出信號(hào)為低電平，經(jīng)過(guò)第三反相器和第四反相器的輸出信號(hào)xb＝0，經(jīng)過(guò)第五反相器反相的輸出信號(hào)x＝1，第二finfet管，打開(kāi)，第一finfet管的漏極放電至低電平，第一二輸入與非門的輸出信號(hào)經(jīng)過(guò)兩級(jí)反相器得到xb＝1，經(jīng)過(guò)第五反相器反相的輸出信號(hào)x＝0，這樣就實(shí)現(xiàn)了短脈沖信號(hào)；由于信號(hào)x是經(jīng)第三反相器、第四反相器和第五反相器這三個(gè)高閾值反相器輸出產(chǎn)生，可以保證產(chǎn)生的短脈沖信號(hào)具有足夠的寬度。同時(shí)，因脈沖發(fā)生電路主體是由高閾值的三個(gè)反相器組成，雖然在速度上會(huì)有所犧牲，但是電路漏功耗會(huì)極大降低，并且本發(fā)明中將高閾值finfet管和低閾值finfet管結(jié)合使用，n型的高閾值finfet管具有“與功能”，p型的高閾值finfet管具有“或功能”，由此減少了finfet管的個(gè)數(shù)，由于減少了晶體管的串聯(lián)情況，電路延時(shí)和面積得到了進(jìn)一步優(yōu)化，由此在不影響電路性能的情況下，電路面積、延時(shí)、功耗和功耗延時(shí)積均較小。

附圖說(shuō)明

圖1為傳統(tǒng)的脈沖型d觸發(fā)器的電路圖；

圖2為本發(fā)明的基于finfet器件的短脈沖型d觸發(fā)器的電路圖；

圖3(a)為本發(fā)明的基于finfet器件的短脈沖型d觸發(fā)器的低閾值反相器的電路圖；

圖3(b)為本發(fā)明的基于finfet器件的短脈沖型d觸發(fā)器的低閾值反相器的符號(hào)圖；

圖4(a)為本發(fā)明的基于finfet器件的短脈沖型d觸發(fā)器的高閾值反相器的電路圖；

圖4(b)為本發(fā)明的基于finfet器件的短脈沖型d觸發(fā)器的高閾值反相器的符號(hào)圖；

圖5(a)為本發(fā)明的基于finfet器件的短脈沖型d觸發(fā)器的第一二輸入或非門的電路圖；

圖5(b)為本發(fā)明的基于finfet器件的短脈沖型d觸發(fā)器的第一二輸入或非門的符號(hào)圖；

圖6(a)為本發(fā)明的基于finfet器件的短脈沖型d觸發(fā)器的第一二輸入與非門的電路圖；

圖6(b)為本發(fā)明的基于finfet器件的短脈沖型d觸發(fā)器的第一二輸入與非門的符號(hào)圖；

圖7為本發(fā)明的基于finfet器件的短脈沖型d觸發(fā)器在bsimimg標(biāo)準(zhǔn)工藝下的仿真波形圖。

具體實(shí)施方式

以下結(jié)合附圖實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。

實(shí)施例一：如圖2所示，一種基于finfet器件的短脈沖型d觸發(fā)器，包括第一finfet管m1、第二finfet管m2、第三finfet管m3、第四finfet管m4、第五finfet管m5、第六finfet管m6、第一反相器f1、第二反相器f2、第三反相器f3、第四反相器f4、第五反相器f5、第六反相器f6、第七反相器f7、第八反相器f8、第九反相器f9、第十反相器f10、第一二輸入或非門o1、第一二輸入與非門u1和第二二輸入與非門u2；第一二輸入或非門o1、第一二輸入或非門o1和第二二輸入與非門u2分別具有第一輸入端、第二輸入端和輸出端；第一finfet管m1、第三finfet管m3和第五finfet管m5均為p型finfet管，第二finfet管m2、第四finfet管m4和第六finfet管m6均為n型finfet管，第一finfet管m1、第二finfet管m2、第五finfet管m5和第六finfet管m6鰭的個(gè)數(shù)為1，第三finfet管m3和第四finfet管m4鰭的個(gè)數(shù)為4；第一反相器f1的輸入端為短脈沖型d觸發(fā)器的時(shí)鐘端，接入時(shí)鐘信號(hào)clk,第一反相器f1的輸出端和第二反相器f2的輸入端連接，第二反相器f2的輸出端、第一finfet管m1的前柵、第一finfet管m1的背柵和第一二輸入與非門u1的第一輸入端連接，第一finfet管m1的源極接入電源vdd，第一finfet管m1的漏極、第二finfet管m2的漏極和第一二輸入與非門u1的第二輸入端連接，第二finfet管m2的源極接地，第一二輸入與非門u1的輸出端和第三反相器f3的輸入端連接，第三反相器f3的輸出端和第四反相器f4的輸入端連接，第四反相器f4的輸出端、第五反相器f5的輸入端、第三finfet管m3的前柵和第六finfet管m6的背柵連接，第五反相器f5的輸出端、第二finfet管m2的前柵、第二finfet管m2的背柵、第四finfet管m4的前柵和第五finfet管m5的背柵連接，第三finfet管m3的源極接入電源vdd，第三finfet管m3的背柵和第四finfet管m4的背柵連接且其連接端為短脈沖型d觸發(fā)器的輸入端，接入輸入信號(hào)d，第四finfet管m4的源極接地，第三finfet管m3的漏極、第四finfet管m4的漏極、第一二輸入或非門o1的第二輸入端、第五finfet管m5的漏極和第六finfet管m6的漏極連接，第五finfet管m5的源極接入電源vdd，第六finfet管m6的源極接地，第六反相器f6的輸入端為短脈沖型d觸發(fā)器的復(fù)位端，接入復(fù)位信號(hào)rn，第六反相器f6的輸出端和第一二輸入或非門o1的第一輸入端連接，第一二輸入或非門o1的輸出端和第七反相器f7的輸入端連接，第七反相器f7的輸出端和第二二輸入與非門u2的第二輸入端連接，第二二輸入與非門u2的第一輸入端為短脈沖型d觸發(fā)器的置位端，接入置位信號(hào)sn，第二二輸入與非門u2的輸出端、第五finfet管m5的前柵、第六finfet管m6的前柵、第八反相器f8的輸入端和第十反相器f10的輸入端連接，第八反相器f8的輸出端和第九反相器f9的輸入端連接，第九反相器f9的輸出端為短脈沖型d觸發(fā)器的輸出端，第十反相器f10的輸出端為短脈沖型d觸發(fā)器的反相輸出端；第一finfet管m1和第二finfet管m2均為低閾值finfet管，第三finfet管m3、第四finfet管m4、第五finfet管m5和第六finfet管m6均為高閾值finfet管，,第三反相器f3、第四反相器f4和第五反相器f5為電路結(jié)構(gòu)相同的高閾值反相器，第一反相器f1、第二反相器f2、第六反相器f6、第七反相器f7、第八反相器f8、第九反相器f9和第十反相器f10均為電路結(jié)構(gòu)相同的低閾值反相器。

實(shí)施例二：如圖2所示，一種基于finfet器件的短脈沖型d觸發(fā)器，包括第一finfet管m1、第二finfet管m2、第三finfet管m3、第四finfet管m4、第五finfet管m5、第六finfet管m6、第一反相器f1、第二反相器f2、第三反相器f3、第四反相器f4、第五反相器f5、第六反相器f6、第七反相器f7、第八反相器f8、第九反相器f9、第十反相器f10、第一二輸入或非門o1、第一二輸入與非門u1和第二二輸入與非門u2；第一二輸入或非門o1、第一二輸入或非門o1和第二二輸入與非門u2分別具有第一輸入端、第二輸入端和輸出端；第一finfet管m1、第三finfet管m3和第五finfet管m5均為p型finfet管，第二finfet管m2、第四finfet管m4和第六finfet管m6均為n型finfet管，第一finfet管m1、第二finfet管m2、第五finfet管m5和第六finfet管m6鰭的個(gè)數(shù)為1，第三finfet管m3和第四finfet管m4鰭的個(gè)數(shù)為4；第一反相器f1的輸入端為短脈沖型d觸發(fā)器的時(shí)鐘端，接入時(shí)鐘信號(hào)clk,第一反相器f1的輸出端和第二反相器f2的輸入端連接，第二反相器f2的輸出端、第一finfet管m1的前柵、第一finfet管m1的背柵和第一二輸入與非門u1的第一輸入端連接，第一finfet管m1的源極接入電源vdd，第一finfet管m1的漏極、第二finfet管m2的漏極和第一二輸入與非門u1的第二輸入端連接，第二finfet管m2的源極接地，第一二輸入與非門u1的輸出端和第三反相器f3的輸入端連接，第三反相器f3的輸出端和第四反相器f4的輸入端連接，第四反相器f4的輸出端、第五反相器f5的輸入端、第三finfet管m3的前柵和第六finfet管m6的背柵連接，第五反相器f5的輸出端、第二finfet管m2的前柵、第二finfet管m2的背柵、第四finfet管m4的前柵和第五finfet管m5的背柵連接，第三finfet管m3的源極接入電源vdd，第三finfet管m3的背柵和第四finfet管m4的背柵連接且其連接端為短脈沖型d觸發(fā)器的輸入端，接入輸入信號(hào)d，第四finfet管m4的源極接地，第三finfet管m3的漏極、第四finfet管m4的漏極、第一二輸入或非門o1的第二輸入端、第五finfet管m5的漏極和第六finfet管m6的漏極連接，第五finfet管m5的源極接入電源vdd，第六finfet管m6的源極接地，第六反相器f6的輸入端為短脈沖型d觸發(fā)器的復(fù)位端，接入復(fù)位信號(hào)rn，第六反相器f6的輸出端和第一二輸入或非門o1的第一輸入端連接，第一二輸入或非門o1的輸出端和第七反相器f7的輸入端連接，第七反相器f7的輸出端和第二二輸入與非門u2的第二輸入端連接，第二二輸入與非門u2的第一輸入端為短脈沖型d觸發(fā)器的置位端，接入置位信號(hào)sn，第二二輸入與非門u2的輸出端、第五finfet管m5的前柵、第六finfet管m6的前柵、第八反相器f8的輸入端和第十反相器f10的輸入端連接，第八反相器f8的輸出端和第九反相器f9的輸入端連接，第九反相器f9的輸出端為短脈沖型d觸發(fā)器的輸出端，第十反相器f10的輸出端為短脈沖型d觸發(fā)器的反相輸出端；第一finfet管m1和第二finfet管m2均為低閾值finfet管，第三finfet管m3、第四finfet管m4、第五finfet管m5和第六finfet管m6均為高閾值finfet管，,第三反相器f3、第四反相器f4和第五反相器f5為電路結(jié)構(gòu)相同的高閾值反相器，第一反相器f1、第二反相器f2、第六反相器f6、第七反相器f7、第八反相器f8、第九反相器f9和第十反相器f10均為電路結(jié)構(gòu)相同的低閾值反相器。

本實(shí)施例中，第一finfet管m1和第二finfet管m2的閾值電壓均為0.1v-0.4v，第三finfet管m3、第四finfet管m4、第五finfet管m5和第六finfet管m6的閾值電壓均為0.6v-0.7v。

如圖3(a)和圖3(b)所示，本實(shí)施例中，低閾值反相器包括第七finfet管m7和第八finfet管m8，第七finfet管m7為p型finfet管，第八finfet管m8為n型finfet管，第七finfet管m7和第八finfet管m8鰭的個(gè)數(shù)均為1，第七finfet管m7和第八finfet管m8的閾值電壓均為0.1v-0.4v；第七finfet管m7的源極接入電源vdd，第七finfet管m7的前柵和第八finfet管m8的前柵連接且其連接端為低閾值反相器的輸入端，第七finfet管m7的漏極和第八finfet管m8的漏極連接且其連接端為低閾值反相器的輸出端，第八finfet管m8的源極接地。

如圖4(a)和圖3(b)所示，本實(shí)施例中，高閾值反相器包括第九finfet管m9和第十finfet管m10，第九finfet管m9為p型finfet管，第十finfet管m10為n型finfet管，第九finfet管m9和第十finfet管m10鰭的個(gè)數(shù)為1，第九finfet管m9和第十finfet管m10的閾值電壓均為0.6v-0.7v；第九finfet管m9的源極接入電源vdd，第九finfet管m9的前柵和第十finfet管m10的前柵連接且其連接端為高閾值反相器的輸入端，第九finfet管m9的漏極和第十finfet管m10的漏極連接且其連接端為高閾值反相器的輸出端，第十finfet管m10的源極接地。

如圖5(a)和圖5(b)所示，本實(shí)施例中，第一二輸入或非門o1包括第十一finfet管m11和第十二finfet管m12，第十一finfet管m11為p型finfet管，第十二finfet管m12為n型finfet管，第十一finfet管m11為高閾值finfet管，第十二finfet管m12為低閾值finfet管，第十一finfet管m11鰭的個(gè)數(shù)為2，第十二finfet管m12鰭的個(gè)數(shù)為1；第十一finfet管m11的源極接入電源vdd，第十一finfet管m11的前柵和第十二finfet管m12的前柵連接且其連接端為第一二輸入或非門o1的第一輸入端，第十一finfet管m11的背柵和第十二finfet管m12的背柵連接且其連接端為第一二輸入或非門o1的第二輸入端，第十一finfet管m11的漏極和第十二finfet管m12的漏極連接且其連接端為第一二輸入或非門o1的輸出端，第十二finfet管m12的源極接地。

本實(shí)施例中，第十一finfet管m11的閾值電壓為0.6v-0.7v，第十二finfet管m12的閾值電壓為0.1v-0.4v。

如圖6(a)和圖6(b)所示，本實(shí)施例中，第一二輸入與非門u1包括第十三finfet管m13和第十四finfet管m14，第十三finfet管m13為p型finfet管，第十四finfet管m14為n型finfet管，第十三finfet管m13為低閾值finfet管，第十四finfet管m14為高閾值finfet管，第十三finfet管m13鰭的個(gè)數(shù)為1，第十四finfet管m14鰭的個(gè)數(shù)為2；第十三finfet管m13的源極接入電源vdd，第十三finfet管m13的前柵和第十四finfet管m14的前柵連接且其連接端為第一二輸入與非門u1的第一輸入端，第十三finfet管m13的背柵和第十四finfet管m14的背柵連接且其連接端為第一二輸入與非門u1的第二輸入端，第十三finfet管m13的漏極和第十四finfet管m14的漏極連接且其連接端為第一二輸入與非門u1的輸出端，第十四finfet管m14的源極接地，第二二輸入與非門u2的電路結(jié)構(gòu)與第一二輸入與非門u1相同。

本實(shí)施例中，第十三finfet管m13的閾值電壓為0.1v-0.4v，第十四finfet管m14的閾值電壓為0.6v-0.7v。

本發(fā)明的基于finfet器件的短脈沖型d觸發(fā)器電路的工作原理如下：

當(dāng)時(shí)鐘信號(hào)clk＝0時(shí)，第一finfet管m1打開(kāi)，第一finfet管m1的漏極充電至高電平，第一二輸入與非門u的1輸出信號(hào)經(jīng)過(guò)第三反相器f3和第四反相器f4得到xb＝1，經(jīng)過(guò)第五反相器f5輸出信號(hào)x＝0，第二finfet管m2關(guān)閉。當(dāng)時(shí)鐘信號(hào)clk＝1時(shí)，第一finfet管m1關(guān)閉，第一finfet管m1的漏極懸空，由于前一時(shí)刻第一finfet管m1的漏極充電至高電平，第一二輸入與非門u1的輸出信號(hào)經(jīng)過(guò)第三反相器f3和第四反相器f4得到xb＝0，經(jīng)過(guò)第五反相器f5反相，輸出信號(hào)x＝1，第二finfet管m2打開(kāi)，第一finfet管m1的漏極放電至低電平；第一二輸入與非門u1的輸出信號(hào)經(jīng)過(guò)第三反相器f3和第四反相器f4得到xb＝1，經(jīng)過(guò)第五反相器f5反相，輸出信號(hào)x＝0，這樣就實(shí)現(xiàn)了短脈沖信號(hào)。

當(dāng)置位信號(hào)sn＝0時(shí)，輸入信號(hào)d、復(fù)位信號(hào)rn和時(shí)鐘信號(hào)clk不影響輸出信號(hào)，第二二輸入與非門u2的輸出信號(hào)為高電平，通過(guò)第八反相器f8和第九反相器f9，短脈沖型d觸發(fā)器的輸出信號(hào)q充電至高電平，實(shí)現(xiàn)數(shù)據(jù)置位功能。

當(dāng)置位信號(hào)sn＝1、復(fù)位信號(hào)rn＝0時(shí)，輸入信號(hào)d和時(shí)鐘信號(hào)clk不影響輸出信號(hào)，第二二輸入與非門u2的輸出信號(hào)為低電平，通過(guò)第八反相器f8和第九反相器f9，輸出信號(hào)q充電至低電平，實(shí)現(xiàn)數(shù)據(jù)復(fù)位功能。

當(dāng)置位信號(hào)sn＝1、復(fù)位信號(hào)rn＝1時(shí)，第二二輸入與非門u2等效于反相器。當(dāng)x＝0、xb＝1時(shí)，第三finfet管m3、第四finfet管m4關(guān)閉，輸入信號(hào)d等效于屏蔽在外，第五finfet管m5和第六finfet管m6打開(kāi)，實(shí)現(xiàn)數(shù)據(jù)靜態(tài)鎖存功能。當(dāng)x＝1、xb＝0時(shí)，第五finfet管m5和第六finfet管m6關(guān)閉，第三finfet管m3和第四finfet管m4打開(kāi)，實(shí)現(xiàn)數(shù)據(jù)賦值功能。

為了比較本發(fā)明所提出的一種基于finfet器件的短脈沖型d觸發(fā)器在bsimimg這種標(biāo)準(zhǔn)工藝下相對(duì)于傳統(tǒng)的脈沖型d觸發(fā)器的各種性能，使用電路仿真工具h(yuǎn)spice在電路的輸入頻率為250mhz、500mhz、1gmhz、2ghz的條件下對(duì)兩種電路結(jié)構(gòu)進(jìn)行了仿真比較分析，bsimimg工藝庫(kù)對(duì)應(yīng)的電源電壓為1v。本發(fā)明的基于finfet器件的短脈沖型d觸發(fā)器在bsimimg標(biāo)準(zhǔn)工藝下的仿真波形如圖7所示。

表1為在bsimimg標(biāo)準(zhǔn)工藝，輸入頻率為250mhz下，本發(fā)明基于finfet器件的短脈沖型d觸發(fā)器和傳統(tǒng)的脈沖型d觸發(fā)器性能比較。其中基于finfet器件的短脈沖型d觸發(fā)器和傳統(tǒng)脈沖型d觸發(fā)器下表全部簡(jiǎn)稱為本發(fā)明短脈沖型d觸發(fā)器和傳統(tǒng)脈沖型d觸發(fā)器。

表1

從表1中可以得出：本發(fā)明的基于finfet器件的短脈沖型d觸發(fā)器與傳統(tǒng)的脈沖型d觸發(fā)器相比，晶體管數(shù)量減少2個(gè)，脈沖寬度增加了36％，平均總功耗分別降低了3.1％。

表2為在bsimimg標(biāo)準(zhǔn)工藝，輸入頻率為500mhz下本發(fā)明基于finfet器件的短脈沖型d觸發(fā)器與傳統(tǒng)的脈沖型d觸發(fā)器比較。

表2

從表2中可以得出：本發(fā)明的基于finfet器件的短脈沖型d觸發(fā)器傳統(tǒng)的脈沖型d觸發(fā)器相比，晶體管數(shù)量減少2個(gè)，脈沖寬度增加了36％，平均總功耗分別降低了9.5％。

表3為在bsimimg標(biāo)準(zhǔn)工藝，輸入頻率為1ghz下本發(fā)明基于finfet器件的短脈沖型d觸發(fā)器和傳統(tǒng)的脈沖型d觸發(fā)器比較。

表3

從表3中可以得出：本發(fā)明基于finfet器件的短脈沖型d觸發(fā)器和傳統(tǒng)的脈沖型d觸發(fā)器相比，晶體管數(shù)量減少2個(gè)，脈沖寬度增加了36％，平均總功耗分別降低了15.2％。

表4為在bsimimg標(biāo)準(zhǔn)工藝，輸入頻率為2ghz下，本發(fā)明的基于finfet器件的短脈沖型d觸發(fā)器和傳統(tǒng)的脈沖型d觸發(fā)器比較。

表4

從表4中可以得出：本發(fā)明基于finfet器件的短脈沖型d觸發(fā)器和傳統(tǒng)的脈沖型d觸發(fā)器相比，晶體管數(shù)量減少2個(gè)，脈沖寬度增加了36％，平均總功耗分別降低了4.3％。

由上述的比較數(shù)據(jù)可見(jiàn)，在不影響電路性能的前提下，本發(fā)明的基于finfet器件的短脈沖型d觸發(fā)器和傳統(tǒng)的脈沖型d觸發(fā)器相比，晶體管的數(shù)量減少了2個(gè)，功耗得到了明顯的優(yōu)化。

本發(fā)明的基于finfet器件的短脈沖型d觸發(fā)器的狀態(tài)轉(zhuǎn)換表如表5所示。