一種自適應的觸發(fā)器加固電路的制作方法
【專利摘要】本實用新型提供一種自適應的觸發(fā)器加固電路，包括反相器鏈，包括多級級聯(lián)的反相器；鎖存器，連接于每級反相器輸出端，用于鎖存反相器輸出邏輯狀態(tài)；控制模塊，用于控制某個時刻所有鎖存器，使每個鎖存器保持相對應的反相器輸出邏輯狀態(tài)；計算模塊，用于計算邏輯發(fā)生變化的反相器個數(shù)，并以反相器的傳輸延時為單位，標定出SET脈沖的寬度；延時濾波模塊，用于依據(jù)計算模塊標定的SET脈沖的寬度，自動設置精確的濾波延時，濾除觸發(fā)器模塊的單粒子瞬態(tài)脈沖。本實用新型可以精確測得不同能量粒子轟擊下的單粒子瞬態(tài)脈沖寬度，以保證濾波電路延時精確設定，可精確濾除單粒子脈沖，使芯片的加固DFF在獲得預計的抗單粒子效果外，面積更優(yōu)，速度折中代價最小。
【專利說明】
一種自適應的觸發(fā)器加固電路
技術領域
[0001]本實用新型涉及一種單粒子效應研究領域，特別是涉及一種自適應的觸發(fā)器加固電路。
【背景技術】
[0002]隨著航天、軍事等領域技術的發(fā)展，越來越多的集成電路需要在輻射環(huán)境下工作。輻射對集成電路產生的效應主要分為兩大類:單粒子效應和總劑量效應。
[0003]其中，單粒子瞬變效應是影響芯片性能的主要因素。當芯片放置在輻射環(huán)境中，周圍能量粒子會注入到芯片內部，由于電離輻射作用能量粒子的運動軌跡上產生一定數(shù)目的電子、空穴對;這些電子、空穴對在電場的作用下被芯片上的電路節(jié)點吸收，改變節(jié)點電平。如果所述芯片上的電路中沒有反饋回路，那么在單粒子作用的時間結束后，該節(jié)點電平又會恢復回原來的值，從而在電路中產生一個脈沖信號，在短時間內對電路節(jié)點產生干擾。單粒子效應可細分為三類:1、單粒子軟錯誤效應:包括單粒子反轉效應，單粒子瞬變效應，單粒子多翻轉效應等，在短時間內對電路節(jié)點產生干擾。2、具有潛在危險性的效應:如單粒子閂鎖效應，如不加以控制，可能會導致芯片發(fā)生單粒子燒毀。3、單粒子硬錯誤效應，如位移損傷等，會使得芯片中的晶體管徹底不能工作。
[0004]為了能夠避免上述單粒子瞬變效應，往往需要對觸發(fā)器電路進行加固，現(xiàn)有的一種自適應的觸發(fā)器加固電路如圖1所示，其包括時鐘模塊1、延時濾波模塊2、主從級DICE觸發(fā)器模塊3，以及輸出模塊4，所述主從級DICE觸發(fā)器模塊3包括主級模塊31以及從級模塊32。該電路入級設置有濾波模塊，濾除前一級電路的單粒子瞬態(tài)脈沖，然而，所述濾波模塊究竟需要濾除多寬的脈沖并不清楚，其濾除的電路設計可能冗余過大，導致加固觸發(fā)器的面積大，并且可濾除的脈沖越寬，觸發(fā)器的工作速度越慢。
[0005]鑒于以上所述，提供一種能夠精確的測得不同能量粒子轟擊下的單粒子瞬態(tài)脈沖寬度，并依據(jù)該脈沖寬度自動加固觸發(fā)器實屬必要。
【實用新型內容】
[0006]鑒于以上所述現(xiàn)有技術的缺點，本實用新型的目的在于提供一種自適應的觸發(fā)器加固電路，以實現(xiàn)單粒子瞬態(tài)脈沖寬度的精確測量，并依據(jù)該脈沖寬度對觸發(fā)器進行更優(yōu)的加固設計。
[0007]為實現(xiàn)上述目的及其他相關目的，本實用新型提供一種自適應的觸發(fā)器加固電路，包括:
[0008]反相器鏈，包括多級級聯(lián)的反相器；
[0009]鎖存器，連接于每級反相器的輸出端，用于鎖存反相器的輸出邏輯狀態(tài)；
[0010]控制模塊，連接于各鎖存器，用于控制某個時刻所有的鎖存器，使每個鎖存器保持相對應的反相器的輸出邏輯狀態(tài)；
[0011]計算模塊，連接于各異鎖存器，用于計算邏輯發(fā)生變化的反相器個數(shù)，并以反相器的傳輸延時為單位，標定出SET脈沖的寬度；
[0012]延時濾波模塊，連接于所述計算模塊，用于依據(jù)計算模塊標定的SET脈沖的寬度，自動設置精確的濾波延時，濾除觸發(fā)器模塊的單粒子瞬態(tài)脈沖。
[0013]作為本實用新型的自適應的觸發(fā)器加固電路的一種優(yōu)選方案，所述反相器鏈上的反相器的MOS管漏端受到粒子轟擊時，電離出大量的電子空穴對，在PN結電場的作用下，收集的電荷產生電流脈沖，導致反相器節(jié)點電壓發(fā)生翻轉，產生SET瞬態(tài)電壓脈沖，并沿著所述反相器鏈向下傳播。
[0014]進一步地，節(jié)點電壓發(fā)生翻轉的反相器的數(shù)量與所述SET瞬態(tài)電壓脈沖的寬度成正比。
[0015]作為本實用新型的自適應的觸發(fā)器加固電路的一種優(yōu)選方案，還包括觸發(fā)器模塊、時鐘模塊以及輸出模塊，所述觸發(fā)器模塊連接于所述延時濾波模塊，所述時鐘模塊以及輸出模塊連接于所述觸發(fā)器模塊。
[0016]優(yōu)選地，通過比較鎖存器鎖存的輸出邏輯狀態(tài)及反相器鏈中各反相器的初始值，若不相同，則判定該反相器的邏輯發(fā)生變化。
[0017]優(yōu)選地，所述單粒子瞬態(tài)脈沖寬度的測量精度為土半個反相器的傳輸延時。
[0018]作為本實用新型的自適應的觸發(fā)器加固電路的一種優(yōu)選方案，所述鎖存器輸入電容負載越小，所述單粒子瞬態(tài)脈沖寬度的測量精度越高。
[0019]作為本實用新型的自適應的觸發(fā)器加固電路的一種優(yōu)選方案，所述的延時濾波模塊可動態(tài)調節(jié)延時。
[0020]作為本實用新型的自適應的觸發(fā)器加固電路的一種優(yōu)選方案，所述鎖存器為異步鎖存器。
[0021]如上所述，本實用新型的自適應的觸發(fā)器加固電路，具有以下有益效果:本實用新型提供了一種自適應的觸發(fā)器加固電路，可以精確的測得不同LET值下的脈沖寬度，以保證濾波電路的可濾除的脈沖寬度的精確設定，使加固DFF在獲得預計的抗單粒子效果外，面積更優(yōu)，速度折中代價最小。本實用新型電路結構簡單，具有較高的測量精度，在單粒子效應研究領域具有廣泛的應用前景。
【附圖說明】
[0022]圖1顯示為自適應的觸發(fā)器加固電路的結構示意圖。
[0023]圖2顯示為粒子轟擊反相器鏈上的MOS管漏端時，會電離出大量的電子空穴對，在PN結電場的作用下，收集的電荷產生電流脈沖，導致反相器節(jié)點電壓發(fā)生翻轉，產生SET瞬態(tài)電壓脈沖，沿著反相器鏈向下傳播。
[0024]圖3顯示為脈沖寬度為兩個反相器延時時間的SET脈沖在反相器鏈上傳輸?shù)那闆r。
[0025]圖4顯示為本實用新型的自適應的觸發(fā)器加固電路的結構示意圖。
[0026]圖5顯示為本實用新型的自適應的觸發(fā)器加固電路的原理示意圖。
[0027]元件標號說明
[0028]101反相器
[0029]102鎖存器
[0030]103控制模塊
[0031]104計算模塊
[0032]105延時濾波模塊
[0033]106觸發(fā)器模塊
[0034]107時鐘模塊
[0035]108輸出模塊
【具體實施方式】
[0036]以下通過特定的具體實例說明本實用新型的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本實用新型的其他優(yōu)點與功效。本實用新型還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在沒有背離本實用新型的精神下進行各種修飾或改變。
[0037]請參閱圖2?圖5。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本實用新型的基本構想，遂圖示中僅顯示與本實用新型中有關的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。
[0038]本實用新型的設計思路包括:粒子轟擊反相器鏈上的MOS管漏端時，會電離出大量的電子空穴對，在PN結電場的作用下，收集的電荷產生電流脈沖，導致反相器節(jié)點電壓發(fā)生翻轉，產生SET瞬態(tài)電壓脈沖，沿著反相器鏈向下傳播，如圖2所示。如果SET脈沖寬度足夠寬，經(jīng)過足夠長的時間，它將傳遍整條反相器鏈(經(jīng)過兩個反相器延時到達第三個反相器，經(jīng)過三個反相器的延時到達第四個反相器)，如圖3所示，在不同的時刻，脈沖的前沿到達反相器鏈上不同的反相器輸入端。在任意時刻，總有一定數(shù)量的反相器的輸出端收到影響或發(fā)生翻轉。這些受影響的反相器的數(shù)量與瞬態(tài)脈沖的寬度成正比。脈沖寬度越寬，受影響的反相器的數(shù)量越多。
[0039]對于本身非常窄的脈沖來說，其在邏輯的傳播過程中將會發(fā)生衰減。對于脈沖寬度大于邏輯轉換時間的瞬態(tài)脈沖，經(jīng)過邏輯門時脈沖不會發(fā)生衰減，而對于脈沖寬度小于轉換時間的脈沖，其在傳輸?shù)倪^程中脈沖將發(fā)生衰減，寬度將會減小。我們通過仿真可以發(fā)現(xiàn)，對于任何工藝，可傳輸通過多級邏輯門的最小脈沖持續(xù)時間(在Vdd/2反相器閾值電壓值點測量)近似等于傳輸經(jīng)過該邏輯門的延時時間。仿真也同樣表明了，當脈沖寬度大于邏輯門的邏輯轉換時間，脈沖形狀幾乎不發(fā)生任何變化。
[0040]圖3展示了脈沖寬度為兩個反相器延時時間的SET脈沖在反相器鏈上傳輸?shù)那闆r。當它在反相器鏈上傳播時SET脈沖將影響兩個反相器的輸出。在反相器鏈上的傳播過程中，在任意時刻，總有兩個反相器的輸出狀態(tài)發(fā)生翻轉。所以，如果可以確定任意時間受SET脈沖影響輸出狀態(tài)的反相器的數(shù)量，那么就可以用反相器的延時時間的倍數(shù)來標定SET脈沖的時間寬度。仿真表明，對于所有脈沖寬度為[(N-0.5) X反向器延時時間t ]到[(N+0.5) X反向器延時時間t]之間的脈沖，將有N級反相器受到影響(數(shù)量為N)。因此脈沖寬度的測量精度為±半個反相器的傳輸延時t。
[0041]為了獲取反向器鏈上各個反相器的輸出狀態(tài)，本實用新型在每級反相器的輸出端加上鎖存器如圖4所示。當SET脈沖傳播到每個反相器時，其相對應的存儲在鎖存器的數(shù)據(jù)將發(fā)生改變。然而當SET脈沖通過后，反相器的輸出狀態(tài)和儲存在鎖存器的數(shù)據(jù)將返回原始值。(當在反相器的輸出端增加鎖存器負載后，將會改變反相器鏈的時間特性，從而對標定的脈沖寬度精度產生影響，因此要保證鎖存器的輸入電容負載盡可能的小)當SET脈沖在反相器鏈上傳輸時，如果我們通過控制信號，在某個時刻控制所有的鎖存器，使每個鎖存器保持相對應的反相器的輸出邏輯狀態(tài)，我們與初始值進行比較，就可以發(fā)現(xiàn)輸出端邏輯發(fā)生變化的反向器個數(shù)。從而以反相器的傳輸延時為單位，標定出SET脈沖的寬度(脈沖寬度的測量以電壓值為Vdd/2閾值為標準)。
[0042]基于以上的設計思路，如圖4所示，本實施例提供一種自適應的觸發(fā)器加固電路，包括:
[0043]反相器鏈，包括多級級聯(lián)的反相器101;在本實施例中，所述反相器101為CMOS反相器。
[0044]鎖存器102，連接于每級反相器101的輸出端，用于鎖存反相器101的輸出邏輯狀態(tài);在本實施例中，所述鎖存器102為異步鎖存器102。
[0045]控制模塊103，連接于各鎖存器102，用于控制某個時刻所有的鎖存器102，使每個鎖存器102保持相對應的反相器101的輸出邏輯狀態(tài)；
[0046]計算模塊104，連接于各異鎖存器102，用于計算邏輯發(fā)生變化的反相器101個數(shù)，并以反相器101的傳輸延時為單位，標定出SET脈沖的寬度。在本實施例中，通過比較鎖存器102鎖存的輸出邏輯狀態(tài)及反相器101鏈中各反相器101的初始值，若不相同，則判定該反相器101的邏輯發(fā)生變化；
[0047]延時濾波模塊105，連接于所述計算模塊104，用于依據(jù)計算模塊104標定的SET脈沖的寬度，自動設置精確的濾波延時，并可動態(tài)設定延時，濾除觸發(fā)器模塊106的單粒子瞬態(tài)脈沖；
[0048]觸發(fā)器模塊106，連接于所述延時濾波模塊105，并可通過所述延時濾波模塊105濾除其單粒子瞬態(tài)脈沖;在本實施例中，所述觸發(fā)器模塊106包括依次連接的多個D觸發(fā)器。
[0049]時鐘模塊107，連接于所述觸發(fā)器模塊106，用于控制所述觸發(fā)器模塊106的時鐘狀態(tài)；
[0050]輸出模塊108，連接于所述觸發(fā)器模塊106，用于輸出所述觸發(fā)器模塊106的最終狀
??τ O
[0051]作為示例，所述反相器鏈上的反相器101的MOS管漏端受到粒子轟擊時，電離出大量的電子空穴對，在PN結電場的作用下，收集的電荷產生電流脈沖，導致反相器101節(jié)點電壓發(fā)生翻轉，產生SET瞬態(tài)電壓脈沖，并沿著所述反相器101鏈向下傳播。在本實施例中，節(jié)點電壓發(fā)生翻轉的反相器101的數(shù)量與所述SET瞬態(tài)電壓脈沖的寬度成正比。
[0052]作為示例，所述單粒子瞬態(tài)脈沖寬度的測量精度為土半個反相器101的傳輸延時。
[0053]作為示例，所述鎖存器102輸入電容負載越小，所述單粒子瞬態(tài)脈沖寬度的測量精度越高。
[0054]如圖5所示，本實施例的自適應的觸發(fā)器加固電路的原理為:
[0055]圖5(a)顯示為控制鎖存器102輸出的時鐘信號；
[0056]圖5(b)顯示為鎖存器102控制信號，當信號為低時，鎖存器102存儲每級反相器101的輸出端狀態(tài)，信號為高時輸出鎖存器102狀態(tài)；
[0057]圖5(c)顯示為沒有SET脈沖發(fā)生時，鎖存器102的初始狀態(tài)；
[0058]圖5(d)顯示為當有SET脈沖發(fā)生時，與初始狀態(tài)圖5(c)比較，反相器鏈第5級輸出端受到脈沖影響，其對應的鎖存器102的狀態(tài)發(fā)生翻轉。
[0059]圖5(e)顯示為一個更寬的SET脈沖在反相器鏈上傳輸?shù)那闆r。共有4個鎖存器102狀態(tài)受到SET脈沖影響(從第2個到第5個)。對于圖5(d)情況，脈沖寬度可估算為電路延時t±0.5電路延時t，對于圖5(e)情況，4個鎖存器102的狀態(tài)翻轉，脈沖寬度可估算為4*電路延時t ±0.5電路延時t。
[0060]如上所述，本實用新型的自適應的觸發(fā)器加固電路，具有以下有益效果:本實用新型提供了一種自適應的觸發(fā)器加固電路，可以精確的測得不同LET值下的脈沖寬度，以保證濾波電路的可濾除的脈沖寬度的精確設定，使加固DFF在獲得預計的抗單粒子效果外，面積更優(yōu)，速度折中代價最小。本實用新型電路結構簡單，具有較高的測量精度以及加固DFF效果，在單粒子效應研究領域具有廣泛的應用前景。所以，本實用新型有效克服了現(xiàn)有技術中的種種缺點而具高度產業(yè)利用價值。
[0061]上述實施例僅例示性說明本實用新型的原理及其功效，而非用于限制本實用新型。任何熟悉此技術的人士皆可在不違背本實用新型的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本實用新型所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本實用新型的權利要求所涵蓋。
【主權項】
1.一種自適應的觸發(fā)器加固電路，其特征在于，包括: 反相器鏈，包括多級級聯(lián)的反相器； 鎖存器，連接于每級反相器的輸出端，用于鎖存反相器的輸出邏輯狀態(tài)； 控制模塊，連接于各鎖存器，用于控制某個時刻所有的鎖存器，使每個鎖存器保持相對應的反相器的輸出邏輯狀態(tài)； 計算模塊，連接于各異鎖存器，用于計算邏輯發(fā)生變化的反相器個數(shù)，并以反相器的傳輸延時為單位，標定出SET脈沖的寬度； 延時濾波模塊，連接于所述計算模塊，用于依據(jù)計算模塊標定的SET脈沖的寬度，自動設置精確的濾波延時，濾除觸發(fā)器模塊的單粒子瞬態(tài)脈沖。2.根據(jù)權利要求1所述的自適應的觸發(fā)器加固電路，其特征在于:所述反相器鏈上的反相器的MOS管漏端受到粒子轟擊時，電離出大量的電子空穴對，在PN結電場的作用下，收集的電荷產生電流脈沖，導致反相器節(jié)點電壓發(fā)生翻轉，產生SET瞬態(tài)電壓脈沖，并沿著所述反相器鏈向下傳播。3.根據(jù)權利要求2所述的自適應的觸發(fā)器加固電路，其特征在于:節(jié)點電壓發(fā)生翻轉的反相器的數(shù)量與所述SET瞬態(tài)電壓脈沖的寬度成正比。4.根據(jù)權利要求1所述的自適應的觸發(fā)器加固電路，其特征在于:還包括觸發(fā)器模塊、時鐘模塊以及輸出模塊，所述觸發(fā)器模塊連接于所述延時濾波模塊，所述時鐘模塊以及輸出模塊連接于所述觸發(fā)器模塊。5.根據(jù)權利要求1所述的自適應的觸發(fā)器加固電路，其特征在于:通過比較鎖存器鎖存的輸出邏輯狀態(tài)及反相器鏈中各反相器的初始值，若不相同，則判定該反相器的邏輯發(fā)生變化。6.根據(jù)權利要求1所述的自適應的觸發(fā)器加固電路，其特征在于:所述單粒子瞬態(tài)脈沖寬度的測量精度為土半個反相器的傳輸延時。7.根據(jù)權利要求1所述的自適應的觸發(fā)器加固電路，其特征在于:所述鎖存器輸入電容負載越小，所述單粒子瞬態(tài)脈沖寬度的測量精度越高。8.根據(jù)權利要求1所述的自適應的觸發(fā)器加固電路，其特征在于:濾波延時可動態(tài)調-K-T O9.根據(jù)權利要求1所述的自適應的觸發(fā)器加固電路，其特征在于:所述鎖存器為異步鎖存器。
【文檔編號】H03K3/02GK205566246SQ201620075508
【公開日】2016年9月7日
【申請日】2016年1月26日
【發(fā)明人】鄭云龍, 桑澤華, 林敏 , 楊根慶, 鄒世昌
【申請人】中國科學院上海微系統(tǒng)與信息技術研究所