一種多路時(shí)鐘緩沖器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于時(shí)鐘電路技術(shù)領(lǐng)域，尤其涉及一種多路時(shí)鐘緩沖器。
【背景技術(shù)】
[0002]在現(xiàn)有的時(shí)鐘緩沖器架構(gòu)中，普遍采用單一的時(shí)鐘緩沖電路對(duì)時(shí)鐘發(fā)生器所輸出的時(shí)鐘信號(hào)進(jìn)行緩沖處理后輸出，以達(dá)到提高時(shí)鐘發(fā)生器的驅(qū)動(dòng)能力的作用。然而，上述現(xiàn)有的時(shí)鐘緩沖器只能輸出一路時(shí)鐘信號(hào)，無法同時(shí)驅(qū)動(dòng)多個(gè)負(fù)載，且如果多個(gè)負(fù)載對(duì)時(shí)鐘信號(hào)的頻率要求不同，則現(xiàn)有的時(shí)鐘緩沖器又無法對(duì)時(shí)鐘信號(hào)進(jìn)行分頻處理和多路開關(guān)選通以達(dá)到為多個(gè)負(fù)載提供頻率不同的時(shí)鐘信號(hào)的目的。因此，現(xiàn)有的時(shí)鐘緩沖器存在無法同時(shí)驅(qū)動(dòng)多個(gè)負(fù)載，且無法對(duì)時(shí)鐘信號(hào)進(jìn)行分頻處理和多路開關(guān)選通輸出的問題。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于提供一種多路時(shí)鐘緩沖器，旨在解決現(xiàn)有的時(shí)鐘緩沖器存在無法同時(shí)驅(qū)動(dòng)多個(gè)負(fù)載，且無法對(duì)時(shí)鐘信號(hào)進(jìn)行分頻處理和多路開關(guān)選通輸出的問題。
[0004]本發(fā)明是這樣實(shí)現(xiàn)的，一種多路時(shí)鐘緩沖器，所述多路時(shí)鐘緩沖器包括主緩沖單元以及η個(gè)時(shí)鐘分頻電路；
[0005]所述主緩沖單元的輸入端接入時(shí)鐘信號(hào)，電源端接直流電源，接地端接地，所述主緩沖單元將所述時(shí)鐘信號(hào)進(jìn)行緩沖處理后輸出；
[0006]所述η個(gè)時(shí)鐘分頻電路包括第I個(gè)時(shí)鐘分頻電路至第η個(gè)時(shí)鐘分頻電路，所述第I個(gè)時(shí)鐘分頻電路至所述第η個(gè)時(shí)鐘分頻電路從所述主緩沖單元的輸出端獲取所述時(shí)鐘信號(hào)，所述第I個(gè)時(shí)鐘分頻電路輸出與所述時(shí)鐘信號(hào)相同頻率的第I個(gè)時(shí)鐘信號(hào)，第2個(gè)時(shí)鐘分頻電路至所述第η個(gè)時(shí)鐘分頻電路分別按照預(yù)設(shè)的分頻系數(shù)對(duì)所述時(shí)鐘信號(hào)進(jìn)行分頻處理后輸出第2個(gè)時(shí)鐘信號(hào)至第η個(gè)鐘信號(hào)，η為大于I的正整數(shù)；
[0007]所述η個(gè)時(shí)鐘分頻電路中的每個(gè)時(shí)鐘分頻電路均包括一個(gè)開關(guān)單元和一個(gè)緩沖單元，所述第2個(gè)時(shí)鐘分頻電路至所述第η個(gè)時(shí)鐘分頻電路中的每個(gè)時(shí)鐘分頻電路均包括分頻單元，所述第2個(gè)時(shí)鐘分頻電路包含一個(gè)分頻單元，第η個(gè)時(shí)鐘分頻電路所包含的分頻單元的數(shù)量是第η-1個(gè)時(shí)鐘分頻電路所包含的分頻單元的數(shù)量的2倍；
[0008]所述開關(guān)單元的輸入端連接所述主緩沖單元的輸出端，所述開關(guān)單元的控制端接入開關(guān)控制信號(hào)，所述開關(guān)單元根據(jù)所述開關(guān)控制信號(hào)控制每個(gè)時(shí)鐘分頻電路的通斷；
[0009]所述分頻單元用于對(duì)時(shí)鐘信號(hào)進(jìn)行分頻處理；
[0010]所述緩沖單元用于對(duì)時(shí)鐘信號(hào)進(jìn)行緩沖處理并輸出；
[0011]在所述第I個(gè)時(shí)鐘分頻電路中，緩沖單元的輸入端連接開關(guān)單元的輸出端；在所述第2個(gè)時(shí)鐘分頻電路至所述第η個(gè)時(shí)鐘分頻電路中，每個(gè)時(shí)鐘分頻電路所包含的一個(gè)或多個(gè)分頻單元連接于開關(guān)單元的輸出端與緩沖單元的輸入端之間；
[0012]在所述第2個(gè)時(shí)鐘分頻電路中，分頻單元的輸入端和輸出端分別連接開關(guān)單元的輸出端和緩沖單元的輸入端；
[0013]在所述第η個(gè)時(shí)鐘分頻電路中，從開關(guān)單元的輸出端開始，多個(gè)分頻單元依次串聯(lián)連接至緩沖單元的輸入端；
[0014]在所述第2個(gè)時(shí)鐘分頻電路至所述第η個(gè)時(shí)鐘分頻電路中，每一個(gè)時(shí)鐘分頻電路中的開關(guān)單元的電源端、緩沖單元的電源端及分頻單元的電源端均連接所述直流電源，開關(guān)單元的接地端、緩沖單元的接地端及分頻單元的接地端均接地。
[0015]本發(fā)明提供了一種多路時(shí)鐘緩沖器，其包括主緩沖單元和η個(gè)時(shí)鐘分頻電路，且其中一個(gè)時(shí)鐘分頻電路只對(duì)時(shí)鐘信號(hào)進(jìn)行緩沖處理后輸出，其余η-1個(gè)時(shí)鐘分頻電路由其所包含的分頻單元分別按照不同的分頻系數(shù)對(duì)時(shí)鐘信號(hào)進(jìn)行分頻處理，且η個(gè)時(shí)鐘分頻電路中的每個(gè)時(shí)鐘分頻電路均包含有開關(guān)單元和緩沖單元，開關(guān)單元可根據(jù)開關(guān)控制信號(hào)控制每個(gè)時(shí)鐘分頻電路的通斷，從而使多路時(shí)鐘緩沖器能夠同時(shí)驅(qū)動(dòng)多個(gè)負(fù)載，且能夠根據(jù)開關(guān)控制信號(hào)選通一個(gè)或多個(gè)時(shí)鐘分頻電路，并對(duì)時(shí)鐘信號(hào)進(jìn)行分頻處理，以實(shí)現(xiàn)為一個(gè)或多個(gè)對(duì)時(shí)鐘頻率要求不同的負(fù)載提供時(shí)鐘信號(hào)，解決了現(xiàn)有的時(shí)鐘緩沖器存在無法同時(shí)驅(qū)動(dòng)多個(gè)負(fù)載，且無法對(duì)時(shí)鐘信號(hào)進(jìn)行分頻處理和多路開關(guān)選通輸出的問題。
【附圖說明】
[0016]圖1是本發(fā)明實(shí)施例提供的多路時(shí)鐘緩沖器的結(jié)構(gòu)圖；
[0017]圖2是本發(fā)明另一實(shí)施例提供的多路時(shí)鐘緩沖器的結(jié)構(gòu)圖；
[0018]圖3是本發(fā)明實(shí)施例提供的多路時(shí)鐘緩沖器所涉及的主緩沖單元的示例電路結(jié)構(gòu)圖；
[0019]圖4是本發(fā)明實(shí)施例提供的多路時(shí)鐘緩沖器所涉及的開關(guān)單元的示例電路結(jié)構(gòu)圖；
[0020]圖5是本發(fā)明實(shí)施例提供的多路時(shí)鐘緩沖器所涉及的緩沖單元的示例電路結(jié)構(gòu)圖；
[0021]圖6是本發(fā)明實(shí)施例提供的多路時(shí)鐘緩沖器所涉及的分頻單元的示例電路結(jié)構(gòu)圖；
[0022]圖7是對(duì)應(yīng)圖1所示的多路時(shí)鐘緩沖器的實(shí)例結(jié)構(gòu)示意圖；
[0023]圖8是對(duì)應(yīng)圖2所示的多路時(shí)鐘緩沖器的實(shí)例結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0024]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0025]圖1示出了本發(fā)明實(shí)施例提供的多路時(shí)鐘緩沖器的結(jié)構(gòu)，為了便于說明，僅示出了與本發(fā)明相關(guān)的部分，詳述如下:
[0026]本發(fā)明實(shí)施例提供的多路時(shí)鐘緩沖器包括主緩沖單元100以及η個(gè)時(shí)鐘分頻電路。
[0027]主緩沖單元100的輸入端接入時(shí)鐘信號(hào)CLK_IN，電源端接直流電源VDD，接地端接地VSS，主緩沖單元100將時(shí)鐘信號(hào)CLK_IN進(jìn)行緩沖處理后輸出。
[0028]η個(gè)時(shí)鐘分頻電路(C1?Cn)包括第I個(gè)時(shí)鐘分頻電路Cl至第η個(gè)時(shí)鐘分頻電路Cn,第I個(gè)時(shí)鐘分頻電路C1至第η個(gè)時(shí)鐘分頻電路Cn從主緩沖單元100的輸出端獲取時(shí)鐘信號(hào)CLK_IN，第I個(gè)時(shí)鐘分頻電路C1輸出與時(shí)鐘信號(hào)CLK_IN相同頻率的第I個(gè)時(shí)鐘信號(hào)CLK_0UT1，第2個(gè)時(shí)鐘分頻電路C2至第η個(gè)時(shí)鐘分頻電路Cn分別按照預(yù)設(shè)的分頻系數(shù)對(duì)時(shí)鐘信號(hào)CLK_IN進(jìn)行分頻處理后輸出第2個(gè)時(shí)鐘信號(hào)CLK_OUT2至第η個(gè)鐘信號(hào)CLK_OUTn，η為大于I的正整數(shù)。
[0029]η個(gè)時(shí)鐘分頻電路(C1?Cn)中的每個(gè)時(shí)鐘分頻電路均包括一個(gè)開關(guān)單元200和一個(gè)緩沖單元300，第2個(gè)時(shí)鐘分頻電路C2至第η個(gè)時(shí)鐘分頻電路Cn中的每個(gè)時(shí)鐘分頻電路均包括分頻單元400，第2個(gè)時(shí)鐘分頻電路C2包含一個(gè)分頻單元400，第η個(gè)時(shí)鐘分頻電路Cn所包含的分頻單元的數(shù)量是第η-1個(gè)時(shí)鐘分頻電路所包含的分頻單元的數(shù)量的2倍。
[0030]開關(guān)單元200的輸入端連接主緩沖單元100的輸出端，開關(guān)單元200的控制端接入開關(guān)控制信號(hào)ΕΝ，開關(guān)單元200根據(jù)開關(guān)控制信號(hào)控制每個(gè)時(shí)鐘分頻電路的通斷。
[0031]分頻單元400用于對(duì)時(shí)鐘信號(hào)進(jìn)行分頻處理。
[0032]緩沖單元300用于對(duì)時(shí)鐘信號(hào)進(jìn)行緩沖處理并輸出。
[0033]在第I個(gè)時(shí)鐘分頻電路C1中，緩沖單元300的輸入端連接開關(guān)單元200的輸出端；在第2個(gè)時(shí)鐘分頻電路C2至第η個(gè)時(shí)鐘分頻電路Cn中，每個(gè)時(shí)鐘分頻電路所包含的一個(gè)或多個(gè)分頻單元400連接于開關(guān)單元200的輸出端與緩沖單元300輸入端之間。
[0034]在第2個(gè)時(shí)鐘分頻電路C2中，分頻單元400的輸入端和輸出端分別連接開關(guān)單元200的輸出端和緩沖單元300的輸入端。
[0035]在第η個(gè)時(shí)鐘分頻電路Cn中，從開關(guān)單元200的輸出端開始，多個(gè)分頻單元400依次串聯(lián)連接至緩沖單元300的輸入端。
[0036]在η個(gè)時(shí)鐘分頻電路中，開關(guān)單元200的控制端接入開關(guān)控制信號(hào)，且每個(gè)時(shí)鐘分頻電路中的開關(guān)單元200所接入的開關(guān)控制信號(hào)可相同或不同，開關(guān)控制信號(hào)是否相同可根據(jù)具體需要驅(qū)動(dòng)的負(fù)載數(shù)量和頻率需求類型確定。
[0037]在第2個(gè)時(shí)鐘分頻電路C2至第η個(gè)時(shí)鐘分頻電路Cn中，每個(gè)時(shí)鐘分頻電路中的開關(guān)單元200的電源端、緩沖單元300的電源端及分頻單元400的電源端均連接直流電源VDD,開關(guān)單元200的接地端、緩沖單元300的接地端及分頻單元400的接地端均接地VSS。
[0038]另外，在本發(fā)明另一實(shí)施例中，如圖2所示，當(dāng)η不小于3時(shí)，在多路時(shí)鐘緩沖器的第3個(gè)時(shí)鐘分頻電路C3至第η個(gè)時(shí)鐘分頻電路Cn中，對(duì)于包含有多個(gè)分頻單元400的時(shí)鐘分頻電路，當(dāng)多個(gè)分頻單元400的數(shù)量為m，且m為大于I的正整數(shù)時(shí)，每相鄰兩個(gè)分頻單元400之間還串接有一個(gè)開關(guān)單元200，該開關(guān)單元200的輸入端和輸出端分別連接每相鄰兩個(gè)分頻單元400中的前一個(gè)分頻單元400的輸出端和后一個(gè)分頻單元400的輸入端，并且在第I個(gè)分頻單元400至第m-Ι個(gè)分頻單元400中，每個(gè)分頻單元400的輸出端與緩沖單元300的輸入端之間均連接有一個(gè)開關(guān)單元200，該開關(guān)單元200的輸入端和輸出端分別連接所述每個(gè)分頻單元400的輸出端和緩沖單元300的輸入端，該開關(guān)單元200的電源端和接地端分別連接直流電源VDD和地VSS，該開關(guān)單元的控制端接入開關(guān)控制信號(hào)EN。
[0039]進(jìn)一步地，如圖3所示，主緩沖單元100包括:
[0040]第一PMOS 管 P1、第二 PMOS 管 P2、第三 PMOS 管 P3、電阻 R1、第一 NMOS 管 N1、第二NMOS管N2以及第三NMOS管N3 ；
[0041]第一 PMOS管Pl的柵極與電阻Rl的第一端及第一 NMOS管NI的柵極的共接點(diǎn)作為主緩沖單元100的輸入端，第一 PMOS管Pl的源極與第二 PMOS管P2的源極以及第三PMOS管P3的源極