專(zhuān)利名稱(chēng)：一種低成本可編程語(yǔ)音輸出電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種低成本可編程語(yǔ)音輸出電路，適用于家電、工控、汽車(chē)、消費(fèi)類(lèi)等電子產(chǎn)品。屬于語(yǔ)音播報(bào)技術(shù)領(lǐng)域。
背景技術(shù)：
目前，大部分家電、工控、汽車(chē)、消費(fèi)類(lèi)等電子產(chǎn)品功能日漸豐富，滿(mǎn)足了廣大人民群眾的日常生活需求，深受群眾的喜愛(ài)，但由豐富的功能引起的復(fù)雜操作卻使很多使用者覺(jué)得產(chǎn)品操作不便，或者難以使用。語(yǔ)音播報(bào)使產(chǎn)品能以聲音提示的方式引導(dǎo)終端用戶(hù)使用產(chǎn)品，并極大地提高產(chǎn)品的智能化程度，使產(chǎn)品更貼心的為用戶(hù)服務(wù)?，F(xiàn)有技術(shù)中，傳統(tǒng)的語(yǔ)音播報(bào)實(shí)現(xiàn)方法是產(chǎn)品的開(kāi)發(fā)公司委托語(yǔ)音芯片的制造公司根據(jù)產(chǎn)品的要求，設(shè)計(jì)及制造已把語(yǔ)音信息固化到芯片里面的語(yǔ)音芯片。這種語(yǔ)音芯片通常帶有外部控制引腳，通過(guò)微控制器可以實(shí)現(xiàn)是否進(jìn)行語(yǔ)音播報(bào)，或應(yīng)該播報(bào)哪一段語(yǔ)音等簡(jiǎn)單功能，如貨車(chē)倒車(chē)時(shí)所播放的“倒車(chē)，請(qǐng)注意”就是這類(lèi)芯片應(yīng)用的典型例子。但以委托語(yǔ)音芯片公司設(shè)計(jì)及制造語(yǔ)音芯片的費(fèi)用極高，而且這類(lèi)語(yǔ)音芯片一般只能實(shí)現(xiàn)少數(shù)幾種固定的語(yǔ)音輸出，應(yīng)用于不同的產(chǎn)品時(shí)若修改語(yǔ)音內(nèi)容要重新委托語(yǔ)音芯片公司處理，極度麻煩，周期長(zhǎng)，費(fèi)用高，不能作為廣泛應(yīng)用于各種產(chǎn)品并提高產(chǎn)品智能化的語(yǔ)音播報(bào)方案。由于含固化語(yǔ)音信息的語(yǔ)音芯片在使用上存在極大的限制，于是人們?cè)O(shè)計(jì)出可編程的語(yǔ)音芯片，產(chǎn)品的制造公司可以自行的通過(guò)麥克風(fēng)或者燒寫(xiě)器對(duì)該語(yǔ)音芯片進(jìn)行語(yǔ)音數(shù)據(jù)的錄入，能靈活的實(shí)現(xiàn)語(yǔ)音播報(bào)，而且產(chǎn)品的制造公司很方便的自行修改語(yǔ)音數(shù)據(jù)的內(nèi)容，也能靈活應(yīng)用在多種產(chǎn)品上并實(shí)現(xiàn)產(chǎn)品的智能化，但這種語(yǔ)音芯片單個(gè)價(jià)格很高，當(dāng)產(chǎn)品大批量生產(chǎn)時(shí)對(duì)整個(gè)產(chǎn)品的成本影響較大，直接降低了企業(yè)的利潤(rùn)，并且這種語(yǔ)音芯片的采購(gòu)周期一般很長(zhǎng)，不利于作為推廣到各種產(chǎn)品并提高產(chǎn)品智能化的語(yǔ)音播報(bào)方案。綜上所述，對(duì)于語(yǔ)音播報(bào)來(lái)講，需要一種結(jié)構(gòu)簡(jiǎn)單、價(jià)格低廉、開(kāi)發(fā)周期短、可脫離語(yǔ)音芯片公司自行編程的語(yǔ)音播報(bào)電路來(lái)解決以上問(wèn)題。

實(shí)用新型內(nèi)容本實(shí)用新型的目的，是為了解決語(yǔ)音芯片的采購(gòu)周期一般很長(zhǎng)、成本高的問(wèn)題，提供一種結(jié)構(gòu)簡(jiǎn)單、價(jià)格低廉、開(kāi)發(fā)周期短、可脫離語(yǔ)音芯片公司自行編程的低成本可編程語(yǔ)音輸出電路。本實(shí)用新型的目的可以通過(guò)如下措施達(dá)到—種低成本可編程語(yǔ)音輸出電路，其結(jié)構(gòu)特點(diǎn)是它包括語(yǔ)音信息存儲(chǔ)電路、控制芯片電路和功放電路，語(yǔ)音信息存儲(chǔ)電路的輸出端與控制芯片電路的輸入端連接，控制芯片電路的輸出端與功放電路的輸入端連接；由控制芯片電路根據(jù)輸入指令提取預(yù)存在語(yǔ)音信息存儲(chǔ)電路中的語(yǔ)音信息，經(jīng)運(yùn)算后輸出到功放電路，再由功放電路放大后輸出語(yǔ)音信號(hào)。本實(shí)用新型的目的還可以通過(guò)如下措施達(dá)到[0009]本實(shí)用新型的一種實(shí)施方式是所述語(yǔ)音信息存儲(chǔ)電路由可擦寫(xiě)存儲(chǔ)芯片F(xiàn)Ul及其外圍的電阻、電容連接而成；所述控制芯片電路由控制芯片ATl及其外圍的晶體振蕩器 ZTA1、電阻、電容連接而成；所述功放電路由功放芯片U7及其外圍的電容、電阻和喇叭LSl 連接而成。本實(shí)用新型的一種實(shí)施方式是所述可擦寫(xiě)存儲(chǔ)芯片F(xiàn)Ul為Flash存儲(chǔ)芯片， Flash存儲(chǔ)芯片的外圍電阻包括上拉電阻R23、R24、R25、R26、R27、I^8和限流電阻R42、R43、 R44、R45、R46，其外圍電容包括濾波電容C16 ；Flash存儲(chǔ)芯片F(xiàn)Ul的1腳分別與電阻R25、 R43相連，R25的另一端接電源5V，R43另一端接控制芯片ATl的44腳；Flash存儲(chǔ)芯片F(xiàn)Ul 的2腳分別與電阻R24、R44相連，R24的另一端接電源5V，R44另一端接控制芯片ATl的2 腳；Flash存儲(chǔ)芯片F(xiàn)Ul的3腳與電阻R23相連，R23的另一端接電源5V ；Flash存儲(chǔ)芯片 FUl的5腳分別與電阻R28、R46相連，R28的另一端接電源5V，R46另一端接控制芯片ATl 的1腳；Flash存儲(chǔ)芯片F(xiàn)Ul的6腳分別與電阻R27、R45相連，R27的另一端接電源5V，R46 另一端接控制芯片ATl的3腳；Flash存儲(chǔ)芯片F(xiàn)Ul的7腳與電阻似6相連，R26的另一端接電源5V ；Flash存儲(chǔ)芯片F(xiàn)Ul的8腳與電阻R42相連，R42的另一端接電源5V ；Flash存儲(chǔ)芯片F(xiàn)Ul的4腳分別與C16、電源地相連，C16另一端接電源5V。本實(shí)用新型的一種實(shí)施方式是控制芯片ATl的外圍電容包括復(fù)位電容EC6、振蕩電容C9、C10和濾波電容C19，其外圍電阻包括復(fù)位電阻Rll ；控制芯片ATl的4腳分別與電解電容EC6的負(fù)極、電阻Rll的一端連接，EC6的正極接電源5V，R11的另一端接地；控制芯片ATl的14腳分別與晶體振蕩器ZTAl和電容ClO的一端連接，控制芯片ATl的15腳分別與晶體振蕩器ZTAl的另一端和電容C9的一端連接，C9、ClO的另一端接地；控制芯片ATl 的1腳與語(yǔ)音信息存儲(chǔ)電路里的R46 —端連接；控制芯片ATl的2腳與語(yǔ)音信息存儲(chǔ)電路里的R44 —端連接；控制芯片ATl的3腳與語(yǔ)音信息存儲(chǔ)電路里的R45 —端連接；控制芯片 ATl的44腳與語(yǔ)音信息存儲(chǔ)電路里的R43 —端連接；控制芯片ATl的6腳與功放電路里的 R29、C17 —端連接；控制芯片ATl的38腳接電源5V ；控制芯片ATl的16腳接電源地；電容 C19的兩個(gè)腳分別接5V和地。本實(shí)用新型的一種實(shí)施方式是功放芯片U7的外圍電容包括濾波電容EC8、C17、 C18和耦合電容EC9、EClO，其外圍電阻包括分壓電阻R29、R30和限流電阻R31 ；功放芯片 U7的2腳和4腳接地；功放芯片U7的3腳接電解電容EC9的負(fù)極，EC9的正極分別與電阻 R29、R30的一端連接，R30的另一端接地，似9的另一端分別與主控芯片第6腳、電容C17的一端連接，C17的另一端接地；功放芯片U7的5腳分別與電阻R31的一端、電解電容EClO 的正極連接，R31的另一端接C18的一端，C18的另一端接地，EClO的負(fù)極按喇叭LSl的正極，LSl的負(fù)極接地；功放芯片U7的5腳接電源12V ；電解電容EC8正極接電源12V，負(fù)極接地。本實(shí)用新型的有益效果是本實(shí)用新型采用串行Flash存儲(chǔ)芯片存放語(yǔ)音信息，控制芯片用串行通訊協(xié)議提取Flash存儲(chǔ)芯片里的語(yǔ)音信息，經(jīng)運(yùn)算后從PWM端口直接輸出到功放電路，通過(guò)功率放大后輸出到喇叭實(shí)現(xiàn)語(yǔ)音輸出。由于Flash存儲(chǔ)芯片是可以通過(guò)燒寫(xiě)器自行擦寫(xiě)的，因此可以自行把不同的語(yǔ)音信息存放到Flash存儲(chǔ)芯片內(nèi)；由于只要把新的語(yǔ)音信息燒寫(xiě)到 Flash存儲(chǔ)芯片上就可實(shí)現(xiàn)更改語(yǔ)音內(nèi)容，極大的縮短產(chǎn)品的開(kāi)發(fā)周期，降低開(kāi)發(fā)費(fèi)用?？刂菩酒前烟崛〉降恼Z(yǔ)音信息通過(guò)PWM直接輸出到功放電路上，中間不需要添加價(jià)格昂貴的語(yǔ)音芯片，實(shí)現(xiàn)低成本可編程語(yǔ)音輸出。整個(gè)電路結(jié)構(gòu)簡(jiǎn)單，成本低，開(kāi)發(fā)周期短，經(jīng)簡(jiǎn)單操作便能實(shí)現(xiàn)語(yǔ)音更改及語(yǔ)音控制，具有廣闊的應(yīng)用前景。

圖1是本實(shí)用新型具體實(shí)施例的功能框圖。圖2是本實(shí)用新型具體實(shí)施例的語(yǔ)音信息存儲(chǔ)電路的電路原理圖。圖3是本實(shí)用新型具體實(shí)施例的控制芯片電路的電路原理圖。圖4是本實(shí)用新型具體實(shí)施例的功放電路的電路原理圖。
具體實(shí)施方式
以下結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的詳細(xì)描述具體實(shí)施例1 參照?qǐng)D1，本實(shí)施例包括語(yǔ)音信息存儲(chǔ)電路1、控制芯片電路2、功放電路3，所述語(yǔ)音信息存儲(chǔ)電路ι的輸出端與所述控制芯片電路2的輸入端連接，控制芯片電路2的輸出端與所述功放電路3的輸入端連接；由控制芯片電路2提取預(yù)先存儲(chǔ)在語(yǔ)音信息存儲(chǔ)電路1中的語(yǔ)音信息，經(jīng)運(yùn)算后輸出到功放電路3，再經(jīng)過(guò)功率放大后輸出到喇叭實(shí)現(xiàn)語(yǔ)音輸
出ο本實(shí)施例中參照?qǐng)D2，所述語(yǔ)音信息存儲(chǔ)電路1由Flash存儲(chǔ)芯片F(xiàn)U1，上拉電阻R23、R24、 R25、R26、R27、R28，限流電阻 R42、R43、R44、R45、R46 及濾波電容 C16 連接而成；Flash 存儲(chǔ)芯片F(xiàn)Ul的1腳分別與電阻R25、R43相連，R25的另一端接電源5V，R43另一端接控制芯片ATl的44腳；Flash存儲(chǔ)芯片F(xiàn)Ul的2腳分別與電阻R24、R44相連，R24的另一端接電源5V，R44另一端接控制芯片ATl的2腳；Flash存儲(chǔ)芯片F(xiàn)Ul的3腳與電阻R23相連，R23 的另一端接電源5V ；Flash存儲(chǔ)芯片F(xiàn)Ul的5腳分別與電阻R28、R46相連，似8的另一端接電源5V，R46另一端接控制芯片ATl的1腳；Flash存儲(chǔ)芯片F(xiàn)Ul的6腳分別與電阻R27、 R45相連，R27的另一端接電源5V，R46另一端接控制芯片ATl的3腳；Flash存儲(chǔ)芯片F(xiàn)Ul 的7腳與電阻似6相連，似6的另一端接電源5V ；Flash存儲(chǔ)芯片F(xiàn)Ul的8腳與電阻R42相連，R42的另一端接電源5V ；Flash存儲(chǔ)芯片F(xiàn)Ul的4腳分別與C16、電源地相連，C16另一端接電源5V。參照?qǐng)D3，所述控制芯片電路2由控制芯片ATl，復(fù)位電容EC6，復(fù)位電阻Rll，晶體振蕩器ZTAl，振蕩電容C9、C10,濾波電容C19連接而成；控制芯片ATl的4腳分別與電解電容EC6的負(fù)極、電阻Rll的一端連接，EC6的正極接電源5V，R11的另一端接地；控制芯片 ATl的14腳分別與晶體振蕩器ZTAl和電容ClO的一端連接，控制芯片ATl的15腳分別與晶體振蕩器ZTAl的另一端和電容C9的一端連接，C9、ClO的另一端接地；控制芯片ATl的 1腳與語(yǔ)音信息存儲(chǔ)電路里的R46 —端連接；控制芯片ATl的2腳與語(yǔ)音信息存儲(chǔ)電路里的R44 —端連接；控制芯片ATl的3腳與語(yǔ)音信息存儲(chǔ)電路里的R45 —端連接；控制芯片 ATl的44腳與語(yǔ)音信息存儲(chǔ)電路里的R43 —端連接；控制芯片ATl的6腳與功放電路里的 R29、C17 —端連接；控制芯片ATl的38腳接電源5V ；控制芯片ATl的16腳接電源地；電容C19的兩個(gè)腳分別接5V和地。參照?qǐng)D4，所述功放電路3由功放芯片U7，濾波電容EC8、C17、C18，分壓電阻R29、 R30，耦合電容EC9、EC10,限流電阻R31，喇叭LSl連接而成；功放芯片U7的2腳和4腳接地；功放芯片U7的3腳接電解電容EC9的負(fù)極，EC9的正極分別與電阻R29、R30的一端連接，R30的另一端接地，R29的另一端分別與主控芯片第6腳、電容C17的一端連接，C17的另一端接地；功放芯片U7的5腳分別與電阻R31的一端、電解電容EClO的正極連接，R31 的另一端接C18的一端，C18的另一端接地，EClO的負(fù)極按喇叭LSl的正極，LSl的負(fù)極接地；功放芯片U7的5腳接電源12V ；電解電容EC8正極接電源12V，負(fù)極接地。本實(shí)用新型的工作原理如下參照?qǐng)D1、圖2、圖3和圖4，產(chǎn)品開(kāi)發(fā)工程師預(yù)先把標(biāo)準(zhǔn)化好的語(yǔ)音信息存放到 Flash存儲(chǔ)芯片F(xiàn)Ul內(nèi)，電路工作時(shí)，控制芯片ATl通過(guò)串行通訊(即輸入指令)讀取Flash 存儲(chǔ)芯片里的語(yǔ)音信息后，經(jīng)過(guò)內(nèi)部運(yùn)算得到PWM的脈寬值，然后控制芯片把運(yùn)算得到的脈寬值通過(guò)PWM端口 21直接輸出到功率放大電路3的前級(jí)31，通過(guò)功率放大電路的前級(jí) 31還原為接近原聲波的波形，經(jīng)功放芯片U7放大后從功率放大電路3的后級(jí)32輸出到喇叭，從而實(shí)現(xiàn)語(yǔ)音輸出。以上所述，僅為本實(shí)用新型較佳的具體實(shí)施例，但本實(shí)用新型的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本實(shí)用新型揭露的范圍內(nèi)，根據(jù)本實(shí)用新型的技術(shù)方案及其實(shí)用新型構(gòu)思加以等同替換或改變，都屬于本實(shí)用新型的保護(hù)范圍。
權(quán)利要求1.一種低成本可編程語(yǔ)音輸出電路，其特征是它包括語(yǔ)音信息存儲(chǔ)電路(1)、控制芯片電路⑵和功放電路(3)，語(yǔ)音信息存儲(chǔ)電路⑴的輸出端與控制芯片電路(2)的輸入端連接，控制芯片電路⑵的輸出端與功放電路⑶的輸入端連接；由控制芯片電路⑵根據(jù)輸入指令提取預(yù)存在語(yǔ)音信息存儲(chǔ)電路(1)中的語(yǔ)音信息，經(jīng)運(yùn)算后輸出到功放電路(3)， 再由功放電路C3)放大后輸出語(yǔ)音信號(hào)。
2.根據(jù)權(quán)利要求1所述的一種低成本可編程語(yǔ)音輸出電路，其特征是所述語(yǔ)音信息存儲(chǔ)電路(1)由可擦寫(xiě)存儲(chǔ)芯片F(xiàn)Ul及其外圍的電阻、電容連接而成；所述控制芯片電路 ⑵由控制芯片ATl及其外圍的晶體振蕩器ZTA1、電阻、電容連接而成；所述功放電路(3) 由功放芯片U7及其外圍的電容、電阻和喇叭LSl連接而成。
3.根據(jù)權(quán)利要求2所述的一種低成本可編程語(yǔ)音輸出電路，其特征是所述可擦寫(xiě)存儲(chǔ)芯片F(xiàn)Ul為Flash存儲(chǔ)芯片，F(xiàn)lash存儲(chǔ)芯片的外圍電阻包括上拉電阻R23、R24、R25、 R26、R27、R28和限流電阻R42、R43、R44、R45、R46，其外圍電容包括濾波電容C16 ；Flash存儲(chǔ)芯片F(xiàn)Ul的1腳分別與電阻R25、R43相連，R25的另一端接電源5V，R43另一端接控制芯片ATl的44腳；Flash存儲(chǔ)芯片F(xiàn)Ul的2腳分別與電阻R24、R44相連，R24的另一端接電源5V，R44另一端接控制芯片ATl的2腳；Flash存儲(chǔ)芯片F(xiàn)Ul的3腳與電阻R23相連，R23 的另一端接電源5V ；Flash存儲(chǔ)芯片F(xiàn)Ul的5腳分別與電阻R28、R46相連，似8的另一端接電源5V，R46另一端接控制芯片ATl的1腳；Flash存儲(chǔ)芯片F(xiàn)Ul的6腳分別與電阻R27、 R45相連，R27的另一端接電源5V，R46另一端接控制芯片ATl的3腳；Flash存儲(chǔ)芯片F(xiàn)Ul 的7腳與電阻似6相連，似6的另一端接電源5V ；Flash存儲(chǔ)芯片F(xiàn)Ul的8腳與電阻R42相連，R42的另一端接電源5V ；Flash存儲(chǔ)芯片F(xiàn)Ul的4腳分別與C16、電源地相連，C16另一端接電源5V。
4.根據(jù)權(quán)利要求2所述的一種低成本可編程語(yǔ)音輸出電路，其特征是控制芯片ATl 的外圍電容包括復(fù)位電容EC6、振蕩電容C9、C10和濾波電容C19，其外圍電阻包括復(fù)位電阻 Rll ；控制芯片ATl的4腳分別與電解電容EC6的負(fù)極、電阻Rll的一端連接，EC6的正極接電源5V，R11的另一端接地；控制芯片ATl的14腳分別與晶體振蕩器ZTAl和電容ClO的一端連接，控制芯片ATl的15腳分別與晶體振蕩器ZTAl的另一端和電容C9的一端連接，C9、 ClO的另一端接地；控制芯片ATl的1腳與語(yǔ)音信息存儲(chǔ)電路里的R46 —端連接；控制芯片 ATl的2腳與語(yǔ)音信息存儲(chǔ)電路里的R44 —端連接；控制芯片ATl的3腳與語(yǔ)音信息存儲(chǔ)電路里的R45 —端連接；控制芯片ATl的44腳與語(yǔ)音信息存儲(chǔ)電路里的R43 —端連接；控制芯片ATl的6腳與功放電路里的M9、C17 —端連接；控制芯片ATl的38腳接電源5V ；控制芯片ATl的16腳接電源地；電容C19的兩個(gè)腳分別接5V和地。
5.根據(jù)權(quán)利要求2所述的一種低成本可編程語(yǔ)音輸出電路，其特征是功放芯片U7的外圍電容包括濾波電容EC8、C17、C18和耦合電容EC9、EC10，其外圍電阻包括分壓電阻R29、 R30和限流電阻R31 ；功放芯片U7的2腳和4腳接地；功放芯片U7的3腳接電解電容EC9 的負(fù)極，EC9的正極分別與電阻R29、R30的一端連接，R30的另一端接地，R29的另一端分別與主控芯片第6腳、電容C17的一端連接，C17的另一端接地；功放芯片U7的5腳分別與電阻R31的一端、電解電容EClO的正極連接，R31的另一端接C18的一端，C18的另一端接地，EClO的負(fù)極按喇叭LSl的正極，LSl的負(fù)極接地；功放芯片U7的5腳接電源12V ；電解電容EC8正極接電源12V，負(fù)極接地。
專(zhuān)利摘要本實(shí)用新型涉及一種低成本可編程語(yǔ)音輸出電路，它包括語(yǔ)音信息存儲(chǔ)電路(1)、控制芯片電路(2)和功放電路(3)，語(yǔ)音信息存儲(chǔ)電路(1)的輸出端與控制芯片電路(2)的輸入端連接，控制芯片電路(2)的輸出端與功放電路(3)的輸入端連接；由控制芯片電路(2)根據(jù)輸入指令提取預(yù)存在語(yǔ)音信息存儲(chǔ)電路(1)中的語(yǔ)音信息，經(jīng)運(yùn)算后輸出到功放電路(3)，再由功放電路(3)放大后輸出語(yǔ)音信號(hào)。本實(shí)用新型能實(shí)現(xiàn)可編程語(yǔ)音輸出。整個(gè)電路結(jié)構(gòu)簡(jiǎn)單，成本低，開(kāi)發(fā)周期短，經(jīng)簡(jiǎn)單操作便能實(shí)現(xiàn)語(yǔ)音更改及語(yǔ)音控制，具有廣闊的應(yīng)用前景。
文檔編號(hào)H03F3/20GK201994915SQ201120003550
公開(kāi)日2011年9月28日 申請(qǐng)日期2011年1月7日 優(yōu)先權(quán)日2011年1月7日
發(fā)明者姚長(zhǎng)標(biāo), 廖中原, 汪軍 申請(qǐng)人:佛山市順德區(qū)瑞德電子實(shí)業(yè)有限公司