用于現(xiàn)場可編程邏輯門陣列的復(fù)位電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電器元件的得失電領(lǐng)域，具體地，涉及一種用于現(xiàn)場可編程邏輯門陣列的復(fù)位電路。
【背景技術(shù)】
[0002]由于FPGA (現(xiàn)場可編程邏輯門陣列)技術(shù)越來越成熟，使得FPGA的功能也越來越強(qiáng)大，由于其良好的實時性和采樣性，在視頻信號處理、光傳感信號采集等方面得到了廣泛的應(yīng)用。使用FPGA能夠提高采樣數(shù)據(jù)的精度和調(diào)節(jié)的實時性。
[0003]電子產(chǎn)品越來越多配備LCD液晶顯示屏，如手機(jī)、電視、軍工航電系統(tǒng)中顯示器等，LCD驅(qū)動、信號處理、背光源驅(qū)動等部分使用了 FPGA，F(xiàn)PGA在電源有低電壓脈沖時會出現(xiàn)重新加載的現(xiàn)象，有時可導(dǎo)致FPGA處于一直加載的異常工作現(xiàn)象，一旦FPGA加載失敗，可導(dǎo)致背光熄滅、信號畫面不能正常顯示等現(xiàn)象，產(chǎn)品將無法正常使用，若軍工航電系統(tǒng)中顯示器中出現(xiàn)此現(xiàn)象，影響極為嚴(yán)重。
[0004]電子產(chǎn)品在通電瞬間由于功率型器件和電容瞬間取電，會引起電源出現(xiàn)幾十毫秒的低電壓脈沖，該種幾十毫秒的低電壓脈沖會讓現(xiàn)場可編程邏輯門陣列出現(xiàn)加載故障的現(xiàn)象。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是提供一種用于現(xiàn)場可編程邏輯門陣列的復(fù)位電路，該復(fù)位電路克服了現(xiàn)有技術(shù)中現(xiàn)場可編程邏輯門陣列加載失敗的問題，避免了現(xiàn)場可編程邏輯門陣列出現(xiàn)加載故障。
[0006]為了實現(xiàn)上述目的，本發(fā)明提供了一種用于現(xiàn)場可編程邏輯門陣列的復(fù)位電路，其特征在于，該復(fù)位電路包括:只讀存儲器，所述只讀存儲器中設(shè)置有用于現(xiàn)場可編程邏輯門陣列的啟動數(shù)據(jù)，并被配置有與所述現(xiàn)場可編程邏輯門陣列相配合的端口 ；電源電路，所述電源電路的輸出端分別連接于所述只讀存儲器和所述現(xiàn)場可編程邏輯門陣列；
[0007]所述電源電路包括:閾值檢波器、第一電容、第二電容、第一電阻、第二電阻和第三電容，所述閾值檢波器的第一引腳、所述閾值檢波器的第二引腳和所述閾值檢波器的第四引腳都連接于第一電源，所述閾值檢波器的第二引腳和第一電源之間分別通過所述第一電容和第二電容接地，所述第三引腳接地；所述閾值檢波器的第七引腳通過第一電阻延伸出輸出端；所述閾值檢波器的第五引腳、所述閾值檢波器的第六引腳和所述閾值檢波器的第八引腳空接。
[0008]優(yōu)選地，所述第一電容為鉭電容，且所述第二電容和所述第三電容為陶瓷電容。
[0009]優(yōu)選地，所述閾值檢波器為型號為ADM706P的芯片。
[0010]優(yōu)選地，所述閾值檢波器為型號為ADM706R的芯片。
[0011]優(yōu)選地，所述只讀存儲器包括:型號為XCF04SV0G20C的只讀芯片、第三電阻、第四電阻和第五電阻，所述只讀芯片的第七引腳連接于所述電源電路的輸出端，且所述電源電路的輸出端連接于所述第三電阻的一端，所述第三電阻的另一端分別連接于第二電源、所述第四電阻的一端和所述第五電阻的一端，所述第四電阻的另一端連接于所述只讀芯片的第十引腳，所述第五電阻的另一端連接于所述只讀芯片的第八引腳。
[0012]優(yōu)選地，所述只讀芯片的第二引腳、只讀芯片的第九引腳、只讀芯片的第十二引腳、只讀芯片的第十三引腳、只讀芯片的第十四引腳、只讀芯片的第十五引腳和只讀芯片的第十六引腳都為空接。
[0013]優(yōu)選地，所述只讀芯片的第十九引腳和第二十引腳分別連接于所述第二電源。
[0014]優(yōu)選地，所述只讀芯片的第十八引腳連接于所述第一電源。
[0015]優(yōu)選地，所述第一電源的電壓為3.3V ;所述第一電源的電壓為2.5V。
[0016]通過上述具體的實施方式，本發(fā)明的電源電路檢測到電壓值低于所需的電壓值時，芯片將輸出200ms的低電平，保證了電子器件的工作正常，當(dāng)200ms后電源供電正常時，電源電路的電壓延續(xù)性，可以有效地避免由電壓波動引起的電子器件一直處于工作故障狀態(tài)的現(xiàn)象，另外，本發(fā)明的用于現(xiàn)場可編程邏輯門陣列的復(fù)位電路一方面可以有效地避免發(fā)生由電壓波動引起的現(xiàn)場可編程邏輯門陣列一直處于加載狀態(tài)的故障現(xiàn)象，另一方面也可以通過只讀存儲器給所述可編程邏輯門陣列以啟動信號，從而進(jìn)行啟動。
[0017]本發(fā)明的其他特征和優(yōu)點將在隨后的【具體實施方式】部分予以詳細(xì)說明。
【附圖說明】
[0018]附圖是用來提供對本發(fā)明的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與下面的【具體實施方式】一起用于解釋本發(fā)明，但并不構(gòu)成對本發(fā)明的限制。在附圖中:
[0019]圖1(a)是說明本發(fā)明的一種優(yōu)選實施方式的電源電路的電路連接圖；
[0020]圖1(b)是說明本發(fā)明的一種優(yōu)選實施方式的只讀存儲器的電路連接圖；以及
[0021]圖2是說明本發(fā)明的一種優(yōu)選實施方式的電源電路工作后ADM706P或ADM706R的工作波形示意圖。
【具體實施方式】
[0022]以下結(jié)合附圖對本發(fā)明的【具體實施方式】進(jìn)行詳細(xì)說明。應(yīng)當(dāng)理解的是，此處所描述的【具體實施方式】僅用于說明和解釋本發(fā)明，并不用于限制本發(fā)明。
[0023]本發(fā)明提供一種電源電路，如圖1 (a)、圖1 (b)和圖2所示，本發(fā)明提供了一種用于現(xiàn)場可編程邏輯門陣列的復(fù)位電路，其特征在于，該復(fù)位電路包括:只讀存儲器，所述只讀存儲器中設(shè)置有用于現(xiàn)場可編程邏輯門陣列的啟動數(shù)據(jù)，并被配置有與所述現(xiàn)場可編程邏輯門陣列相配合的端口 ；電源電路，所述電源電路的輸出端分別連接于所述只讀存儲器和所述現(xiàn)場可編程邏輯門陣列；
[0024]該電源電路包括:閾值檢波器、第一電容、第二電容、第一電阻、第二電阻和第三電容，所述閾值檢波器的第一引腳、所述閾值檢波器的第二引腳和所述閾值檢波器的第四引腳都連接于第一電源，所述閾值檢波器的第二引腳和第一電源之間分別通過所述第一電容和第二電容接地，所述第三引腳接地；所述閾值檢波器的第七引腳通過第一電阻延伸出輸出端；所述閾值檢波器的第五引腳、所述閾值檢波器的第六引腳和所述閾值檢波器的第八引腳空接。
[0025]通過上述的電源電路，可以避免電子產(chǎn)品在通電瞬間由于功率型器件和電容瞬間取電，會引起電源出現(xiàn)幾十毫秒的低電壓脈沖的問題，當(dāng)電源電路檢測到電壓值低于所需的電壓值時，芯片將輸出200ms的低電平，保證了電子器件的工作正常，當(dāng)200ms后電源供電正常時，電源電路的電壓延續(xù)性，當(dāng)然200ms是設(shè)定值，可以將其隨之進(jìn)行改變，通過復(fù)位電路一方面