專利名稱：低功耗延時(shí)可編程的上電復(fù)位電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬電學(xué)領(lǐng)域，涉及一種上電復(fù)位電路，尤其涉及一種CMOS集成電路中 電源管理電路的上電復(fù)位電路。
背景技術(shù)：
在電源管理電路中，上電復(fù)位電路Power On Reset (POR)來為電路提供復(fù)位信號， 用來檢測電源電壓是否達(dá)到使供電電路的正常工作。上電復(fù)位電路被用來保證電路在上電 初期，不會(huì)因?yàn)殡娫措妷旱牟环€(wěn)定而使系統(tǒng)發(fā)生錯(cuò)誤。通常情況下，要求上電復(fù)位電路在電 源電壓超過檢測閾值后能夠提供一定的延遲時(shí)間輸出有效信號，以確保電路在穩(wěn)定的電源 電壓條件下工作。圖1所示為目前常見的上電復(fù)位電路示意圖，電路主要由電壓檢測電路，延遲單 元和輸出緩沖級構(gòu)成。其中電壓檢測電路用來對電源電壓的上電情況進(jìn)行檢測，延時(shí)單元 通過對電容CO充電起到延時(shí)作用，輸出緩沖級放大延時(shí)電路的輸出輸出信號并作為上電 復(fù)位電路的輸出。上電復(fù)位電路的上電過程如圖2所示，在電源電壓VDD上電過程中，當(dāng)電源電壓超 過電壓檢測電路的閾值VDETl時(shí)，電壓檢測電路輸出V_det點(diǎn)由邏輯低電平變?yōu)檫壿嫺唠?平；延時(shí)單元開始工作，向電容CO充電，V_delay點(diǎn)電壓波形如圖2所示；當(dāng)V_delay點(diǎn)電 壓高于輸出緩沖級電路的閾值電壓VTH+后，施密特觸發(fā)器的輸出P0R_RESET由邏輯低電平 變?yōu)檫壿嫺唠娖叫盘?。如圖2中P0R_RESET點(diǎn)波形在電源電壓高于檢測電壓VDETl后，延 時(shí)Tdelay時(shí)間后，上電復(fù)位電路的輸出P0R_RESET由邏輯低電平變?yōu)檫壿嫺唠娖叫盘?。電源電壓下降時(shí)，當(dāng)電源電壓低于VDET2，V_det信號由邏輯高電平變?yōu)檫壿嫷碗?平，延時(shí)單元放電，放電時(shí)間迅速，遠(yuǎn)小于充電時(shí)間，V_delay點(diǎn)電壓變低，放電時(shí)間迅速，遠(yuǎn) 小于充電時(shí)間，因此經(jīng)過很小的一個(gè)延時(shí)后該點(diǎn)電壓小于輸出緩沖級電路由高變低的閾值 電壓VTH-，上電復(fù)位電路的輸出P0R_RESET變?yōu)榈碗娖叫盘?。圖1所示的上電復(fù)位電路，如果采用片內(nèi)集成的電阻和電容來實(shí)現(xiàn)延時(shí)，因?yàn)槠?上電容密度非常小，在版圖面積合理的情況下只能實(shí)現(xiàn)Pf級電容，無法達(dá)到毫秒量級的延 遲。這就需要在片外采用nF級別或者uF級別的電容來實(shí)現(xiàn)延遲，這樣做的缺陷是增加了 一個(gè)封裝管腳和外圍器件的數(shù)量；同時(shí)，因?yàn)槠系碾娮桦娙葜荡笮∈枪潭ǖ?，很難通過編 程的方法來改變上電復(fù)位電路的延時(shí)。
發(fā)明內(nèi)容為了解決背景技術(shù)中存在的上述技術(shù)問題，本實(shí)用新型提供了一種在不增加外部 元件的情況下使上電復(fù)位電路實(shí)現(xiàn)較大的延時(shí)并可實(shí)現(xiàn)編程化操作的低功耗延時(shí)可編程 的上電復(fù)位電路。本實(shí)用新型的技術(shù)解決方案是一種低功耗延時(shí)可編程的上電復(fù)位電路，包括電壓檢測電路以及輸出緩沖電路；所述電壓檢測電路的輸入端接電源電壓VDD，接地端接地；其特殊之處在于還包括振蕩 器、可編程計(jì)數(shù)器以及反相器；電壓檢測電路的輸出端V_det接計(jì)數(shù)器的使能端EN_CNT，同 時(shí)接輸出緩沖電路的控制輸入端，用于控制輸出緩沖電路的工作；振蕩器的輸出端Freq_ out接可編程計(jì)數(shù)器的輸入端，振蕩器的使能端EN_0SC接輸出緩沖電路的輸出端P0R_ RESET經(jīng)反相器后的信號；可編程計(jì)數(shù)器具有一個(gè)對計(jì)數(shù)值進(jìn)行編程的η比特輸入的控制 端Ctrl ；可編程計(jì)數(shù)器的輸出端V_ctrl接輸出緩沖電路的輸入端。上述輸出緩沖電路是能實(shí)現(xiàn)鎖存功能的觸發(fā)器電路或鎖存器電路。上述輸出緩沖電路是D觸發(fā)器電路；D觸發(fā)器電路的信號輸入端D接電源電壓 VDD ；電壓檢測電路的輸出端V_det通過反相器后接D觸發(fā)器電路的復(fù)位端Reset ；D觸發(fā) 器電路輸出端Q經(jīng)反相器后接振蕩器的使能端EN_0SC ；可編程計(jì)數(shù)器的輸出端V_ctrl接D 觸發(fā)器電路的時(shí)鐘輸入端CLK。本實(shí)用新型的優(yōu)點(diǎn)是1、本實(shí)用新型提供了一種低功耗的延時(shí)可編程的上電復(fù)位電路，通過加入振蕩 器，可編程計(jì)數(shù)器和反相器等邏輯電路，使得上電復(fù)位電路可以在不增加外部元件的情況 下實(shí)現(xiàn)上電復(fù)位電路需要的延時(shí)，并且該延時(shí)值可以通過可編程計(jì)數(shù)器的輸入控制端Ctrl 進(jìn)行編程。2、本實(shí)用新型在振蕩器產(chǎn)生周期為Tl的脈沖波形信號的情況下，通過可編程計(jì) 數(shù)器的η比特輸入控制信號Ctrl設(shè)定可編程計(jì)數(shù)器的計(jì)數(shù)值為m，通過對振蕩器輸出的脈 沖波形信號進(jìn)行計(jì)數(shù)，即可以實(shí)現(xiàn)上電復(fù)位電路所需要的延時(shí)Tdelay為mXTl。3、在本實(shí)用新型可實(shí)現(xiàn)片上延時(shí)的上電復(fù)位電路中，由于振蕩器以及計(jì)數(shù)器只在 電源電壓上電過程中工作，P0R_RESET信號變?yōu)檫壿嫺唠娖胶螅袷幤饕约坝?jì)數(shù)器即被關(guān) 閉，振蕩器和可編程計(jì)數(shù)器僅在上電復(fù)位電路的電源上電過程中消耗功耗，因此電路僅存 在很小的瞬時(shí)功耗。4、本實(shí)用新型適用于高度集成化的SOC芯片，不需要任何外接元件，使得該電路 適合不同項(xiàng)目的需要。

圖1是傳統(tǒng)的上電復(fù)位電路POR的電路結(jié)構(gòu)示意圖；圖2是圖1所示傳統(tǒng)的上電復(fù)位電路POR中各節(jié)點(diǎn)的電壓波形示意圖；圖3是本實(shí)用新型低功耗延時(shí)可編程的上電復(fù)位電路POR的電路結(jié)構(gòu)示意圖；圖4是本實(shí)用新型低功耗延時(shí)可編程的上電復(fù)位電路POR的一種具體電路結(jié)構(gòu) 圖；圖5是圖4所示的低功耗延時(shí)可編程的上電復(fù)位電路POR中各節(jié)點(diǎn)的電壓波形示 意圖。
具體實(shí)施方式
本實(shí)用新型提供了一種低功耗延時(shí)可編程的上電復(fù)位電路，參見圖3，本實(shí)用新型 所提供的低功耗延時(shí)可編程的上電復(fù)位電路包括電壓檢測電路，振蕩器，可編程計(jì)數(shù)器， 輸出緩沖電路和反相器等邏輯電路。其中，電壓檢測電路的輸入端接電源電壓VDD，接地端接地，輸出端V_det接可編程計(jì)數(shù)器電路的使能端EN_CNT，同時(shí)用來控制輸出緩沖電路的 工作；振蕩器的輸出端Freq_0Ut接計(jì)數(shù)器電路的輸入端；可編程計(jì)數(shù)器有一個(gè)η比特的輸 入控制端Ctrl，它的計(jì)數(shù)值m可由輸入控制端Ctrl進(jìn)行編程，當(dāng)輸入脈沖波形信號為m個(gè) 周期后，可編程計(jì)數(shù)器的輸出信號由邏輯低電平變?yōu)檫壿嫺唠娖?，可編程?jì)數(shù)器的輸出端 V_ctrl接輸出緩沖電路；輸出緩沖電路的輸入端為可編程計(jì)數(shù)器的輸出端V_ctrl和電壓 檢測電路的輸出V_det，輸出端即為上電復(fù)位電路POR的輸出端P0R_RESET，P0R_RESET通 過反相器后接振蕩器的使能端EN_0SC。其中輸出緩沖電路一般采用能實(shí)現(xiàn)鎖存和清零功能的邏輯電路，比如鎖存器，觸 發(fā)器等，尤其可采用D觸發(fā)器。輸出緩沖電路采用D觸發(fā)器的具體電路參見圖4。D觸發(fā)器電路的信號輸入端D接 電源電壓VDD，時(shí)鐘輸入端CLK接可編程計(jì)數(shù)器的輸出端V_ctrl，清零輸入端Reset接電壓 檢測電路的輸出端V_det經(jīng)過反相器后的信號，D觸發(fā)器的輸出端Q即為上電復(fù)位電路的輸 出端P0R_RESET，同時(shí)上電復(fù)位電路的輸出端P0R_RESET經(jīng)反相器后接振蕩器的使能端EN_ OSC ；當(dāng)D觸發(fā)器的時(shí)鐘輸入信號elk遇到輸入信號的上升沿時(shí)，其輸出值Q變?yōu)榕c其輸入 值D相等；當(dāng)清零信號Reset由低變高時(shí)，其輸出值Q被清零為低電平。本實(shí)用新型延時(shí)可編程的上電復(fù)位電路的工作原理是參見圖5，電源電壓VDD上電過程中，電壓檢測電路和振蕩器開始工作，當(dāng)電源電 壓VDD高于檢測電壓VDETl (電壓檢測電路的閾值)后，電壓檢測電路的輸出點(diǎn)V_det由邏 輯低電平變?yōu)檫壿嫺唠娖?，使可編程?jì)數(shù)器開始工作；振蕩器輸出周期為Tl的脈沖波形信 號給可編程計(jì)數(shù)器進(jìn)行計(jì)數(shù)，可編程計(jì)數(shù)器的計(jì)數(shù)值由輸入控制信號Ctrl編程決定，可編 程計(jì)數(shù)器根據(jù)輸入的脈沖波形信號開始計(jì)數(shù)，當(dāng)計(jì)數(shù)值達(dá)到計(jì)數(shù)器設(shè)定值后，可編程計(jì)數(shù) 器的輸出由邏輯低電平變?yōu)檫壿嫺唠娖叫盘?，通過D觸發(fā)器電路，使輸出信號P0R_RESET變 為邏輯高電平信號，同時(shí)P0R_RESET的邏輯高電平將關(guān)閉振蕩器，使之不再工作，因?yàn)镻0R_ RESET被D觸發(fā)器鎖存，因此仍會(huì)保持高電平。振蕩器和可編程計(jì)數(shù)器電路僅在電源上電過 程中工作，當(dāng)上電結(jié)束，上電復(fù)位電路輸出由邏輯低電平信號變?yōu)檫壿嫺唠娖叫盘柡螅袷?器和可編程計(jì)數(shù)器電路停止工作。振蕩器和可編程計(jì)數(shù)器僅在上電復(fù)位電路的電源上電過 程中消耗功耗。如圖5所示，在上電復(fù)位電路POR電路輸入電壓高于檢測電壓VDETl后，延時(shí) Tdelay時(shí)間后，電路的輸出信號P0R_RESET由邏輯低電平變?yōu)檫壿嫺唠娖?，延時(shí)Tdelay的 值由振蕩器產(chǎn)生脈沖波形的周期和可編程計(jì)數(shù)器的設(shè)定計(jì)數(shù)值所決定，假設(shè)振蕩器產(chǎn)生的 脈沖波形信號的周期為Tl，可編程計(jì)數(shù)器的計(jì)數(shù)值為m，則上電復(fù)位電路的延時(shí)Tdelay為 mXTl，延時(shí)Tdelay可以通過改變可編程計(jì)數(shù)器的計(jì)數(shù)值進(jìn)行編程。在振蕩器產(chǎn)生的脈沖 波形信號周期不變的情況下增加或者減少可編程計(jì)數(shù)器的計(jì)數(shù)值m，可以很容易的改變上 電復(fù)位電路的延時(shí)時(shí)間。需要的情況下，可以容易的實(shí)現(xiàn)一個(gè)較大的(大于ms級)延時(shí)。電源電壓下降時(shí)，當(dāng)電源電壓VDD下降到低于電壓檢測電路的低壓檢測電壓 VDET2(電壓檢測電路的閾值)時(shí)，V_det由邏輯高電平變?yōu)檫壿嫷碗娖?，通過D觸發(fā)器的清 零端，上電復(fù)位電路的輸出點(diǎn)P0R_RESET變?yōu)檫壿嫷碗娖健?br> 權(quán)利要求1.一種低功耗延時(shí)可編程的上電復(fù)位電路，包括電壓檢測電路以及輸出緩沖電路；所 述電壓檢測電路的輸入端接電源電壓(VDD)，接地端接地；其特征在于還包括振蕩器、可編程計(jì)數(shù)器以及反相器；電壓檢測電路的輸出端(V_det)接計(jì)數(shù)器的使能端(EN_CNT)，同時(shí)接輸出緩沖電路的 控制輸入端，用于控制輸出緩沖電路的工作；振蕩器的輸出端(Freq_0Ut)接可編程計(jì)數(shù)器的輸入端，振蕩器的使能端(EN_0SC)接 輸出緩沖電路的輸出端(P0R_RESET)經(jīng)反相器后的信號；可編程計(jì)數(shù)器具有一個(gè)對計(jì)數(shù)值進(jìn)行編程的η比特輸入的控制端(Ctrl)；可編程計(jì)數(shù) 器的輸出端(V_ctrl)接輸出緩沖電路的輸入端。
2.根據(jù)權(quán)利要求1所述的低功耗延時(shí)可編程的上電復(fù)位電路，其特征在于所述輸出 緩沖電路是能實(shí)現(xiàn)鎖存功能的觸發(fā)器電路或鎖存器電路。
3.根據(jù)權(quán)利要求2所述的低功耗延時(shí)可編程的上電復(fù)位電路，其特征在于所述輸出 緩沖電路是D觸發(fā)器電路；D觸發(fā)器電路的信號輸入端⑶接電源電壓(VDD)；電壓檢測電路的輸出端(V_det)通過反相器后接D觸發(fā)器電路的復(fù)位端(Reset)；D觸發(fā)器電路輸出端(Q)經(jīng)反相器后接振蕩器的使能端(EN_0SC)；可編程計(jì)數(shù)器的輸出端(V_ctrl)接D觸發(fā)器電路的時(shí)鐘輸入端(CLK)。
專利摘要低功耗延時(shí)可編程的上電復(fù)位電路，包括電壓檢測電路、振蕩器、可編程計(jì)數(shù)器、反相器以及輸出緩沖電路；通過可編程計(jì)數(shù)器的控制端設(shè)定計(jì)數(shù)值為m，振蕩器產(chǎn)生周期為T1的脈沖波形信號，可編程計(jì)數(shù)器對脈沖波形信號進(jìn)行計(jì)數(shù)，當(dāng)?shù)皆O(shè)定值m后，計(jì)數(shù)器輸出變?yōu)檫壿嫺唠娖?；輸出緩沖電路輸出邏輯高電平作為上電復(fù)位信號，即可以實(shí)現(xiàn)延時(shí)Tdelay為m×T1，再用緩沖電路輸出的邏輯高電平關(guān)閉可編程振蕩器和計(jì)數(shù)器。本實(shí)用新型解決了現(xiàn)有上電復(fù)位電路在不采用片外電容的情況下難以達(dá)到毫秒量級的延遲，也無法改變延時(shí)時(shí)間的技術(shù)問題，具有延時(shí)值可以編程改變、可實(shí)現(xiàn)毫秒量級的延遲、電路僅存在很小的瞬時(shí)功耗等優(yōu)點(diǎn)。
文檔編號H03K17/22GK201937561SQ20102068837
公開日2011年8月17日 申請日期2010年12月29日 優(yōu)先權(quán)日2010年12月29日
發(fā)明者馬巖, 高彬 申請人:西安華芯半導(dǎo)體有限公司