一種基于Memristor/MOSFET的可編程電路及其實現(xiàn)方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及可編程芯片領(lǐng)域，特別是一種基于Memristor/MOSFET的可編程電路及 其實現(xiàn)方法。
【背景技術(shù)】
[0002] 可編程芯片在目前市場中應(yīng)用十分廣泛，它通過軟硬件結(jié)合的方式使得工程師們 可以通過軟件編程的方式改變芯片內(nèi)部的電路結(jié)構(gòu)，從而實現(xiàn)調(diào)節(jié)電路輸出頻率、帶寬、增 益等功能。傳統(tǒng)的可編程芯片主要使用大量的M0SFET搭建復(fù)雜的電路系統(tǒng)，通過編程電壓 控制M0SFET的開關(guān)從而實現(xiàn)編程的目的，比如1〇]、0?1^、？?64、03?、1^1]。芯片成本與芯片面 積息息相關(guān)，而傳統(tǒng)的可編程芯片電路復(fù)雜、面積巨大，造價很高，設(shè)計難度大。隨著新型微 電子器件的出現(xiàn)，利用新器件和傳統(tǒng)M0S器件結(jié)合研發(fā)高性能可編程電路成為目前微電子 技術(shù)發(fā)展的一個重要研究方向。

【發(fā)明內(nèi)容】

[0003] 有鑒于此，本發(fā)明的目的是提出一種基于Memristor/MOSFET的可編程電路及其實 現(xiàn)方法，電路結(jié)構(gòu)簡單，通過憶阻器與M0S管結(jié)合使用，使編程電壓能夠產(chǎn)生改變憶阻器阻 值的穩(wěn)定電流，發(fā)揮憶阻器阻值可變及非易失特性，達(dá)到可編程的效果。
[0004] 本發(fā)明的電路采用以下方案實現(xiàn)：一種基于Memristor/MOSFET的可編程電路，包 括憶阻器阻值控制模塊、憶阻器、系統(tǒng)電路;所述憶阻器阻值控制模塊包括第一匪0S管M1、 第二NM0S管M2、第三NM0S管M3、第四NM0S管M4，所述第一 NM0S管Ml的柵極與所述第一 NM0S管 Ml的漏極、所述第二NM0S管M2的柵極相連并作為所述憶阻器阻值控制模塊的第一編程輸入 端口，所述第三匪0S管M3的柵極與所述第四NM0S管M4的柵極、所述第四匪0S管M4的漏極相 連并作為所述憶阻器阻值控制模塊的第二編程輸入端口，所述第一《0S管Ml的源極與所述 第三匪0S管M3的漏極相連并作為所述憶阻器阻值控制模塊的加阻值輸出端口，所述第二 W0S管M2的漏極與所述第四匪0S管M4的源極相連并作為所述憶阻器阻值控制模塊的減阻 值輸出端口，所述第二匪0S管M2的源極與所述第三匪0S管M3的源極均接地;所述憶阻器阻 值控制模塊的第一編程輸入端口與第二編程輸入端口用以接入編程電壓，所述憶阻器阻值 控制模塊的加阻值輸出端口與減阻值輸出端口分別與所述憶阻器的兩端相連，所述憶阻器 的兩端分別連接至所述系統(tǒng)電路的兩個輸入端口。
[0005] 進(jìn)一步地，所述第一 NM0S管Ml、第四NM0S管M4均采用二極管連接方式。
[0006] 本發(fā)明的方法采用以下方案實現(xiàn):將輸入編程電壓輸入所述憶阻器阻值控制模塊 的第一編程輸入端口以及第二編程輸入端口，分別控制第一匪0S管M1、第二NM0S管M2以及 第三匪0S管M3、第四NM0S管M4的關(guān)斷與電流的流向，采用脈沖對所述憶阻器進(jìn)行編程，其中 脈沖幅度、周期及占空比根據(jù)系統(tǒng)電路需求來調(diào)整。
[0007] 進(jìn)一步地，所述第一匪0S管Ml與所述第四NM0S管M4采用二極管連接方式，用以使 第一匪0S管Ml、第四NM0S管M4始終工作在飽和區(qū)，其電流不隨漏源電壓改變而變化，其中電 流值的計算采用下式：
[0009] 其中，Id為NM0S管的漏極電流，un為電子迀移速率，C〇x為單位面積氧化層電容，W為 溝道寬度，L為溝道的長度，V CS為NM0S管柵源極之間的電壓，VTH為NM0S管的閾值電壓。
[0010] 進(jìn)一步地，所述第一編程輸入端與所述第二編程輸入端輸入的編程電壓提供 NM0S管的工作電壓。
[0011]憶阻器作為新一代電子器件，以其可記憶電阻和納米級別尺寸等優(yōu)點備受關(guān)注。 憶阻器具有結(jié)構(gòu)簡單、同CMOS電路兼容性良好、可集成性高、功耗低等優(yōu)勢，在高密度非易 失性存儲器、人工智能、圖像處理、邏輯運(yùn)算、RFID、云計算、模擬神經(jīng)元突觸、控制系統(tǒng)、信 號處理等方面有巨大的應(yīng)用潛能。其中憶阻器的模型如圖1所示。
[0012]憶阻器某時刻的電阻與之前流過的電流有關(guān)，內(nèi)部結(jié)構(gòu)表現(xiàn)為摻雜區(qū)和非摻雜區(qū) 的比例決定其當(dāng)前的阻值。用X表示摻雜區(qū)與非摻雜區(qū)邊界的位置，D表示氧化鈦層的寬度； Ron與Roff為模型在開啟狀態(tài)即氧化物全為Ti02-n和關(guān)斷狀態(tài)即氧化物全為Ti0 2時的電阻。憶 阻器某時刻摻雜區(qū)與非摻雜邊界的位置X與流經(jīng)的電流相關(guān)，同時X的值決定了此刻的阻 值，相關(guān)公式如下：
[0015] 憶阻器的記憶性通過Ti〇2與Ti02-n之間的轉(zhuǎn)換體現(xiàn)出來。在當(dāng)電流正向流過器件， 氧原子在電壓作用下由Ti〇 2-n層漂移至Ti〇2層，使得一定厚度的Ti〇2變化為Ti〇 2-n。在這樣的 變化下，器件的導(dǎo)電性不斷增強(qiáng)，而器件的電阻隨之減小。而當(dāng)器件兩端加上一負(fù)方向電壓 時，氧原子在電壓作用下由Ti〇 2漂移至Ti〇2-n，一定厚度的Ti〇2-n變化為Ti〇 2。由此器件的導(dǎo) 電性不斷減弱，器件電阻也隨之增大。此外，實驗研究發(fā)現(xiàn)，當(dāng)憶阻器兩端電壓小于某一閾 值電壓時，雜質(zhì)迀移速率很小甚至為0,此時器件兩端的電場不足以使雜質(zhì)發(fā)生大規(guī)模迀 移，憶阻器表現(xiàn)為線性電阻；當(dāng)憶阻器兩端電壓大于閾值電壓時，電場隨之不斷增強(qiáng)，雜質(zhì) 迀移速率開始呈指數(shù)增加，憶阻器阻值出現(xiàn)變化。這一現(xiàn)象如圖2所示，對憶阻器添加激勵V (iη) = 2s in⑴（V)，設(shè)置閾值電壓Vt = 0.5V。當(dāng)IV(in) I > Vt時，憶阻器將阻值隨著流經(jīng)的 電流而變化。本發(fā)明基于這一現(xiàn)象提出了一種基于憶阻器的可編程電路設(shè)計思路以及憶阻 器阻值控制電路?？删幊屉娐废到y(tǒng)由憶阻器阻值控制電路、憶阻器、系統(tǒng)電路三部分組成， 如圖3所示。憶阻器阻值控制電路由4個NM0S管組成，如圖4所示。
[0016] 較佳的，本發(fā)明提出的可編程電路是利用憶阻器阻值在編程電壓的控制下根據(jù)系 統(tǒng)需求進(jìn)行相應(yīng)變化，從而達(dá)到控制系統(tǒng)輸出參量的可編程效果。在此基礎(chǔ)上，本發(fā)明進(jìn)一 步提出的憶阻器阻值控制電路是利用M0S管的開關(guān)特性以及二極管連接方式產(chǎn)生改變憶阻 器阻值的電流。本發(fā)明的憶阻器阻值控制電路采用4個NM0S管組12、13、14，￥1、￥2是編程輸 入端口，分別控制兩個匪0S管的關(guān)斷與電流的流向。M1、M4采用二極管連接方式，二極管連 接方式可使M1、M4始終工作在飽和區(qū)，其電流不隨漏源電壓改變而變化，其電流值可根據(jù)
:行粗略計算，這種方法可幫助量化憶阻器 阻值的變化量。本發(fā)明采用的編程電壓V1、V2同時提供NMOS管工作電壓，采用脈沖對憶阻器 進(jìn)行編程，脈沖幅度、周期及占空比可根據(jù)系統(tǒng)電路需求來調(diào)整。
[0017] 與現(xiàn)有技術(shù)相比，本發(fā)明有以下有益效果:本發(fā)明利用憶阻器阻值可變的特性，結(jié) 合M0S電路特性，設(shè)計的電路達(dá)到了電壓編程的目的。本發(fā)明與傳統(tǒng)的編程電路相比，只需 使用4個NM0S管，電路結(jié)構(gòu)簡單，想法新穎。本發(fā)明提出的編程電路可應(yīng)用于對電阻敏感的 系統(tǒng)電路。若系統(tǒng)電路正常工作時施加到某電阻的電壓低于憶阻器閾值電壓，且該電阻阻 值直接關(guān)系到系統(tǒng)電路的輸出頻率、帶寬、增益等重要參量，則該電阻可用本發(fā)明提出的憶 阻器編程電路替代，從而達(dá)到系統(tǒng)輸出參量可編程的效果。
【附圖說明】
[0018] 圖1為憶阻器的模型圖。
[0019] 圖2為憶阻器模型電壓、電流、及阻值曲線。
[0020] 圖3為本發(fā)明的原理不意圖。
[0021 ]圖4為本發(fā)明的憶阻器阻值控制模塊電路示意圖。
[0022]圖5為本發(fā)明實施例憶阻器阻值控制模塊電路仿真曲線。
【具體實施方式】
[0023]下面結(jié)合附圖及實施例對本發(fā)明做進(jìn)一步說明。
[0024] 本實施例提供了一種基于Memristor/MOSFET的可編程電路，包括憶阻器阻值控制 模塊、憶阻器、系統(tǒng)電路;所述憶阻器阻值控制模塊包括第一 NM0S管Ml、第二匪0S管M2、第三 NM0S管M3、第四NM0S管M4,所述第一 NM0S管Ml的柵極與所述第一 NM0S管Ml的漏極、所述第二 NM0S管M2的柵極相連并作為所述憶阻器阻值控制模塊的第一編程輸入端口，所述第三NM0S 管M3的柵極與所述第四NM0S管M4的柵極、所述第四NM0S管M4的漏極相連并作為所述憶阻器 阻值控制模塊的第二編程輸入端口，所述第一NM0S管Ml的源極與所述第三NM0S管M3的漏極 相連并作為所述憶阻器阻值控制模塊的加阻值輸出端口，所述第二匪0S管M2的漏極與所述 第四匪0S管M4的源極相連并作為所述憶阻器阻值控制模塊的減阻值輸出端口，所述第二 NM0S管M2的源極與所述第三NM0S管M3的源極均接地;所述憶阻器阻值控制模塊的第一編程 輸入端口與第二編程輸入端口用以接入編程電壓，所述憶阻器阻值控制模塊的加阻值輸出 端口與減阻值輸出端口分別與所述憶阻器的兩端相連，所述憶阻器的兩端分別連接至所述 系統(tǒng)電路的兩個輸入端口。
[0025]在本實施例中，所述第一NM0S管M1、第四N