基于可編程芯片的電路板及其控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電路板及其配置方法，尤其涉及一種基于可編程芯片的電路板及其配置方法。
【背景技術(shù)】
[0002]現(xiàn)有很多電子產(chǎn)品通常由一個(gè)或者多個(gè)CPU，一個(gè)或者多個(gè)功能芯片和一個(gè)FPGA芯片組成，這些器件都焊接在電路板上，構(gòu)成一個(gè)系統(tǒng)板。某些功能芯片會(huì)連接一個(gè)小的存儲(chǔ)芯片，用于對(duì)相應(yīng)的功能芯片進(jìn)行初始化配置，存儲(chǔ)芯片可以是EEPROM芯片或者Flash芯片，如圖1所示。在板卡上電后，這些芯片首先需要從存儲(chǔ)芯片內(nèi)讀取某些信息，用來(lái)對(duì)這些芯片進(jìn)行功能上的配置與管理。這些存儲(chǔ)器芯片都是通過(guò)燒寫(xiě)器把事編好程序燒寫(xiě)進(jìn)去，然后焊接到系統(tǒng)板卡上面。這樣就會(huì)造成如果配置內(nèi)容需要改動(dòng)，就會(huì)遇到很大的麻煩，需要把存儲(chǔ)芯片從板卡上面再焊下來(lái)，再次放到燒寫(xiě)器上燒程序，最后再次焊回到板卡上。在模塊的設(shè)計(jì)初期，往往需要對(duì)功能芯片的某些功能進(jìn)行反復(fù)不同配置，以找出芯片的最佳工作狀態(tài)。這樣就需要對(duì)其對(duì)應(yīng)的存儲(chǔ)芯片多次拆卸、重新燒錄然后焊接。
[0003]此外，現(xiàn)有的高性能的處理器或復(fù)雜的功能芯片需有一些初始化1管腳，通過(guò)電阻對(duì)其進(jìn)行上下拉配置，可對(duì)相應(yīng)芯片進(jìn)行初始化配置。在板卡上電后，這些芯片在復(fù)位時(shí)刻首先需要根據(jù)初始化1管腳的配置情況，對(duì)這自身進(jìn)行功能上的配置與管理。這些初始化1管腳通常外接1K Ω或4.7K Ω電阻的一端，電阻的另一端連接地或者連接電源。如果初始化1管腳通過(guò)電阻接地，該管腳被設(shè)置這邏輯O，如果初始化1管腳通過(guò)電阻接電源，該管腳被設(shè)置這邏輯I。這樣通過(guò)外接電阻可以使芯片配置在要求的工作狀態(tài)。如圖2中芯片有三個(gè)初始化1管腳，共外接6個(gè)配置電阻。電阻Rl和電阻R2分別是初始化1管腳I的上下拉配置電阻。電阻R3和電阻R4分別是初始化1管腳2的上下拉配置電阻。電阻R5和電阻R6分別是初始化1管腳3的上下拉配置電阻。當(dāng)電阻Rl、電阻R3、電阻R5焊上，電阻R2、電阻R4、電阻R6不焊時(shí)三個(gè)個(gè)初始化1管腳分別被配為I，I，I。這時(shí)如果需要把配改為O，O，O，則需要把電阻Rl、電阻R3、電阻R5分別拆卸下來(lái)，再分別把電阻R2、電阻R4、電阻R6焊接上去。
[0004]然而在模塊的設(shè)計(jì)初期，往往需要對(duì)芯片的某些功能進(jìn)行反復(fù)不同配置，以找出芯片的最佳工作狀態(tài)。這樣就需要對(duì)初始化1管腳外接的配置電阻多次拆卸、焊接。這樣對(duì)于存儲(chǔ)芯片與電子產(chǎn)品以及燒寫(xiě)器都會(huì)帶來(lái)影響。不僅浪費(fèi)了時(shí)間、精力，還浪費(fèi)了人力、財(cái)力，而且很容易把存儲(chǔ)芯片、燒寫(xiě)器甚至板卡弄壞，造成不必要的損失。因此，有必要提供一種基于可編程芯片的電路板及其配置方法。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種基于可編程芯片的電路板及其配置方法，能夠簡(jiǎn)化板卡設(shè)計(jì)布局，便于板卡調(diào)試和維護(hù)，提高產(chǎn)品的成品率并降低生產(chǎn)成本。
[0006]本發(fā)明為解決上述技術(shù)問(wèn)題而采用的技術(shù)方案是提供一種基于可編程芯片的電路板，包括主控CPU芯片、集成電路功能芯片和存儲(chǔ)芯片，所述主控CPU芯片和集成電路功能芯片通過(guò)內(nèi)部數(shù)據(jù)總線相連，其中，所述集成電路功能芯片通過(guò)地址配置總線分別和可編程芯片的輸出I/O端口以及存儲(chǔ)芯片相連存取配置信息，所述可編程芯片配置的輸出I/O端口和集成電路功能芯片的初始化管腳一一配對(duì)相連且每對(duì)相連管腳的電氣特性保持一致。
[0007]上述的基于可編程芯片的電路板，其中，所述集成電路功能芯片的數(shù)目為多個(gè)，所述多個(gè)集成電路功能芯片和同一可編程芯片的輸出I/O端口相連，所述可編程芯片的輸出I/o端口的初始狀態(tài)為高阻狀態(tài)。
[0008]上述的基于可編程芯片的電路板，其中，所述集成電路功能芯片和可編程芯片的輸出I /0端口之間設(shè)有電壓轉(zhuǎn)換芯片。
[0009]上述的基于可編程芯片的電路板，其中，所述可編程芯片為FPGA芯片或CPLD芯片，所述存儲(chǔ)芯片為EEPROM芯片或Flash芯片，所述集成電路功能芯片為CPS1848交換芯片，所述FPGA芯片通過(guò)11C總線連接EEPROM芯片和CPS 1848交換芯片。
[0010]本發(fā)明為解決上述技術(shù)問(wèn)題還提供一種上述的基于可編程芯片的電路板的配置方法，包括如下步驟:a)利用可編程芯片將主控CPU芯片的內(nèi)部數(shù)據(jù)總線和集成電路功能芯片的地址配置總線橋接相連;b)利用可編程芯片將主控CPU芯片的內(nèi)部數(shù)據(jù)總線和存儲(chǔ)芯片的地址總線橋接相連;c)配置可編程芯片的輸出I/O端口與集成電路功能芯片的初始化管腳一一配對(duì)相連且每對(duì)相連管腳的電氣特性保持一致;d)所述主控CPU芯片對(duì)存儲(chǔ)芯片進(jìn)行讀取與寫(xiě)入，實(shí)現(xiàn)對(duì)集成電路功能芯片的在線配置。
[0011]上述的基于可編程芯片的電路板的配置方法，其中，所述可編程芯片的輸出I/O端口的初始狀態(tài)為高阻狀態(tài)，所述步驟c)控制可編程芯片的輸出I/O端口為高電平模擬上拉電阻，所述步驟c)控制可編程芯片的輸出I/O端口為低電平模擬下拉電阻對(duì)集成電路功能芯片的管腳進(jìn)行初始化。
[0012]本發(fā)明對(duì)比現(xiàn)有技術(shù)有如下的有益效果:本發(fā)明提供的基于可編程芯片的電路板及其配置方法，通過(guò)可編程芯片實(shí)現(xiàn)芯片配置總線與本地總線的橋接功能，以及對(duì)功能芯片的上電配置與管理，達(dá)到替換掉原來(lái)的上下拉電阻目的，從而簡(jiǎn)化板卡設(shè)計(jì)布局，便于板卡調(diào)試和維護(hù)，提高產(chǎn)品的成品率并降低生產(chǎn)成本。
【附圖說(shuō)明】
[0013]圖1為現(xiàn)有基于存儲(chǔ)芯片的電路板電路方框示意圖；
[0014]圖2為現(xiàn)有采用上下拉電阻的CPU芯片/集成電路功能芯片的初始連接示意圖；
[0015]圖3為本發(fā)明基于可編程芯片的電路板電路方框示意圖；
[0016]圖4為本發(fā)明的可編程芯片與CPU芯片/集成電路功能芯片的初始連接示意圖；
[0017]圖5為本發(fā)明的工程驗(yàn)證實(shí)施例的電路方框示意圖。
[0018]圖中:
[0019]1主控CPU芯片2集成電路功能芯片3可編程芯片
[0020]4電路板5存儲(chǔ)芯片
【具體實(shí)施方式】
[0021]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步的描述。
[0022]圖3為本發(fā)明基于可編程芯片的電路板電路方框示意圖。
[0023]請(qǐng)參見(jiàn)圖3，本發(fā)明提供的基于可編程芯片的電路板，電路板上包括主控CPU芯片
1、集成電路功能芯片2和存儲(chǔ)芯片5，所述主控CPU芯片I和集成電路功能芯片2通過(guò)內(nèi)部數(shù)據(jù)總線相連，其中，所述集成電路功能芯片2通過(guò)地址配置總線分別和可編程芯片3的輸出I/O端口以及存儲(chǔ)芯片5相連存取配置信息，所述可編程芯片3配置的輸出I/O端口和集成電路功能芯片2的初始化管腳一一配對(duì)相連且每對(duì)相連管腳的電氣特性保持一致。
[0024]本發(fā)明提供的基于可編程芯片的電路板，其中，所述集成電路功能芯片2的數(shù)目為多個(gè)，所述多個(gè)集成電路功能芯片2和同一可編程芯片3的輸出I/O端口相連，所述可編程芯片3的輸出I/O端口的初始狀態(tài)為高阻狀態(tài)。所述集成電路功能芯片2和可編程芯片3的輸出I/O端口之間設(shè)有電壓轉(zhuǎn)換芯片。所述可編程芯片3為FPGA芯片或CPLD芯片，所述存儲(chǔ)芯片5為EEPROM芯片或Flash芯片。
[0025]本發(fā)明提供的基于可編程芯片的電路板，功能芯片和存儲(chǔ)芯片間的芯片地址配置總線連接到FPGA的1管腳。CPU芯片和FPGA通過(guò)CPU自帶的本地總線互聯(lián)。FPGA的1管腳的電氣特性要和對(duì)應(yīng)芯片的相應(yīng)管腳電氣特性一致，如果不一致可以通過(guò)某些轉(zhuǎn)換芯片轉(zhuǎn)換成一致的。不同的功能芯片所支持的芯片配置總線協(xié)議有所不同，有SPI協(xié)議，IIC協(xié)議，以及其它一些串行協(xié)議、并行協(xié)議，利用FPGA內(nèi)部的可編程特性在FPGA里面實(shí)現(xiàn)若干橋接模塊，比如本地總線轉(zhuǎn)IIC、本地總線轉(zhuǎn)SPI等等。這樣用戶可以通過(guò)CPU芯片方便的更新存儲(chǔ)芯片的存儲(chǔ)內(nèi)容。由于功能芯片在上電初始化時(shí)需通過(guò)芯片配置總線讀取存儲(chǔ)芯片中的數(shù)據(jù)以完成對(duì)自身的初始化，因此在上電初始化時(shí)與芯片配置總線互聯(lián)的FPGA管腳需保持在高阻狀態(tài)從而在邏輯上FPGA和芯片配置總線斷開(kāi)，以免影響功能芯片的操作。通常，與芯片配置總線互聯(lián)的FPGA管腳可以默認(rèn)在高阻狀態(tài)，當(dāng)CPU需要對(duì)存儲(chǔ)芯片操作時(shí)再邏輯上連接起來(lái)。
[0026]本發(fā)明還提供一種基于可編程芯片的電路板的配置方法，包括如下步驟:
[0027]a)利用可編程芯片3將主控CPU芯片I的內(nèi)部數(shù)據(jù)總線和集成