專利名稱：Dc-dc轉(zhuǎn)換器中的求和電路的制作方法
DC-DC轉(zhuǎn)換器中的求和電路技術(shù)領(lǐng)域
本發(fā)明總體涉及集成電路，具體地涉及DC-DC轉(zhuǎn)換器，更具體地涉及用于DC-DC轉(zhuǎn) 換器的求和電路。
背景技術(shù)：
DC-DC轉(zhuǎn)換器通常用在用于提供穩(wěn)定電壓的集成電路中。DC-DC轉(zhuǎn)換器是一種將 直流源從一個電壓電平轉(zhuǎn)換到另一個電壓電平的電子電路。為了準確轉(zhuǎn)換，需要使用例如 電流感測電路來感測DC-DC轉(zhuǎn)換器的輸出電壓(轉(zhuǎn)換電壓)。通過電流感測電路生成的所 得電流(感測電流)然后被轉(zhuǎn)換成電壓，將該電壓進一步與參考電壓進行比較以確定轉(zhuǎn)換 電壓是否準確，從而可以調(diào)整轉(zhuǎn)換電壓。于是形成了反饋回路。用于感測和調(diào)整轉(zhuǎn)換電壓的反饋回路遇到穩(wěn)定性的問題。為了解決這個問題， 傳統(tǒng)上，在將通過電流感測電路生成的電壓與參考電壓進行比較之前將其與鋸齒波電壓 (saw-tooth voltage)求和。圖1示出傳統(tǒng)的鋸齒波發(fā)生器和求和電路的電路圖。鋸齒波 發(fā)生器包括運算放大器0P2’、晶體管M3，、電容器C’和電流源I_Bias’，該電流源I_Bias’ 提供偏置電流I’。當節(jié)點A’處的電壓VA’低于電壓V_reference’時，運算放大器0P2’輸 出低電壓，并且因而使晶體管M3’截止。電流源I_Bias’然后對電容C’進行充電，并且因 而電壓VA’隨時間增加。在電壓VA’等于或者大于參考電SV_reference’時，運算放大器 0P2’輸出足以使晶體管M3’導通的高電壓。于是，節(jié)點A’被短路到電接地端，并且電壓VA’ 被降低為接地電壓。在正輸入端接收處于接地電壓的電壓VA’的情況下，運算放大器0P2’ 輸出低電壓從而使晶體管M3’截止，并且電流源I_Bias’再次對電容C’進行充電。通過上 述循環(huán)重復，在節(jié)點A’處生成鋸齒波電壓。在求和電路中，運算放大器0ΡΓ的正輸入端接收鋸齒波電壓VA’。運算放大器 0ΡΓ的負輸入端連接到電阻器R0，，該電阻器R0，的電阻也標示為R0，。因此等于VA，/RO' 的電流ΙΓ流過電阻器R0，、晶體管M4，和晶體管Ml，。晶體管Ml，與晶體管M2，構(gòu)成電 流鏡，并且流過晶體管M2，、電阻器R1，和電阻！[sense，的電流12，與電流II，成比例。 如果晶體管Ml，和M2，相同，則電流II，等于電流12，。電流[sense’引入到節(jié)點B’。于 是，求和電壓V_sum為V_sum = (VA，/R0，)X (Rl，+R_sense，)+I_sense，XR_sense，(等式 1)因此，通過對電流12’和電流I_sense’的電流求和，得到求和電壓V_sum。由于電 流+I_sense，表示轉(zhuǎn)換電壓，所以求和電壓V_sum表示鋸齒波電壓和轉(zhuǎn)換電壓之和。

發(fā)明內(nèi)容
根據(jù)實施方式的一個方面，一種集成電路，包括鋸齒波發(fā)生器，該鋸齒波發(fā)生器包 括鋸齒波節(jié)點，被配置成具有在其上生成的鋸齒波電壓；以及第一開關(guān)，具有連接到該鋸 齒波節(jié)點的第一端。該集成電路進一步包括第二開關(guān)，該第二開關(guān)耦合在輸出節(jié)點和電接地端之間，其中第一開關(guān)和第二開關(guān)被配置成同步操作。第一電流源連接到鋸齒波節(jié)點。第 二電流源連接到輸出節(jié)點。根據(jù)實施方式的另一個方面，一種集成電路，包括運算放大器，該運算放大器包 括正輸入端、負輸入端和輸出端；以及第一開關(guān)，該第一開關(guān)具有耦合到運算放大器的輸出 端的第一控制節(jié)點。第一開關(guān)被配置成當在正輸入端的電壓高于在負輸入端的參考電壓 時，將運算放大器的正輸入端連接到電接地端，當在正輸入端的電壓不高于參考電壓時，將 運算放大器的正輸入端從電接地端斷開。該集成電路還包括輸出節(jié)點；以及第二開關(guān)，該 第二開關(guān)具有耦合到運算放大器的輸出端的第二控制節(jié)點。第二開關(guān)包括連接到輸出節(jié)點 的第一端以及連接到電接地端的第二端。第一恒定電流源耦合到運算放大器的正輸入端。 第二恒定電流源耦合到輸出節(jié)點。第一電容器耦合在運算放大器的正輸入端和電接地端之 間。第二電容器耦合在輸出節(jié)點和電接地端之間。電阻器與第二電容器串聯(lián)耦合，其中第 二電容器和電阻器耦合在第二開關(guān)的第一端和第二端之間。根據(jù)實施方式的又一個方面，一種集成電路，包括正電源節(jié)點；第一電流源，耦 合到正電源節(jié)點；第二電流源，耦合到正電源節(jié)點；運算放大器，具有正輸入端、負輸入端 和輸出端；以及第一 NMOS晶體管和第二 NMOS晶體管。第一 NMOS晶體管包括第一柵極，耦 合到運算放大器的輸出端；第一源極，耦合到電接地端；以及第一漏極，耦合到正輸入端， 其中第一電流源耦合在正電源節(jié)點和第一漏極之間。第二 NMOS晶體管包括第二柵極，耦 合到運算放大器的輸出端；第二源極，耦合到電接地端；以及第二漏極，其中第二電流源耦 合在正電源節(jié)點和第二漏極之間。該集成電路進一步包括第一電容器，具有耦合到第一 漏極的第一端以及耦合到電接地端的第二端；第二電容器，具有耦合到第二漏極的第一端； 以及電阻器，具有耦合到第二電容器的第二端的第一端以及耦合到電接地端的第二端。第 二電容器和電阻器耦合在第二源極和第二漏極之間。


為了更全面地理解本發(fā)明的實施方式以及其優(yōu)點，現(xiàn)在參考以下結(jié)合附圖做出的 描述，其中圖1示出傳統(tǒng)的鋸齒波發(fā)生器和求和電路的電路圖；以及圖2示出根據(jù)一個實施方式的鋸齒波發(fā)生器和求和電路的電路圖。
具體實施例方式所討論的具體實施方式
只是說明性的，并不對本發(fā)明的范圍構(gòu)成限制。圖2示出根據(jù)一個實施方式的鋸齒波發(fā)生器和求和電路的電路圖。該鋸齒波發(fā)生 器包括運算放大器0P、晶體管Ml、電容器Cl和電流源I_Biasl，該電流源I_Biasl用于提供 恒定電流II。電流源I_Biasl的一端連接到提供正電源電壓的電源節(jié)點VIN。晶體管Ml 用作開關(guān)，其狀態(tài)由運算放大器OP的輸出端控制。晶體管Ml的柵極因而被稱為開關(guān)的控 制節(jié)點。運算放大器OP的負輸入端連接到參考電壓發(fā)生器，該參考電壓發(fā)生器向該負輸入 端輸出穩(wěn)定的參考電壓V_ref。鋸齒波發(fā)生器的操作討論如下。假設在一個時間點，節(jié)點A處的電壓VA低于參考 電壓V_ref，則運算放大器OP輸出低于晶體管Ml的閾值電壓的低電壓，并且因而使晶體管Ml截止。電流源I_Biasl從而利用電流Il對電容器Cl進行充電。在電流Il恒定的情況 下，所得電壓VA隨時間增加的上升斜率是直的。電壓VA的增加還意味著，運算放大器OP 的正輸入端處的電壓增加，直到節(jié)點B處的電壓VB超過晶體管Ml的閾值電壓，從而使晶體 管Ml導通。于是，節(jié)點A被短路到電接地端，并且電壓VA被降低為接地電壓。在電壓VA 處于接地電壓的情況下，運算放大器OP輸出低電壓從而使晶體管Ml截止。重復上述循環(huán)， 在節(jié)點A處生成鋸齒波電壓VA。在整個描述中，電壓VA也被稱為鋸齒波電壓VsaW_t00th。求和電路包括晶體管M2、電容器C2和電流源I_Bias2，該電流源I_Bias2用于提 供恒定電路12。電流源I_Bias2的一端連接到正電源節(jié)點VIN。晶體管M2用作開關(guān)，其狀 態(tài)也由運算放大器OP的輸出端控制。運算放大器OP的輸出端進一步連接到NMOS晶體管 M2的柵極(以下也稱為開關(guān)控制節(jié)點)。NMOS晶體管M2的漏極耦合到求和電路的輸出節(jié) 點C，并且在節(jié)點C處輸出求和電路的輸出電壓V_sum。NMOS晶體管M2的源極可以耦合到 電接地端。電流I_sense輸入到節(jié)點D，并通過電阻器[sense流到電接地端，該電流1_ sense可以通過DC-DC轉(zhuǎn)換器(未示出)的電流感測電路生成。電流I_sense可以與DC-DC 轉(zhuǎn)換器的輸出電壓成比例。于是，電流I_senSe單獨(不計電流12)產(chǎn)生將在電阻器[ sense上生成的電壓降I_sense X R_sense。另一方面，由于晶體管M2的柵極與晶體管Ml的 柵極(開關(guān)控制節(jié)點)連接到同一節(jié)點B，因此晶體管Ml和M2同時導通和截止。換言之， 晶體管Ml和M2同步工作。假設不存在電流Lsense，則晶體管M2和電容器C2決定節(jié)點C 的充電和放電，從而電壓V_sum也是鋸齒波電壓。在整個描述中，電壓V_compensation用 來指假設沒有電流I_senSe流到節(jié)點D時節(jié)點C處的電壓。由于通過恒定充電電流充電的 電容器的電壓與該充電電流成正比并且與電容器的電容成反比，所以電壓V_C0mpenSati0n 可以表達為V_compensation = Vsaw_toothX (12/11) X (C1/C2)(等式 2)其中電壓Vsaw_tooth是節(jié)點A處的電壓。求和電壓V_sum等于補償電壓V_ compensation禾口電壓降I_senseXR_sense之禾口，并且可以表達為V_sum = V_compensation+I_sense X R_sense (等式 3)或者V_sum = Vsaw_toothX (I2/I1)X (C1/C2)+I_senseXR_sense(等式 4)等式2-等式4表明電壓V_COmpenSation可以成比例地且準確地復制鋸齒波 電壓VsaW_t00th。此外，通過調(diào)整比值(12/11)和/或比值(C1/C2)，可以將電壓V_ compensation調(diào)整為鋸齒波電壓VsaW_t00th的期望比例。在示例性實施方式中，電流Il 等于電流12，并且電容Cl等于電容C2，因而電壓V_C0mpenSati0n精確地復制鋸齒波電壓 Vsaw_tooth。在其它實施方式中，電容Cl可以大于或小于電容C2，并且/或者電流11可以 大于或小于電流12。在上述實施方式中，求和電路不需要任何運算放大器。這不僅帶來求和電路的所 需芯片面積以及功耗的降低，而且?guī)砬蠛碗娐返乃矔r響應和準確性的提高。該實施方式 可以用在降壓型DC-DC轉(zhuǎn)換器、升壓型DC-DC轉(zhuǎn)換器以及降壓-升壓型DC-DC轉(zhuǎn)換器中。盡管具體描述了示例性實施方式及其優(yōu)點，但應理解到，在不脫離由所附權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，這里可以做出各種改變、替代和變更。此外，并不 旨在將本申請的范圍限于本說明書中所描述的過程、機構(gòu)、產(chǎn)品以及物質(zhì)成分、裝置、方法 和步驟的具體實施方式
。本領(lǐng)域普通技術(shù)人員從本發(fā)明的公開內(nèi)容中將容易認識到，根據(jù) 本發(fā)明可以利用當前存在的或者未來將開發(fā)的過程、機構(gòu)、產(chǎn)品、物質(zhì)成分、裝置、方法或步 驟來執(zhí)行與這里描述的對應實施方式基本相同的功能或者實現(xiàn)與之基本相同的結(jié)果。
權(quán)利要求
1.一種集成電路，包括 輸出節(jié)點；鋸齒波發(fā)生器，包括鋸齒波節(jié)點，被配置成具有在其上生成的鋸齒波電壓；以及 第一開關(guān)，包括耦合到所述鋸齒波節(jié)點的第一端；第二開關(guān)，耦合在所述輸出節(jié)點和電接地端之間，其中所述第一開關(guān)和所述第二開關(guān) 被配置成同步操作；第一電流源，連接到所述鋸齒波節(jié)點；以及 第二電流源，連接到所述輸出節(jié)點。
2.根據(jù)權(quán)利要求1的集成電路，進一步包括第一電容器，耦合在所述鋸齒波節(jié)點和所述電接地端之間； 第二電容器；以及電阻器，與所述第二電容串聯(lián)耦合，其中所述第二電容器和所述電阻器一起并聯(lián)耦合 到所述第二開關(guān)。
3.根據(jù)權(quán)利要求2的集成電路，進一步包括電流感測電路，包括耦合到位于所述第二電容器和所述電阻器之間的節(jié)點的輸出端。
4.根據(jù)權(quán)利要求1的集成電路，其中所述第一開關(guān)包括第一NMOS晶體管，所述第一 NMOS晶體管包括漏極和耦合到所述電接地端的源極，并且所述第二開關(guān)包括第二 NMOS晶 體管，所述第二 NMOS晶體管包括耦合到所述輸出節(jié)點的漏極以及耦合到所述電接地端的 源極。
5.根據(jù)權(quán)利要求4的集成電路，其中所述鋸齒波發(fā)生器包括運算放大器，所述運算放 大器包括輸出端，耦合到所述第一 NMOS晶體管的柵極和所述第二 NMOS晶體管的柵極； 正輸入端，耦合到所述鋸齒波節(jié)點；以及負輸入端，耦合到被配置成生成恒定參考電壓的參考電壓發(fā)生器的輸出端。
6.根據(jù)權(quán)利要求1的集成電路，其中所述第一電流源和所述第二電流源是恒定電流源。
7.根據(jù)權(quán)利要求1的集成電路，其中所述第一電流源和所述第二電流源被配置成輸出 彼此相同的電流。
8.一種集成電路，包括運算放大器，包括正輸入端、負輸入端和輸出端；第一開關(guān)，包括耦合到所述運算放大器的輸出端的第一控制節(jié)點，其中所述第一開關(guān) 被配置成當在所述正輸入端的電壓高于在所述負輸入端的參考電壓時，將所述運算放大器 的正輸入端電耦合到電接地端，以及當在所述正輸入端的電壓不高于所述參考電壓時，將 所述運算放大器的正輸入端從所述電接地端斷開； 輸出節(jié)點；第二開關(guān)，包括耦合到所述運算放大器的輸出端的第二控制節(jié)點，其中所述第二開關(guān) 包括連接到所述輸出節(jié)點的第一端以及連接到所述電接地端的第二端； 第一恒定電流源，耦合到所述運算放大器的正輸入端；第二恒定電流源，耦合到所述輸出節(jié)點；第一電容器，耦合在所述運算放大器的正輸入端和所述電接地端之間； 第二電容器，耦合在所述輸出節(jié)點和所述電接地端之間；以及 電阻器，與所述第二電容器串聯(lián)耦合，其中所述第二電容器和所述電阻器耦合在所述 第二開關(guān)的第一端和第二端之間。
9.根據(jù)權(quán)利要求8的集成電路，其中所述第一開關(guān)和所述第二開關(guān)是NMOS晶體管，所 述第一控制節(jié)點和所述第二控制節(jié)點是所述NMOS晶體管的柵極。
10.根據(jù)權(quán)利要求8的集成電路，其中由所述第一電流源輸出的電流等于由所述第二 電流源輸出的電流。
11.根據(jù)權(quán)利要求10的集成電路，其中所述第一電容器和所述第二電容器具有相同的 電容。
12.根據(jù)權(quán)利要求8的集成電路，進一步包括電流感測電路，所述電流感測電路被配置 成將感測電流輸出到在所述第二電容器和所述電阻器之間的節(jié)點。
13.一種集成電路，包括 正電源節(jié)點；第一電流源，耦合到所述正電源節(jié)點； 第二電流源，耦合到所述正電源節(jié)點； 運算放大器，包括正輸入端、負輸入端和輸出端； 第一 NMOS晶體管，包括 第一柵極，耦合到所述運算放大器的輸出端； 第一源極，耦合到電接地端；以及第一漏極，耦合到所述正輸入端，其中所述第一電流源耦合在所述正電源節(jié)點和所述 第一漏極之間；第二 NMOS晶體管，包括 第二柵極，耦合到所述運算放大器的輸出端； 第二源極，耦合到所述電接地端；以及第二漏極，其中所述第二電流源耦合在所述正電源節(jié)點和所述第二漏極之間； 第一電容器，包括耦合到所述第一漏極的第一端以及耦合到所述電接地端的第二端； 第二電容器，包括耦合到所述第二漏極的第一端；以及電阻器，包括耦合到所述第二電容器的第二端的第一端以及耦合到所述電接地端的第 二端，其中所述第二電容器和所述電阻器耦合在所述第二源極和所述第二漏極之間。
14.根據(jù)權(quán)利要求13的集成電路，進一步包括參考電壓發(fā)生器，所述參考電壓發(fā)生器 包括耦合到所述運算放大器的負輸入端的輸出端。
15.根據(jù)權(quán)利要求13的集成電路，其中所述第一電容器的第二端直接連接到所述電接 地端。
16.根據(jù)權(quán)利要求13的集成電路，其中由所述第一電流源輸出的電流等于由所述第二 電流源輸出的電流。
17.根據(jù)權(quán)利要求13的集成電路，其中所述第一電容器和所述第二電容器具有相同的 電容。
18.根據(jù)權(quán)利要求13的集成電路，進一步包括電流感測電路，所述電流感測電路被配 置成將感測電流輸出到在所述第二電容器和所述電阻器之間的節(jié)點。
全文摘要
本發(fā)明提供一種DC-DC轉(zhuǎn)換器中的求和電路。一種集成電路，包括鋸齒波發(fā)生器，該鋸齒波發(fā)生器包括鋸齒波節(jié)點，被配置成具有在其上生成的鋸齒波電壓；以及第一開關(guān)，具有連接到鋸齒波節(jié)點的第一端。該集成電路進一步包括耦合在輸出節(jié)點和電接地端之間的第二開關(guān)，其中第一開關(guān)和第二開關(guān)被配置為同步操作。第一電流源連接到該鋸齒波節(jié)點。第二電流源連接到該輸出節(jié)點。
文檔編號H02M3/10GK102055321SQ200910208329
公開日2011年5月11日 申請日期2009年11月10日 優(yōu)先權(quán)日2009年11月10日
發(fā)明者劉軍, 張海波 申請人:意法半導體研發(fā)(深圳)有限公司