專利名稱：：用于d/a轉換器的校正電路的制作方法
技術領域：
：本發(fā)明涉及校正電路，該校正電路對在D/A轉換器的輸入/輸出特性中造成的非線性失真進行校正。
背景技術：
：圖4是示出傳統(tǒng)電壓相加型D/A轉換器10的配置的電路圖。如圖4所示，電壓相加型D/A轉換器10由電壓生成器11和電壓相加單元12來配置，其中電壓生成器11產生分別對應于輸入數(shù)字信號的DO到D7比特位的值的電壓，而電壓相加單元12生成通過將電壓生成器11生成的各電壓相加而獲得的輸出信號OUT。在圖示的示例之中，由8個反相器N0-N7來配置電壓生成器11，通過將輸入數(shù)字信號的DO到D7比特位進行電平反轉來產生這些反相器的輸出。在電壓相加單元12中，電阻器Ri0-Ri7的一端分別連接到反相器NO到N7的輸出端，而另一端共同連接到電阻器Rl的一端。在示例之中，電阻器Ri0-Ri7具有相同的電阻12R，該電阻要遠低于電阻器Rl的電阻，而反相器N0-N7的輸出電阻要遠低于電阻器Ri0-Ri7的電阻。電阻器Rl的另一端連接到運算放大器13的反相輸入端(負輸入端)，而非反相輸入端(正輸入端)固定為基準電平Vref。在電壓相加型D/A轉換器10的電源電壓是VCC的情況下，例如，基準電平Vref是VCC/2。電阻器R2連接在運算放大器13的輸出端和反相輸入端之間，而運算放大器13的輸出信號是電壓相加型D/A轉換器10的輸出信號OUT。當輸入數(shù)字信號的D0-D7比特位中的高電平比特位的數(shù)量是η時，則反相器N0-N7使8個電阻器Ri0-Ri7中的η個電阻器的一端為低電平(OV)，而(8_η)個電阻器的一端為高電平(VCC)。在電阻器Rl的電阻遠高于電阻器Ri0-Ri7的電阻的情形中，僅有很小的電路流過電阻器R1。所以，例如，在比特位D0-D3是低電平，電阻器Ri0-Ri3的一端連接到電源VCC，比特位D4-D7是高電平，電阻器Ri4-Ri7的一端接地(η=4狀態(tài))的情形下，從電源VCC流向4個并聯(lián)的電阻器Ri0-Ri3的各電流就像它們流過四個并聯(lián)的電阻器Ri4-Ri7一樣。所以，電阻器Ri0-Ri7和電阻器Rl的共同連接點的電壓Vl與比特位D0-D7中的高電平比特位的數(shù)量η成比例，如以下表達式所示Vl=VCC{12R/(8-η)}/{(12R/(8-η))+(12R/n)}=VCC·η/8(1)由電阻器R1、R2和運算放大器13配置的乘法器用因子-R2/R1乘以電壓VI，并將結果設置為輸出信號OUT。如以上描述的，根據電壓相加型D/A轉換器10，輸出信號OUT的電壓與輸入數(shù)字信號的比特位D0-D7中的高電平比特位的數(shù)量η成比例，且可以表示為9個標度。這類電壓相加型D/A轉換器在例如JP-2008-236010A的圖5中公開。在上述的傳統(tǒng)電壓相加型D/A轉換器10中，將電源電壓VCC提供給電壓相加型D/A轉換器10的高電位和低電位電源線15、16分別具有線電阻Rp、Rn。在傳統(tǒng)電壓相加型D/A轉換器10中，根據輸入數(shù)字信號的比特位D0-D7的內容，流過線電阻Rp、Rn的各電流也彼此不同。以下將對此具體描述。首先，圖5A到5C顯示了在輸入數(shù)字信號的各比特位的值有各種變化的情況下，圖4中電阻器R1的輸入側的等效電路。在圖5A中，輸入數(shù)字信號的比特位D0-D7均為低電平，在圖5B中，輸入數(shù)字信號的比特位D0-D7均為高電平。在這些示例中，電阻器RiO-Ri7連接在電源VCC側的線電阻Rp和電阻器R1之間或者接地側的線電阻Rn和電阻器R1之間。所以，沒有電流流過電阻器Ri0-Ri7，也沒有電流流過線電阻Rp、Rn。與此相反，如圖5C所示，在比特位D0-D3是低電平、而比特位D4-D7是高電平的情況下，并聯(lián)的4個電阻器Ri0-Ri3(電阻12R/4=3R)連接在電源VCC側的線電阻Rp和電阻器R1之間，而并聯(lián)的4個電阻器Ri4-Ri7(電阻12R/4=3R)連接在接地側的線電阻Rn和電阻器R1之間。所以，VCC/(6R)的電流流過線電阻Rp、Rn。盡管省略了圖示，但是在比特位D0-D7中的高電平比特位的數(shù)量n不是4的情況下，流過線電阻Rp、Rn的電流I根據數(shù)量n而變化。具體而言，數(shù)量n、線電阻Rp和電阻器R1之間電阻器的電阻Ra、線電阻Rn和和電阻器R1之間電阻器的電阻Rb、以及流過線電阻Rp、Rn的電流I之間的關系如下表所示。[表1]<table>tableseeoriginaldocumentpage4</column></row><table>如以上描述的，在傳統(tǒng)電壓相加型D/A轉換器10中，流過高電位電源線15的線電阻Rp和低電位電源線16的線電阻Rn的電流I根據輸入數(shù)字信號的比特位D0-D7的內容而變化，因此，經由高電位和低電位電源線15、16施加到電壓生成器11上的電源電壓也根據輸入數(shù)字信號的比特位D0-D7的內容而變化。在傳統(tǒng)電壓相加型D/A轉換器10中，在高電位電源線15的線電阻Rp和低電位電源線16的線電阻Rn為高的情況下，存在輸出信號OUT相對于輸入數(shù)字信號的線性度劣化的問題。
發(fā)明內容鑒于以上描述的情況，提出了本發(fā)明。本發(fā)明的目的是提供校正電路，該校正電路可以改善因電源線的線電阻的壓降引起的D/A轉換器的線性度的劣化。本發(fā)明的一方面提供了用于D/A轉換器的校正電路，包括恒流源，其連接在用于向D/A轉換器提供電源電壓的高電位和低電位電源線之間；以及電流控制器，其適合于根據輸入D/A轉換器的輸入數(shù)字信號控制流向所述恒流源的電流，從而在輸入所述D/A轉換器的所述輸入數(shù)字信號變化時，減小從高電位電源線分別經過所述D/A轉換器和所述恒流源流向低電位電源線的電流的總和的變化。在所述校正電路中，所述電流控制器可以控制流向所述恒流源的電流，以使得流向低電位電源的各電流的總和變得恒定。在所述校正電路中，所述電流控制器可以控制流向所述恒流源的電流，以使得流向低電位電源的各電流的總和變得與以特定數(shù)量的輸入數(shù)字信號的高電平比特位流過所述D/A轉換器的電流相同。本發(fā)明的另一方面提供了組合電路，包括D/A轉換器和校正電路，該校正電路包括恒流源，連接在用于向所述D/A轉換器提供電源電壓的高電位和低電位電源線之間；以及電流控制器，該電流控制器適合于根據輸入所述D/A轉換器的輸入數(shù)字信號來控制流向所述恒流源的電流。根據本發(fā)明，減小了根據輸入數(shù)字信號在高電位和低電位電源線的線電阻中所產生的壓降變化，并可以減小高電位和低電位電源線之間的電源電壓的變化，從而能夠改善了D/A轉換器的線性度。在附圖中圖1是顯示根據本發(fā)明實施例的D/A轉換器的校正電路配置的電路圖；圖2A-2C是圖示上述實施例中控制流向恒流源的電流的方法的圖示；圖3是圖示根據上述實施例的修改的D/A轉換器的校正電路和DEM解碼器配置的電路圖；圖4是顯示電壓相加型D/A轉換器的傳統(tǒng)配置示例的圖示；圖5A-5C是圖示在電壓相加型D/A轉換器的高電位和低電位電源線中造成的壓降的圖示。具體實施例方式以下，將參照附圖描述本發(fā)明的實施例。圖1是顯示根據本發(fā)明實施例的D/A轉換器的校正電路20的配置的電路圖。在該示例中，顯示了應用于以上描述的圖4的電壓相加型D/A轉換器10的校正電路20。為了有助于理解校正電路20和電壓相加型D/A轉換器10之間的關系，將電壓相加型D/A轉換器10也與校正電路20—起示出。如圖1所示，校正電路20具有恒流源21和電流控制器22。恒流源21連接在用于將向電壓相加型D/A轉換器10提供電源電壓VCC的高電位和低電位電源線15、16之間。電流控制器22是這樣的電路，其根據輸入到電壓相加型D/A轉換器10的輸入數(shù)字信號的比特位D0-D7的內容來控制流向恒流源21的電流，以便減小從高電位電源線15經由D/A轉換器10的電壓生成器11和恒流源21流向低電位電源線16的各電流的總和的變化(即該各電流的總和近似變?yōu)楹愣?，而不論輸入數(shù)字信號的比特位D0-D7的內容如何。具體而言，如下表所示(表2)，電流控制器22根據輸入數(shù)字信號的比特位D0-D7中的高電平比特位的數(shù)量n，控制流向恒流源21的電流Ia，以便總是將從高電位電源線15分別經由D/A轉換器10的電壓生成器11和恒流源21流向低電位電源線16的各電流的總和設置為VCC/(6R)。在下表2中，n和I之間的關系與表1所示相同。[表2]<table>tableseeoriginaldocumentpage6</column></row><table>圖2A-2C是上表2中n=0，8和4的情況下的電阻器R1的輸入側的等效電路圖，并顯示出圖2A-2C與以上描述的圖4A-4C不同。在比特位D0-D7均為低電平(圖2A)或高電平(圖2B)的情況下，沒有電流流過電阻器Ri0-Ri7，因此由恒流源21來使電流la=VCC/(6R)流過線電阻Rp、Rn。相反，在比特位D0-D7中的4個是低電平、而其他4個是高電平(圖2C)的情況下，I=VCC/(6R)流過電阻器Ri0-Ri3和電阻器Ri4-Ri7。所以，流向恒流源21的電流la被設置為0。在n具有除0、8和4以外的其他值的情況下，各電流類似地流過。在該實施例中，電流控制器22根據上表2確定流向恒流源21的電流Ia，并且總是將流過線電阻Rp、Rn的電流的總和I+Ia設置為VCC/(6R)。如以上描述的，根據該實施例，不論輸入電壓相加型D/A轉換器10的輸入數(shù)字信號如何，可以使得流過高電位電源線15的線電阻Rp和低電位電源線16的線電阻Rn的電流恒定，并且可以使得提供給電壓生成器11的電源電壓恒定。所以，能夠改善因高電位電源線15的線電阻Rp和低電位電源線16的線電阻Rn的壓降而引起的線性度的劣化。<修改>盡管以上已經描述了本發(fā)明的所述實施例，但是還可以對該實施例進行多種修改。例如，可以有以下修改。(1)在本實施例中，描述了將校正電路20應用于輸入數(shù)字信號的比特位具有相同權重的D/A轉換器。本發(fā)明也可以應用于比特位具有不同權重的D/A轉換器。(2)在本實施例中，本發(fā)明應用于電壓相加型D/A轉換器。可選擇地，本發(fā)明可以應用于具有另一配置的D/A轉換器，諸如電流相加型D/A轉換器。(3)在本實施例中，當電壓生成器11的電阻器RiO_Ri7的電阻分散時，這造成電壓相加型D/A轉換器10的線性度的劣化。作為對電阻的分散進行補償以改善線性度的技術，存在DEM(動態(tài)元件匹配)技術。在該技術中，在具有例如η個值的輸入數(shù)字信號被提供給電壓相加型D/A轉換器的情況下，設置為高電平的η個比特位不是固定的，但是設置為高電平的比特位的空間和時間密度與η成比例，并且設置為高電平的比特位隨機變化。在本發(fā)明中，可以實施將上述實施例和DEM技術相互結合在一起的修改。例如，JP-2008-236010A的圖5公開了一種電路配置，其中將用于實現(xiàn)DEM技術的DEM解碼器放置在電壓相加型D/A轉換器之前。可以考慮一種將本發(fā)明的校正電路應用于電壓相加型D/A轉換器的模式。在該模式中，DEM解碼器將多比特位的輸入數(shù)字信號提供給電壓相加型D/A轉換器，并且DEM解碼器可以獲知輸入數(shù)字信號中提供給電壓相加型D/A轉換器的高電平比特位的數(shù)量。在將本發(fā)明的校正電路應用于位于這種DEM解碼器之后的電壓相加型D/A轉換器的情況下，DEM解碼器可以將輸入數(shù)字信號中的高電平比特位的數(shù)量通知給電流控制器，并且根據該信息，電流控制器可以控制流向恒流源的電流。在圖3中，顯示了D/A轉換器10'的校正電路20和DEM解碼器30的配置。輸入數(shù)字信號Din輸入到DEM解碼器30。DEM解碼器30將多條線的時序數(shù)字信號(DP0-DP7和DN0-DN7)提供給D/A轉換器10'，其中每個信號都具有與輸入數(shù)字信號一致的1或0的密度(即，高電平比特位或低電平比特位)。在該情況下，DEM解碼器30將與輸入數(shù)字信號相關的信息發(fā)送給電流控制器22。具體而言，DEM解碼器30將輸入數(shù)字信號中的高電平比特位(或低電平比特位)的數(shù)量通知給電流控制器22。當接收到高電平比特位(或低電平比特位)的數(shù)量時，電流控制器22設置流向各恒流源21'、21"的電流Ia'、Ia"，從而減小從高電位電源線15分別經由D/A轉換器10'和恒流源21'、21"流向低電位電源線16的各電流的總和的變化。根據該配置，本發(fā)明還應用于包括DEM解碼器的D/A轉換器，從而能夠改善了包括DEM解碼器的D/A轉換器的線性度。(4)在本實施例中，根據可以經由電壓生成器11流向線電阻Rp、Rn的電流的所有各種電流值，來改變流向恒流源21的電流，并且使得流過線電阻Rp、Rn的電流的總和恒定。具體而言，在上表1所示的示例中，通過電壓生成器11流向線電阻Rp、Rn的各電流的值有5種(包括0)。如表2所示，所以流向恒流源21的電流也在5種電流值(包括0)中變化。然而，不能使用對應于流向恒流源21的電流的所有各種電流值的電流值，而是選擇部分電流值，并且可以將其中最優(yōu)選的電流值選擇作為流向恒流源21的電流值。例如，對恒流源21進行配置，以使得能夠流過對應于表2中的η=0，2，和4的電流值la。作為流向恒流源21的電流值，在n=1(7)的情況下，可以選擇對應于n=2的電流值Ia，在n=3(5)的情況下，可以選擇對應于n=4的電流值la。在該模式中，還可以將高電位和低電位電源線15、16之間的電源電壓的變化減小到一定程度，則能夠改善線性度。(5)在本實施例中，主要由流過電壓生成器11的電流的變化來配置根據輸入數(shù)字信號的電流變化，因此流向恒流源21的電流是受控的，以便流過電壓生成器11的電流I和流過恒流源21的電流la的總和為恒定。。然而，在除了電壓生成器11以外還有其中出現(xiàn)電流根據輸入數(shù)字信號而變化的電路，在包括這種電路的情況下，可以控制流向恒流源21的電流Ia，以便電流的總和是恒定的(6)在以上示例中，盡管輸入數(shù)字信號定義為8個比特位(D0-D7)，但是比特位的數(shù)量不受限于此，可以使用超過8個或少于8個的比特位。在該情況下，將提供的反相器和電阻器的數(shù)量設置為與比特位的數(shù)量相同。(7)在本實施例中，總是將從高電位電源線15分別經由D/A轉換器10的電壓生成器11和恒流源21流向低電位電源線16的各電流的總和(I+Ia)設置為對應于高電平比特位的數(shù)量n是4的狀態(tài)下的VCC/(6R)。然而，該電流的總和并不受限于此，流向低電位電源線16的電流的總和(I+Ia)也可以變得與以特定數(shù)量(例如，在本實施例中0-7)的輸入數(shù)字信號的高電平比特位流過D/A轉換器的電流相同。例如，如表3所示，電流控制器22對電流la進行控制，以便可以將電流的總和(I+Ia)設置為例如對應于高電平比特位的數(shù)量n為2的狀態(tài)下的VCC/(8R)。[表3]<table>tableseeoriginaldocumentpage8</column></row><table>而且，電流控制器22也可以對電流la進行控制，以便可以將流向低電位電源線16的電流的總和(I+Ia)設置為設計負載(burden)或消耗電流值容許的范圍內的任意值.權利要求一種用于D/A轉換器的校正電路，包括恒流源，連接在用于將電源電壓提供給D/A轉換器的高電位和低電位電源線之間；以及電流控制器，適合于根據輸入所述D/A轉換器的輸入數(shù)字信號，控制流向所述恒流源的電流，從而在輸入所述D/A轉換器的所述輸入數(shù)字信號變化時，減小從所述高電位電源線分別經由所述D/A轉換器和所述恒流源流向所述低電位電源線的各電流的總和的變化。2.如權利要求1所述的校正電路，其中所述電流控制器控制流向所述恒流源的所述電流，以使得流向所述低電位電源的各電流的總和變得恒定。3.如權利要求2所述的校正電路，其中所述電流控制器控制流向所述恒流源的電流，以使得流向所述低電位電源的各電流的總和變得與以特定數(shù)量的所述輸入數(shù)字信號的高電平比特位流過所述D/A轉換器的電流相同。4.一種組合電路，包括D/A轉換器；以及校正電路，包括恒流源，所述恒流源連接在用于向所述D/A轉換器提供電源電壓的高電位和低電位電源線之間；以及電流控制器，適合于根據輸入所述D/A轉換器的輸入數(shù)字信號，控制流向所述恒流源的電流。5.如權利要求4所述的組合電路，進一步包括提供在D/A轉換器的輸入側的DEM解碼器，其中所述DEM解碼器對所述電流控制器進行控制，以便減小從所述高電位電源線分別經由所述D/A轉換器和所述恒流源流向所述低電位電源線的各電流的總和的變化。全文摘要本發(fā)明提供了一種用于D/A轉換器的校正電路，包括恒流源，其連接在用于向D/A轉換器提供電源電壓的高電位和低電位電源線之間；以及電流控制器，其適合于根據輸入D/A轉換器的輸入數(shù)字信號控制流向恒流源的電流，從而在輸入D/A轉換器的輸入數(shù)字信號變化時，減小從高電位電源線分別經過D/A轉換器和恒流源流向低電位電源線的電流的總和的變化。文檔編號H03M1/06GK101826874SQ201010126709公開日2010年9月8日申請日期2010年2月24日優(yōu)先權日2009年3月5日發(fā)明者安井彰司申請人:雅馬哈株式會社