金屬柵極器件形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，具體涉及先進(jìn)集成電路制造中的HKMG形成技術(shù)及通過應(yīng)力改善器件性能的技術(shù)。更具體地說，本發(fā)明涉及一種金屬柵極器件形成方法。
【背景技術(shù)】
[0002]隨著CMOS集成電路制造工藝的發(fā)展以及關(guān)鍵尺寸的縮小，很多新的方法被運(yùn)用到器件制造工藝中，用以改善器件性能。在M0S晶體管器件和電路制備中，最具挑戰(zhàn)性的是傳統(tǒng)CMOS器件在縮小的過程中由于Si02柵氧化層介質(zhì)厚度減小帶來的高的柵極漏電流。至28nm以下技術(shù)結(jié)點(diǎn)，氧化娃(k = 3.9)或S1N柵極介質(zhì)已經(jīng)完全不能滿足需求，HKMG(high k metal gate，高介電常數(shù)金屬柵極)工藝成為主流，具有較高介電常數(shù)的氧化鉿成為主要的柵極介質(zhì)材料(k>20)。由于閾值電壓的要求，NM0S和PM0S需要使用不同的功函數(shù)金屬。
[0003]在當(dāng)前主流的HKMG工藝流程中，在金屬硅化物形成之后:沉積一層氮化硅薄膜(一般厚度200-500A)作為后續(xù)化學(xué)機(jī)械研磨過程中的停止層，再沉積氧化硅作為層間填充介質(zhì)；通過化學(xué)機(jī)械研磨工藝，將NM0S和PM0S區(qū)域的多晶硅柵極暴露出來。在這個(gè)過程中多晶柵極上面的氮化娃被去除；去除虛設(shè)的多晶娃柵極(dummy poly gate)，通常是濕法刻蝕的方式；形成high k介質(zhì)，TiN阻擋層以及NM0S區(qū)域的功函數(shù)調(diào)制金屬N effF ;通過光刻和刻蝕工藝去除PM0S區(qū)域的功函數(shù)調(diào)制金屬N effF ;沉積PM0S區(qū)域的功函數(shù)調(diào)制金屬P effF ;通過光刻和刻蝕工藝去除沉積在NM0S區(qū)域的P eWF金屬；金屬鋁填充；化學(xué)機(jī)械研磨去除多余的金屬，然后再沉積一定厚度的氧化硅；進(jìn)行后續(xù)接觸通孔形成等工藝。
[0004]需要注意的是，對(duì)于上述步驟中的使用的氮化硅薄膜，在傳統(tǒng)的多晶-氧化硅M0S器件中，通常會(huì)需要高應(yīng)力的氮化硅薄膜，例如NM0S上可以使用高張應(yīng)力的氮化硅薄膜，PM0S上可以選擇高壓應(yīng)力的氮化硅薄膜，以提高器件的電性能。實(shí)際應(yīng)用中，為了避免使用兩種應(yīng)力氮化硅造成制程過于復(fù)雜，很多選擇高張應(yīng)力氮化硅薄膜作為所謂的接觸孔刻蝕停止層(Contact Etch Stop Layer，CESL)，能夠有效提高NM0S的電性能。高應(yīng)力氮化娃薄膜由于能夠有效提高M(jìn)0S管載流子迀移率，進(jìn)而提高器件運(yùn)行速度，因此被引入到集成電路制造工藝中。
[0005]但是對(duì)于采用傳統(tǒng)制造工藝的HKMG器件，在上述步驟中所形成的氮化硅薄膜，會(huì)在化學(xué)機(jī)械研磨工藝中被破壞(多晶硅柵極上的氮化硅被完全去除)，也就是說這層氮化硅已經(jīng)不具備完整性，即使在這里使用高應(yīng)力的氮化硅薄膜，對(duì)器件電性能的影響也很有限。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種金屬柵極器件形成方法，能夠在器件上形成完整的高應(yīng)力氮化硅的接觸孔刻蝕停止層CESL，有利于提高器件的電性能。
[0007]為了實(shí)現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種金屬柵極器件形成方法，包括依次執(zhí)行下述步驟:在形成有通過淺溝槽隔離隔開的NM0S區(qū)域和PM0S區(qū)域的硅片上形成金屬硅化物；依次沉積第一氮化硅薄膜和研磨停止層；沉積第一介質(zhì)層以覆蓋研磨停止層；通過化學(xué)機(jī)械研磨，將NM0S和PM0S區(qū)域的多晶硅虛設(shè)柵極暴露出來，并且將暴露出的多晶硅虛設(shè)柵極去除；在去除多晶硅虛設(shè)柵極之后的凹槽中填充高介電常數(shù)介質(zhì)層和金屬柵極；去除所述第一介質(zhì)層和研磨停止層；生長(zhǎng)高應(yīng)力氮化硅薄膜，然后生長(zhǎng)作為層間介電材料的氧化硅介質(zhì)薄膜。
[0008]優(yōu)選地，所述金屬柵極器件的金屬柵極是高介電常數(shù)金屬柵極。
[0009]優(yōu)選地，所述第一氮化硅薄膜的厚度為30-100A。
[0010]優(yōu)選地，研磨停止層的材料非晶硅。
[0011]優(yōu)選地，研磨停止層的厚度為100-500A。
[0012]優(yōu)選地，第一介質(zhì)層的材料是非晶碳。
[0013]優(yōu)選地，采用濕法刻蝕將暴露出的多晶硅虛設(shè)柵極去除。
[0014]優(yōu)選地，高介電常數(shù)介質(zhì)是Hf02。
[0015]優(yōu)選地，氧化硅介質(zhì)薄膜的厚度為2000-5000A。
[0016]優(yōu)選地，氮化硅薄膜的厚度為100-400A，氮化硅薄膜為高張應(yīng)力氮化硅薄膜或高壓應(yīng)力氮化硅薄膜。
[0017]本發(fā)明提出一種金屬柵極器件形成方法，提供已經(jīng)形成虛設(shè)的多晶硅柵極并完成金屬硅化制程的集成電路晶圓，首先沉積第一氮化硅薄膜和研磨停止層，再沉積第一層間介質(zhì)，然后通過化學(xué)機(jī)械研磨工藝對(duì)晶圓進(jìn)行平坦化，隨后完成虛設(shè)的多晶硅柵極的去除以及隨后的高介電常數(shù)介質(zhì)及金屬柵極的形成，再去除第一層間介質(zhì)和研磨停止層，最后沉積具有高應(yīng)力特征的第二氮化硅薄膜和第二層間介質(zhì)。通過本發(fā)明提出的技術(shù)方法，能夠在金屬柵極上面形成較完整的高應(yīng)力氮化硅，提高器件性能。
【附圖說明】
[0018]結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中:
[0019]圖1至圖6示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的金屬柵極器件形成方法的各個(gè)步驟。
[0020]需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號(hào)。
【具體實(shí)施方式】
[0021]為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。
[0022]本發(fā)明提出的HKMG器件制造工藝流程示意，其中在金屬硅化物工藝完成之后，現(xiàn)在晶圓上沉積一層很薄的氮化硅薄膜，然后沉積研磨停止層以及可去除的第一層間介電材料層。隨后通過一系列工藝形成金屬柵極，然后去除前面所述的研磨停止層及第一層間介電材料層。再重新生長(zhǎng)高應(yīng)力氮化硅薄膜和層間氧化物介電材料介質(zhì)。由此可以在金屬柵極上面形成$父完整的尚應(yīng)力氣化娃，提尚器件性能。
[0023]圖1至圖6示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的金屬柵極器件形成方法的各個(gè)步驟。