一種半導(dǎo)體器件及其制造方法、電子裝置的制造方法
【專利摘要】本發(fā)明涉及一種半導(dǎo)體器件及其制造方法、電子裝置。本發(fā)明所述方法中在形成硅鍺遮蔽層之前首先對(duì)所述柵極結(jié)構(gòu)兩側(cè)的襯底進(jìn)行蝕刻，以在所述柵極結(jié)構(gòu)的兩側(cè)形成凹陷，在形成所述凹陷之后在沉積硅鍺遮蔽層，由于硅鍺遮蔽層選用CVD SiN，由于所述CVD SiN具有很好的空隙填充能力，能在所述凹槽的側(cè)壁上沉積并且部分填充所述凹槽，在后面的硅鍺遮蔽層的蝕刻過(guò)程中，可以在所述凹槽的側(cè)壁上形成間隙壁，在后續(xù)的步驟中所述凹槽側(cè)壁上的間隙壁可以得到主間隙壁的保護(hù)，可以防止在NiSi清洗過(guò)程中受到損壞。
【專利說(shuō)明】
一種半導(dǎo)體器件及其制造方法、電子裝置
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制造方法、電子 裝置。
【背景技術(shù)】
[0002] 高K金屬柵極（HKMG)技術(shù)和嵌入式鍺硅技術(shù)（簡(jiǎn)稱鍺硅技術(shù)）是半導(dǎo)體領(lǐng)域的 重要技術(shù)。在高K金屬柵極技術(shù)中，高K介電層和金屬柵極是最重要的部件，通常選用較厚 的高K介電材料來(lái)代替SiO 2，以獲得更低的漏電流。選擇與功函數(shù)層相匹配的包含所述高 K介電層的金屬柵極。在所述高K介電層上方通常會(huì)形成TiN，用于在先高K介電層后金屬 柵極工藝中去除虛擬柵極的過(guò)程中保護(hù)所述高K介電層，此外TiN還在NMOS和/或PMOS 中用作功函數(shù)層，TiN還作為最接近襯底的材料層用于阻止金屬Al擴(kuò)散至所述高K介電層 層、界面層或溝道中。
[0003] 在提高器件良率的過(guò)程中，TiN的流失成為高K金屬柵極中主要的障礙，其根源在 于在預(yù)清洗過(guò)程中（主要是SiGe和NiSi預(yù)清洗）淺溝槽隔離氧化物橫向和豎直方向上的 損耗和凹陷。具體地，在金屬硅化物NiSi選擇性蝕刻去除（SPM+SC1)以及濕法應(yīng)力臨近技 術(shù)（Stress Proximity Technique ;簡(jiǎn)稱SPT) (H3P04+SC1)過(guò)程中，在薄弱的區(qū)域中所述高 K介電層和所述TiN則會(huì)暴露出來(lái)，同時(shí)由于SPM和H3PO4具有非?？斓奈g刻速度從而造成 TiN的流失。此外，在SPT過(guò)程中，間隙壁的底部也會(huì)被部分去除，因此在虛擬柵極去除并填 充金屬柵極之后，會(huì)發(fā)生金屬柵極突出以及Al的擴(kuò)散。最嚴(yán)重的情況下，由于沒(méi)有TiN和 高K介電層層在去除虛擬柵極的過(guò)程中還會(huì)去除部分溝道，因此所述TiN的流失使器件的 良率極大的降低。
[0004] 在SRAM單元中，大部分的TiN流失的柵極為具有更少STI隔離氧化物損失的NMOS 柵極，既兩側(cè)沒(méi)有形成SiGe的柵極，這和預(yù)期結(jié)果存在很大的不同。為了解決TiN流失的 問(wèn)題，在半導(dǎo)體器件制備過(guò)程中在主間隙壁形成之前，首先形成鍺硅遮蔽層并對(duì)所述鍺硅 遮蔽層進(jìn)行圖案化，然后對(duì)所述淺溝槽隔離氧化物進(jìn)行凹陷蝕刻，然后形成主間隙壁，通過(guò) 所述蝕刻所述主間隙壁可以沉積到所述凹陷中，可以增加主間隙壁的長(zhǎng)度和TiN的保護(hù)距 離，從而增強(qiáng)NMOS中TiN的保護(hù)，由此器件缺陷可以明顯降低。但是仍然存在TiN流失的 現(xiàn)象，造成TiN的原因主要有以下兩個(gè)：（1)正常的NiSi循環(huán)清洗非常強(qiáng)勁，其中主間隙壁 會(huì)被部分的破壞，尤其是在薄弱的區(qū)域；（2)為了保護(hù)金屬柵極不會(huì)脫落和PMOS頂部肩部， HF的含量受到限制。
[0005] 因此，為解決以上問(wèn)題，有必要提出一種新的半導(dǎo)體器件的制造方法。

【發(fā)明內(nèi)容】

[0006] 針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，以提高半導(dǎo)體器 件的良率。所述方法包括：
[0007] 步驟Sl :提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底的有源區(qū)和隔離區(qū)上分別形成有包 括高K介電層、覆蓋層、虛擬柵極和硬掩膜層的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括NMOS柵極結(jié)構(gòu) 和PMOS柵極結(jié)構(gòu)；
[0008] 步驟S2 :在所述隔離區(qū)中所述NMOS柵極結(jié)構(gòu)和所述PMOS柵極結(jié)構(gòu)的兩側(cè)形成凹 槽；
[0009] 步驟S3 :沉積遮蔽材料層，以覆蓋所述半導(dǎo)體襯底、所述柵極結(jié)構(gòu)和所述凹槽的 表面，并部分填充所述凹槽；
[0010] 步驟S4 :圖案化所述遮蔽材料層，以在所述柵極結(jié)構(gòu)的側(cè)壁以及所述柵極結(jié)構(gòu)底 部的所述凹槽的側(cè)壁上形成第一間隙壁；
[0011] 步驟S5 :在所述有源區(qū)內(nèi)形成位于PMOS的柵極兩側(cè)的用于容置鍺硅層的溝槽并 在所述溝槽內(nèi)形成鍺硅層；
[0012] 步驟S6 :沉積主間隙壁材料層并圖案化，以在所述第一間隙壁上形成主間隙壁， 其中，在所述凹槽中所述主間隙壁完全覆蓋所述第一間隙壁。
[0013] 可選地，所述方法還進(jìn)一步包括：
[0014] 步驟S7 :執(zhí)行源漏注入，以在所述柵極結(jié)構(gòu)的兩側(cè)形成源漏；
[0015] 步驟S8 :沉積自對(duì)準(zhǔn)硅化物阻擋層并圖案化，然后執(zhí)行自對(duì)準(zhǔn)硅化物工藝和自對(duì) 準(zhǔn)硅化物清洗步驟；
[0016] 步驟S9 :執(zhí)行應(yīng)力臨近技術(shù)工藝；
[0017] 步驟SlO :沉積層間介電層，以填充所述凹槽和所述柵極結(jié)構(gòu)之間的間隙并覆蓋 所述柵極結(jié)構(gòu)；
[0018] 步驟Sll :平坦化所述層間介電層至所述虛擬柵極；
[0019] 步驟S12 :去除所述虛擬柵極，露出所述覆蓋層，并在所述覆蓋層上形成金屬柵 極。
[0020] 可選地，在所述步驟S2中，選用濕法蝕亥I」、全面干法蝕刻或者SiCoNi刻蝕的方法， 形成所述凹槽。
[0021] 可選地，所述濕法蝕刻選用HF。
[0022] 可選地，所述全面干法蝕刻選用CF4、CHF3、CH 2F2、CH3F、HC1、HBr、S02、He、氏和CH 4 中的一種或者多種。
[0023] 可選地，在所述步驟S2中，在所述隔離區(qū)中所述凹槽的蝕刻量為丨5-丨00人。
[0024] 可選地，在所述步驟S2中，在所述隔離區(qū)中所述凹槽的蝕刻量小于丨
[0025] 可選地，在所述步驟S2中，進(jìn)一步蝕刻所述凹槽，以增加所述隔離區(qū)中淺溝槽隔 離的凹陷量。
[0026] 可選地，在所述柵極結(jié)構(gòu)的側(cè)壁上還形成有偏移側(cè)壁。
[0027] 可選地，在所述步驟S2中，在形成所述柵極結(jié)構(gòu)之后，在形成所述偏移側(cè)壁之前 或者之后形成所述凹槽。
[0028] 可選地，在所述步驟S2中，所述偏移側(cè)壁的蝕刻量在30A以內(nèi)。
[0029] 可選地，在所述步驟S2中，所述硬掩膜層的蝕刻量在30A以內(nèi)。
[0030] 本發(fā)明還提供了一種上述的方法制備得到的半導(dǎo)體器件。
[0031] 本發(fā)明還提供了一種電子裝置，包括上述的半導(dǎo)體器件。
[0032] 本發(fā)明為了解決現(xiàn)有技術(shù)中存在的TiN流失的問(wèn)題，提供了一種半導(dǎo)體器件的制 備方法，所述方法中在形成硅鍺遮蔽層之前首先對(duì)所述柵極結(jié)構(gòu)兩側(cè)的襯底進(jìn)行蝕刻，以 在所述柵極結(jié)構(gòu)的兩側(cè)形成凹陷，在形成所述凹陷之后在沉積硅鍺遮蔽層，由于硅鍺遮蔽 層選用CVD SiN，由于所述CVD SiN具有很好的空隙填充能力，因此所述硅鍺遮蔽層不僅能 夠覆蓋所述半導(dǎo)體襯底和所述柵極結(jié)構(gòu)，同時(shí)還能在所述凹槽的側(cè)壁上沉積并且部分填充 所述凹槽，在后面的硅鍺遮蔽層的蝕刻過(guò)程中，可以在所述凹槽的側(cè)壁上形成間隙壁，在后 續(xù)的步驟中所述凹槽側(cè)壁上的間隙壁可以得到主間隙壁的保護(hù)，可以防止在NiSi清洗過(guò) 程中受到損壞?；谕瑯拥脑?，主間隙壁同樣可以在所述凹槽中沉積，在凹槽中所述間隙 壁的側(cè)壁上形成主間隙壁，因此由于額外的間隙壁的存在，可以加長(zhǎng)所述TiN的保護(hù)長(zhǎng)度， 在所述NiSi清洗過(guò)程中不再發(fā)生TiN流失。最后，金屬柵極突出、虛擬柵極去除中的蝕刻 過(guò)度、Al的擴(kuò)散都不再發(fā)生，因此半導(dǎo)體器件的良率得到極大的提高。本發(fā)明的有點(diǎn)在于：
[0033] (1)在所述凹槽中增加額外的硅鍺遮蔽層形成的間隙壁，以增加所述TiN的保護(hù)。
[0034] (2)在所述NiSi濕法清洗過(guò)程中不會(huì)發(fā)生TiN流失。
[0035] (3)在濕法SPT過(guò)程中不會(huì)去除所述柵極結(jié)構(gòu)上的偏移側(cè)壁，在形成金屬柵極之 后不會(huì)發(fā)生金屬柵極突出的問(wèn)題。
[0036] (4)在虛擬柵極去除過(guò)程中不會(huì)發(fā)生蝕刻穿通，在形成金屬柵極之后不會(huì)發(fā)生金 屬Al的擴(kuò)散。
【附圖說(shuō)明】
[0037] 本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。
[0038] 附圖中：
[0039] 圖Ia-Ig為現(xiàn)有技術(shù)中的另外一種半導(dǎo)體器件的制造方法的關(guān)鍵步驟形成的圖 形的示意性剖面圖；
[0040] 圖2a_2d為現(xiàn)有技術(shù)中的另外一種半導(dǎo)體器件的制造方法的關(guān)鍵步驟形成的圖 形的示意性剖面圖；
[0041] 圖3a_3g為本發(fā)明實(shí)施例的一種半導(dǎo)體器件的制造方法的關(guān)鍵步驟形成的圖形 的示意性剖面圖；
[0042] 圖4為本發(fā)明實(shí)施例提出的一種半導(dǎo)體器件的制造方法的流程圖。
【具體實(shí)施方式】
[0043] 在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然 而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以 實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn) 行描述。
[0044] 應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的 實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給 本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終 相同附圖標(biāo)記表示相同的元件。
[0045] 應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為"在...上"、"與...相鄰"、"連接到"或"耦合到"其 它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)樱?或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱為"直接在...上"、"與...直接相鄰"、 "直接連接到"或"直接耦合到"其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管 可使用術(shù)語(yǔ)第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、 層和/或部分不應(yīng)當(dāng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅僅用來(lái)區(qū)分一個(gè)元件、部件、區(qū)、層或部 分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元 件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0046] 空間關(guān)系術(shù)語(yǔ)例如"在...下"、"在...下面"、"下面的"、"在...之下"、"在...之 上"、"上面的"等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與 其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語(yǔ)意圖還包括使 用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為"在其它元件下 面"或"在其之下"或"在其下"元件或特征將取向?yàn)樵谄渌蛱卣?上"。因此，示例性 術(shù)語(yǔ)"在...下面"和"在...下"可包括上和下兩個(gè)取向。器件可以另外地取向（旋轉(zhuǎn)90 度或其它取向）并且在此使用的空間描述語(yǔ)相應(yīng)地被解釋。
[0047] 在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使 用時(shí)，單數(shù)形式的"一"、"一個(gè)"和"所述/該"也意圖包括復(fù)數(shù)形式，除非上下文清楚指出 另外的方式。還應(yīng)明白術(shù)語(yǔ)"組成"和/或"包括"，當(dāng)在該說(shuō)明書中使用時(shí)，確定所述特征、 整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操 作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)"和/或"包括相關(guān)所列項(xiàng)目的任 何及所有組合。
[0048] 這里參考作為本發(fā)明的理想實(shí)施例（和中間結(jié)構(gòu)）的示意圖的橫截面圖來(lái)描述發(fā) 明的實(shí)施例。這樣，可以預(yù)期由于例如制造技術(shù)和/或容差導(dǎo)致的從所示形狀的變化。因 此，本發(fā)明的實(shí)施例不應(yīng)當(dāng)局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導(dǎo)致 的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃 度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過(guò)注入形成的埋藏區(qū)可導(dǎo)致該埋 藏區(qū)和注入進(jìn)行時(shí)所經(jīng)過(guò)的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實(shí)質(zhì)上是示 意性的，它們的形狀并不意圖顯示器件的區(qū)的實(shí)際形狀且并不意圖限定本發(fā)明的范圍。
[0049] 為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便 闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本 發(fā)明還可以具有其他實(shí)施方式。
[0050] 下面以一種傳統(tǒng)的半導(dǎo)體器件的制造方法為例，進(jìn)一步介紹一下現(xiàn)有技術(shù)中存在 的問(wèn)題?，F(xiàn)有技術(shù)中的半導(dǎo)體器件的制造方法，一般包括如下步驟：
[0051] 步驟El :提供半導(dǎo)體襯底101，如圖Ia所示，所述半導(dǎo)體襯底101包括有源區(qū)和 隔離區(qū)，在所述有源區(qū)和隔離區(qū)中分別形成有NMOS區(qū)域和PMOS區(qū)域，其中，在所述隔離區(qū) 和所述有源區(qū)上均形成高K介電層、TiN覆蓋層、虛擬柵極和硬掩膜層組成的虛擬柵極結(jié)構(gòu) 102,所述虛擬柵極結(jié)構(gòu)的側(cè)壁上還形成有偏移側(cè)壁103。
[0052] 步驟E2 :在半導(dǎo)體襯底101上形成覆蓋有源區(qū)和隔離區(qū)的鍺硅遮蔽層104,其中， 鍺硅遮蔽層104的材料為氮化硅（SiN)，如圖Ib所示，然后在所述有源區(qū)中形成掩膜層進(jìn)行 LDD離子注入。
[0053] 步驟E3 :對(duì)鍺硅遮蔽層104進(jìn)行圖案化，例如首先形成圖案化的光刻膠層然后進(jìn) 行干法蝕刻或者濕法蝕刻，以形成位于虛擬柵極的偏移側(cè)壁上形成臨時(shí)側(cè)壁，如圖Ic所 不。
[0054] 在該步驟中同時(shí)執(zhí)行預(yù)清洗步驟，以在所述半導(dǎo)體襯底101內(nèi)形成位于PMOS兩側(cè) 的用于容置鍺硅的碗狀溝槽，如圖Ic所示。進(jìn)行濕法刻蝕以在碗狀溝槽的基礎(chǔ)上形成溝 槽。其中，該濕法刻蝕使用的刻蝕液可以為TMH或其他刻蝕液。接著在溝槽內(nèi)沉積鍺硅層， 如圖Ic所示。
[0055] 步驟E4 :在所述襯底上沉積主間隙壁材料層105,以覆蓋所述有源區(qū)和隔離區(qū)中 所述虛擬柵極結(jié)構(gòu)和臨時(shí)側(cè)壁，如圖Id所示。
[0056] 步驟E5 :蝕刻所述主間隙壁材料層，以在所述臨時(shí)側(cè)壁上形成間隙壁，如圖Ie所 不。
[0057] 步驟E6 :在所述虛擬柵極上形成自對(duì)準(zhǔn)硅化物阻擋層，然后執(zhí)行自對(duì)準(zhǔn)硅化物工 藝，以形成自對(duì)準(zhǔn)硅化物NiSi，并且在該過(guò)程中執(zhí)行NiSi清洗的步驟，以去除沒(méi)有反應(yīng)的 金屬或者去除不需要形成NiSi的區(qū)域中的NiSi，在該步驟中可以選用HF，SiCoNi或SPM的 方法執(zhí)行NiSi清洗。
[0058] 由于所述HF，SiCoNi或SPM具有較大蝕刻速率，因此在所述隔離區(qū)中在所述NMOS 和PMOS虛擬柵極結(jié)構(gòu)兩側(cè)均造成STI氧化物的損失，形成STI凹陷，其中在所述PMOS區(qū)域 中由于所述凹陷中形成有主間隙壁，可以保護(hù)TiN和高K在該過(guò)程中不會(huì)受到影響，或者受 到的損壞較小，但在NMOS區(qū)域中，所述虛擬柵極結(jié)構(gòu)的兩側(cè)淺溝槽隔離凹陷較為嚴(yán)重，露 出了所述TiN，使得所述TiN和高K介電層的流失，同時(shí)還會(huì)造成溝道區(qū)的損害，如圖If所 不。
[0059] 步驟E7 :執(zhí)行應(yīng)力臨近技術(shù)（Stress Proximity Technique ;簡(jiǎn)稱SPT)并沉積層 間介電層106,以填充所述淺溝槽隔離凹陷并填充所述虛擬柵極結(jié)構(gòu)之間的間隙，然后平坦 化所述層間介電層至所述虛擬柵極，最后去除所述虛擬柵極并且形成金屬柵極，如圖Ig所 示，由于在NMOS區(qū)域中所述TiN的流失造成，在去除虛擬柵極的過(guò)程中，會(huì)對(duì)所述溝道造成 影響，而且引起金屬柵極的突出和Al 107的擴(kuò)散，如圖Ig所示，從而使半導(dǎo)體器件的良率 極大的降低。
[0060] 為了提高所述半導(dǎo)體器件的良率，現(xiàn)有技術(shù)中對(duì)所述方法進(jìn)行了改進(jìn)：
[0061] 首先執(zhí)行上述步驟E1-E3,以形成如圖2a所示的結(jié)構(gòu)，所述結(jié)構(gòu)包括襯底201、虛 擬柵極202、偏移側(cè)壁203和臨時(shí)側(cè)壁204。
[0062] 接著執(zhí)行步驟E4 z :在沉積主間隙壁材料層之前執(zhí)行淺溝槽隔離凹陷的步驟，以 在所述NMOS虛擬柵極的兩側(cè)形成凹槽，以在后續(xù)沉積主間隙壁的步驟中在所述NMOS區(qū)域 中所述凹槽中也沉積所述主間隙壁材料層，從而對(duì)所述TiN和高K介電層形成保護(hù)，降低了 所述TiN的流失。
[0063] 接著執(zhí)行步驟E5 z :沉積主間隙壁材料層，所述主間隙壁材料層不僅覆蓋所述襯 底同時(shí)還會(huì)填充所述虛擬柵極結(jié)構(gòu)兩側(cè)的淺溝槽隔離凹陷，如圖2b中箭頭所示，然后圖案 化以形成間隙壁。
[0064] 然后執(zhí)行步驟E6 z :在所述虛擬柵極上形成自對(duì)準(zhǔn)硅化物阻擋層，然后執(zhí)行自 對(duì)準(zhǔn)硅化物工藝，以形成自對(duì)準(zhǔn)硅化物NiSi，并且在該過(guò)程中執(zhí)行NiSi清洗的步驟，以去 除沒(méi)有反應(yīng)的金屬或者去除不需要形成NiSi的區(qū)域中的NiSi，在該步驟中可以選用HF， SiCoNi或SPM的方法執(zhí)行NiSi清洗。
[0065] 雖然在所述淺溝槽隔離凹陷中形成有主間隙壁，可以一定程度上保護(hù)所述TiN，但 是仍然存在下面兩個(gè)問(wèn)題：（1)正常的NiSi循環(huán)清洗非常強(qiáng)勁，其中主間隙壁會(huì)被部分的 破壞，尤其是在薄弱的區(qū)域，如圖2c-2d所示；（2)為了保護(hù)金屬柵極不會(huì)脫落和PMOS頂部 肩部，HF的含量受到限制。
[0066] 由于所述主間隙壁會(huì)被部分的破壞，在形成金屬柵極過(guò)程中仍會(huì)引起金屬柵極的 突出和Al的擴(kuò)散，類似如圖lg，從而使半導(dǎo)體器件的良率極大的降低。
[0067] 至此，完成了現(xiàn)有技術(shù)中的一種半導(dǎo)體器件的制造方法的關(guān)鍵步驟的介紹?？梢?jiàn)， 在現(xiàn)有的半導(dǎo)體器件的制造方法中，對(duì)TiN流失的問(wèn)題雖然有一定的改善，但是器件缺陷 率仍很高，導(dǎo)致整個(gè)半導(dǎo)體器件的良率下降。因此，為解決以上問(wèn)題，有必要提出一種新的 半導(dǎo)體器件的制造方法。
[0068] 實(shí)施例1
[0069] 下面，參照?qǐng)D3a_3g和圖4來(lái)描述本發(fā)明提出的半導(dǎo)體器件的制造方法一個(gè)示例 性方法的詳細(xì)步驟。其中，3a_3g為本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的關(guān)鍵步驟形 成的圖形的示意性剖面圖；圖4為本發(fā)明實(shí)施例提出的一種半導(dǎo)體器件的制造方法的流程 圖。
[0070] 首先執(zhí)行步驟301，提供半導(dǎo)體襯底301，在所述半導(dǎo)體襯底301的有源區(qū)和隔離 區(qū)上分別形成有包括高K介電層、覆蓋層、虛擬柵極和硬掩膜層的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu) 包括NMOS柵極結(jié)構(gòu)和PMOS柵極結(jié)構(gòu)。
[0071] 作為示例，如圖3a所示，在本實(shí)施例中，半導(dǎo)體襯底301選用單晶硅材料構(gòu)成。在 所述半導(dǎo)體襯底中形成有淺溝槽隔離結(jié)構(gòu)，以作為隔離區(qū)，在所述有源區(qū)中也形成有淺溝 槽隔離，所述淺溝槽隔離將半導(dǎo)體襯底分為NMOS區(qū)和PMOS區(qū)。所述半導(dǎo)體襯底301中還 形成有各種阱（well)結(jié)構(gòu)，為了簡(jiǎn)化，圖示中予以省略。上述形成阱（well)結(jié)構(gòu)、隔離結(jié) 構(gòu)的工藝步驟已經(jīng)為本領(lǐng)域技術(shù)人員所熟習(xí)，在此不再詳細(xì)加以描述。
[0072] 其中，所述柵極結(jié)包括高K介電層、覆蓋層、虛擬柵極302和硬掩膜層，其中所述高 K介電層可以選用常用的介電材料，所述覆蓋層選用TiN，所述虛擬柵極選用多晶硅。
[0073] 在本步驟中，還可以在形成柵極硬掩膜之后，形成位于柵極結(jié)構(gòu)兩側(cè)的偏移側(cè)壁 303,并對(duì)有源區(qū)進(jìn)行LDD (輕摻雜漏）處理。
[0074] 在所述有源區(qū)和隔離區(qū)中均形成有NMOS柵極結(jié)構(gòu)和PMOS柵極結(jié)構(gòu)。
[0075] 執(zhí)行步驟202,在所述隔離區(qū)中所述NMOS柵極結(jié)構(gòu)和所述PMOS柵極結(jié)構(gòu)的兩側(cè)形 成凹槽30。
[0076] 具體地，如圖3b所示，在該步驟中，在所述隔離區(qū)中所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體 襯底中形成凹槽30,以在后續(xù)的步驟中在所述偏移側(cè)壁下方的凹槽中形成第一間隙壁。
[0077] 在該步驟中選用濕法蝕刻、全面干法蝕刻或者SiCoNi刻蝕的方法，形成所述凹槽 30 〇
[0078] 可選地，所述濕法蝕刻選用HF，所述全面干法蝕刻包括CF4、CHF3、CH 2F2、CH3F、HCl、 HBr、S02、He、氏和CH 4中的一種或者多種。
[0079] 進(jìn)一步，為了提高器件的良率所述隔離區(qū)中所述凹槽的蝕刻量為j 5-100人,優(yōu)選 地，所述隔離區(qū)中所述凹槽的蝕刻量小于丨0A。
[0080] 可選地，在所述步驟中，還進(jìn)一步蝕刻所述凹槽，以增加所述隔離區(qū)中淺溝槽隔離 的凹陷量，但是必須要嚴(yán)格控制蝕刻量，以保證在該過(guò)程中不會(huì)對(duì)所述偏移側(cè)壁造成損壞。
[0081] 可選地，在形成所述柵極結(jié)構(gòu)之后，可以在形成所述偏移側(cè)壁之前或者之后形成 所述凹槽。
[0082] 在該步驟中，所述偏移側(cè)壁的蝕刻量在30.A以內(nèi)。在該步驟中，所述硬掩膜層的 蝕刻量在30A以內(nèi)。
[0083] 執(zhí)行步驟203,沉積遮蔽材料層304,以覆蓋所述半導(dǎo)體襯底、所述柵極結(jié)構(gòu)和所 述凹槽的表面，并部分填充所述凹槽。
[0084] 具體地，如圖3c所示，沉積遮蔽材料層304,全面覆蓋所述半導(dǎo)體襯底301?？蛇x 地，所述硅鍺遮蔽層選用CVD SiN，由于所述CVD SiN具有很好的空隙填充能力，因此所述硅 鍺遮蔽層不僅能夠覆蓋所述半導(dǎo)體襯底和所述柵極結(jié)構(gòu)，同時(shí)還能在所述凹槽的側(cè)壁上沉 積并且部分填充所述凹槽，在后面的硅鍺遮蔽層的蝕刻過(guò)程中，可以在所述凹槽的側(cè)壁上 形成間隙壁，在后續(xù)的步驟中所述凹槽側(cè)壁上的間隙壁可以得到主間隙壁的保護(hù)，可以防 止在NiSi清洗過(guò)程中受到損壞。
[0085] 執(zhí)行步驟204,圖案化所述遮蔽材料層304,以在所述柵極結(jié)構(gòu)的側(cè)壁以及所述柵 極結(jié)構(gòu)底部的所述凹槽的側(cè)壁上形成第一間隙壁。
[0086] 具體地，如圖3d所示，通過(guò)干法刻蝕或者濕法蝕刻去除所述柵極側(cè)壁以及所述柵 極結(jié)構(gòu)下方凹槽側(cè)壁以外的遮蔽材料層304,以在所述柵極結(jié)構(gòu)的側(cè)壁以及所述柵極結(jié)構(gòu) 底部的所述凹槽的側(cè)壁上形成第一間隙壁。
[0087] 即在該步驟之后在所述偏移側(cè)壁上形成有第一間隙壁，同時(shí)在所述凹槽的側(cè)壁上 還形成有所述第一間隙壁，增加了所述第一間隙壁的豎直長(zhǎng)度，進(jìn)而增加了對(duì)所述TiN覆 蓋層的保護(hù)。
[0088] 執(zhí)行步驟205,在所述有源區(qū)內(nèi)形成位于PMOS的柵極兩側(cè)的用于容置鍺硅層的溝 槽并在所述溝槽內(nèi)形成鍺硅層。
[0089] 具體地，如圖3d所示，對(duì)半導(dǎo)體襯底301進(jìn)行刻蝕以在半導(dǎo)體襯底內(nèi)形成位于 PMOS兩側(cè)的用于容置鍺硅的碗狀溝槽。
[0090] 在本實(shí)施例中，溝槽的負(fù)載可以從2-15nm改善為0-5nm，也就是說(shuō)，溝槽的深度差 可以從現(xiàn)有技術(shù)中的2_15nm改善為0_5nm。
[0091] 進(jìn)行濕法刻蝕以在碗狀溝槽的基礎(chǔ)上形成溝槽。其中，濕法刻蝕使用的刻蝕液可 以為TMH或其他任何合適的刻蝕液。在刻蝕形成溝槽的過(guò)程中，也可以減輕刻蝕負(fù)載效 應(yīng)。
[0092] 然后在溝槽內(nèi)形成鍺硅層（也稱嵌入式鍺硅層），如圖3d所示。其中，形成鍺硅層 的方法，可以為外延生長(zhǎng)法或其他任何合適的方法。此外，在形成鍺硅層之前，還可以包括 對(duì)溝槽205進(jìn)行預(yù)清洗的步驟。示例性地，進(jìn)行預(yù)清洗采用的清洗液可以為HF或其他合適 的液體。
[0093] 執(zhí)行步驟206,沉積主間隙壁材料層并圖案化，以在所述第一間隙壁上形成主間隙 壁305，其中，在所述凹槽中所述主間隙壁完全覆蓋所述第一間隙壁。
[0094] 具體地，如圖3e_3f所示，在該步驟中與所述第一間隙壁的形成類似，主間隙壁材 料層同樣可以在所述凹槽中沉積，覆蓋所述柵極結(jié)構(gòu)和第一間隙壁，在圖案化之后，可以在 凹槽中所述第一間隙壁的側(cè)壁上形成主間隙壁，因此由于額外的主間隙壁的存在，可以加 長(zhǎng)所述TiN的保護(hù)長(zhǎng)度，在所述NiSi清洗過(guò)程中不再發(fā)生TiN流失。最后，金屬柵極突出、 虛擬柵極去除中的蝕刻過(guò)度、Al的擴(kuò)散都不再發(fā)生，因此半導(dǎo)體器件的良率得到極大的提 尚。
[0095] 執(zhí)行步驟207,執(zhí)行源漏注入，以形成在所述柵極結(jié)構(gòu)的兩側(cè)形成源漏極。
[0096] 具體地，所述步驟可以選用本領(lǐng)域常用的方法，在此不再贅述。
[0097] 執(zhí)行步驟208,沉積自對(duì)準(zhǔn)硅化物阻擋層并圖案化，然后執(zhí)行自對(duì)準(zhǔn)硅化物工藝， 以形成自對(duì)準(zhǔn)硅化物，并執(zhí)行自對(duì)準(zhǔn)硅化物清洗步驟。
[0098] 具體地，首先沉積金屬層，其可包含鎳（nickel)。接著加熱襯底，進(jìn)行退火，造成金 屬層與其下的硅層發(fā)生硅化作用，形成NiSi，金屬硅化層區(qū)域因而形成。接著使用可侵蝕金 屬層，但不致侵蝕金屬硅化層區(qū)域的蝕刻劑，以將未反應(yīng)的金屬層除去。
[0099] 在NiSi清洗步驟中，由于所述主間隙壁和所述第一間隙壁不僅位于所述偏移側(cè) 壁上，還位于所述凹槽中，因此很好的保護(hù)了所述TiN。
[0100] 執(zhí)行步驟209,執(zhí)行應(yīng)力臨近技術(shù)工藝。
[0101] 具體地包括：去除位于所述柵極結(jié)構(gòu)上的主間隙壁，以露出所述第一間隙壁。然后 形成應(yīng)力層，并進(jìn)行退火，最后去除所述應(yīng)力層。
[0102] 執(zhí)行步驟210,沉積層間介電層，以填充所述凹槽和所述柵極之間的間隙并覆蓋所 述柵極結(jié)構(gòu)。
[0103] 執(zhí)行步驟211，平坦化所述層間介電層至所述虛擬柵極；具體地的平坦化方法可 以選用本領(lǐng)域常用的方法，在此不再贅述。
[0104] 執(zhí)行步驟212,去除所述虛擬柵極，露出所述覆蓋層，并在所述覆蓋層上形成金屬 柵極。
[0105] 具體地，如圖3g所示，在去除所述虛擬柵極的過(guò)程中，由于所述TiN和所述高K介 電層的存在，可以作為蝕刻停止層，不會(huì)發(fā)生過(guò)蝕刻或蝕刻穿通的問(wèn)題，從而避免了在沉積 金屬Al之后發(fā)生金屬擴(kuò)散以及金屬柵極的突出。
[0106] 本發(fā)明為了解決現(xiàn)有技術(shù)中存在的TiN流失的問(wèn)題，提供了一種半導(dǎo)體器件的制 備方法，所述方法中在形成硅鍺遮蔽層之前首先對(duì)所述柵極結(jié)構(gòu)兩側(cè)的襯底進(jìn)行蝕刻，以 在所述柵極結(jié)構(gòu)的兩側(cè)形成凹陷，在形成所述凹陷之后在沉積硅鍺遮蔽層，由于硅鍺遮蔽 層選用CVD SiN，由于所述CVD SiN具有很好的空隙填充能力，因此所述硅鍺遮蔽層不僅能 夠覆蓋所述半導(dǎo)體襯底和所述柵極結(jié)構(gòu)，同時(shí)還能在所述凹槽的側(cè)壁上沉積并且部分填充 所述凹槽，在后面的硅鍺遮蔽層的蝕刻過(guò)程中，可以在所述凹槽的側(cè)壁上形成間隙壁，在后 續(xù)的步驟中所述凹槽側(cè)壁上的間隙壁可以得到主間隙壁的保護(hù)，可以防止在NiSi清洗過(guò) 程中受到損壞?；谕瑯拥脑?，主間隙壁同樣可以在所述凹槽中沉積，在凹槽中所述間隙 壁的側(cè)壁上形成主間隙壁，因此由于額外的間隙壁的存在，可以加長(zhǎng)所述TiN的保護(hù)長(zhǎng)度， 在所述NiSi清洗過(guò)程中不再發(fā)生TiN流失。最后，金屬柵極突出、虛擬柵極去除中的蝕刻 過(guò)度、Al的擴(kuò)散都不再發(fā)生，因此半導(dǎo)體器件的良率得到極大的提高。本發(fā)明的有點(diǎn)在于：
[0107] (1)在所述凹槽中增加額外的硅鍺遮蔽層形成的間隙壁，以增加所述TiN的保護(hù)。
[0108] (2)在所述NiSi濕法清洗過(guò)程中不會(huì)發(fā)生TiN流失。
[0109] (3)在濕法SPT過(guò)程中不會(huì)去除所述柵極結(jié)構(gòu)上的偏移側(cè)壁，在形成金屬柵極之 后不會(huì)發(fā)生金屬柵極突出的問(wèn)題。
[0110] (4)在虛擬柵極去除過(guò)程中不會(huì)發(fā)生蝕刻穿通，在形成金屬柵極之后不會(huì)發(fā)生金 屬Al的擴(kuò)散。
[0111] 參照?qǐng)D4,其中示出了本發(fā)明提出的半導(dǎo)體器件的制造方法中的一種典型方法的 流程圖，用于簡(jiǎn)要示出整個(gè)制造工藝的流程。
[0112] 步驟Sl :提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底的有源區(qū)和隔離區(qū)上分別形成有包 括高K介電層、覆蓋層、虛擬柵極和硬掩膜層的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括NMOS柵極結(jié)構(gòu) 和PMOS柵極結(jié)構(gòu)；
[0113] 步驟S2 :在所述隔離區(qū)中所述NMOS柵極結(jié)構(gòu)和所述PMOS柵極結(jié)構(gòu)的兩側(cè)形成凹 槽；
[0114] 步驟S3 :沉積遮蔽材料層，以覆蓋所述半導(dǎo)體襯底、所述柵極結(jié)構(gòu)和所述凹槽的 表面，并部分填充所述凹槽；
[0115] 步驟S4 :圖案化所述遮蔽材料層，以在所述柵極結(jié)構(gòu)的側(cè)壁以及所述柵極結(jié)構(gòu)底 部的所述凹槽的側(cè)壁上形成第一間隙壁；
[0116] 步驟S5 :在所述有源區(qū)內(nèi)形成位于PMOS的柵極兩側(cè)的用于容置鍺硅層的溝槽并 在所述溝槽內(nèi)形成鍺硅層；
[0117] 步驟S6 :沉積主間隙壁材料層并圖案化，以在所述第一間隙壁上形成主間隙壁， 其中，在所述凹槽中所述主間隙壁完全覆蓋所述第一間隙壁。
[0118] 實(shí)施例2
[0119] 本發(fā)明還提供了一種半導(dǎo)體器件，所述半導(dǎo)體器件選用實(shí)施例1所述的方法制 備。所述半導(dǎo)體器件中不會(huì)發(fā)生TiN流失，在形成金屬柵極之后不會(huì)發(fā)生金屬柵極突出的 問(wèn)題在虛擬柵極去除過(guò)程中不會(huì)發(fā)生蝕刻穿通，在形成金屬柵極之后不會(huì)發(fā)生金屬Al的 擴(kuò)散，進(jìn)一步提高了所述半導(dǎo)體器件的良率。
[0120] 實(shí)施例3
[0121] 本發(fā)明還提供了一種電子裝置，包括實(shí)施例2所述的半導(dǎo)體器件。其中，半導(dǎo)體器 件為實(shí)施例2所述的半導(dǎo)體器件，或根據(jù)實(shí)施例1所述的制備方法得到的半導(dǎo)體器件。
[0122] 本實(shí)施例的電子裝置，可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視 機(jī)、V⑶、DVD、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可 為任何包括所述半導(dǎo)體器件的中間產(chǎn)品。本發(fā)明實(shí)施例的電子裝置，由于使用了上述的半 導(dǎo)體器件，因而具有更好的性能。
[0123] 本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于 舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人 員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的 變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由 附屬的權(quán)利要求書及其等效范圍所界定。
【主權(quán)項(xiàng)】
1. 一種半導(dǎo)體器件的制造方法，其特征在于，所述方法包括： 步驟Sl :提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底的有源區(qū)和隔離區(qū)上分別形成有包括高 K介電層、覆蓋層、虛擬柵極和硬掩膜層的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括NMOS柵極結(jié)構(gòu)和 PMOS柵極結(jié)構(gòu)； 步驟S2 :在所述隔離區(qū)中所述NMOS柵極結(jié)構(gòu)和所述PMOS柵極結(jié)構(gòu)的兩側(cè)形成凹槽； 步驟S3 :沉積遮蔽材料層，W覆蓋所述半導(dǎo)體襯底、所述柵極結(jié)構(gòu)和所述凹槽的表面， 并部分填充所述凹槽； 步驟S4 :圖案化所述遮蔽材料層，W在所述柵極結(jié)構(gòu)的側(cè)壁W及所述柵極結(jié)構(gòu)底部的 所述凹槽的側(cè)壁上形成第一間隙壁； 步驟S5 :在所述有源區(qū)內(nèi)形成位于PMOS的柵極兩側(cè)的用于容置錯(cuò)娃層的溝槽并在所 述溝槽內(nèi)形成錯(cuò)娃層； 步驟S6 :沉積主間隙壁材料層并圖案化，W在所述第一間隙壁上形成主間隙壁，其中， 在所述凹槽中所述主間隙壁完全覆蓋所述第一間隙壁。2. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法還進(jìn)一步包括： 步驟S7 :執(zhí)行源漏注入，W在所述柵極結(jié)構(gòu)的兩側(cè)形成源漏； 步驟S8 :沉積自對(duì)準(zhǔn)娃化物阻擋層并圖案化，然后執(zhí)行自對(duì)準(zhǔn)娃化物工藝和自對(duì)準(zhǔn)娃 化物清洗步驟； 步驟S9 :執(zhí)行應(yīng)力臨近技術(shù)工藝； 步驟SlO :沉積層間介電層，W填充所述凹槽和所述柵極結(jié)構(gòu)之間的間隙并覆蓋所述 柵極結(jié)構(gòu)； 步驟Sll :平坦化所述層間介電層至所述虛擬柵極； 步驟S12 :去除所述虛擬柵極，露出所述覆蓋層，并在所述覆蓋層上形成金屬柵極。3. 根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述步驟S2中，選用濕法蝕刻、全面干 法蝕刻或者SiCoNi刻蝕的方法，形成所述凹槽。4. 根據(jù)權(quán)利要求3所述的方法，其特征在于，所述濕法蝕刻選用HF。5. 根據(jù)權(quán)利要求3所述的方法，其特征在于，所述全面干法蝕刻選用CF 4、CHF3、CH2F2、 CH3F、肥1、皿r、S化、胎、&和CH 4中的一種或者多種。6. 根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述步驟S2中，在所述隔離區(qū)中所述凹 槽的蝕刻量為15-IOOA。7. 根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述步驟S2中，在所述隔離區(qū)中所述凹 槽的蝕刻量小于10A。8. 根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述步驟S2中，進(jìn)一步蝕刻所述凹槽， W增加所述隔離區(qū)中淺溝槽隔離的凹陷量。9. 根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述柵極結(jié)構(gòu)的側(cè)壁上還形成有偏移 側(cè)壁。10. 根據(jù)權(quán)利要求9所述的方法，其特征在于，在所述步驟S2中，在形成所述柵極結(jié)構(gòu) 之后，在形成所述偏移側(cè)壁之前或者之后形成所述凹槽。11. 根據(jù)權(quán)利要求9所述的方法，其特征在于，在所述步驟S2中，所述偏移側(cè)壁的蝕刻 量在:3巧A W內(nèi)。12. 根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述步驟S2中，所述硬掩膜層的蝕刻 量在30A W內(nèi)。13. -種權(quán)利要求1至12之一所述的方法制備得到的半導(dǎo)體器件。14. 一種電子裝置，包括權(quán)利要求13所述的半導(dǎo)體器件。
【文檔編號(hào)】H01L21/28GK106033747SQ201510121334
【公開日】2016年10月19日
【申請(qǐng)日】2015年3月19日
【發(fā)明人】倪景華, 于書坤
【申請(qǐng)人】中芯國(guó)際集成電路制造(上海)有限公司