絕緣膜102，形成在柵極絕緣膜102上的柵極電極103，以及被形成以便夾著柵極電極103的的一對(duì)源極區(qū)域和漏極區(qū)域104。
[0052]選擇晶體管10是用于選擇MTJ元件20的元件。選擇晶體管10的源極和漏極區(qū)域104中的一個(gè)經(jīng)由接觸插塞150(151，152)連接到MTJ元件20。接觸插塞150(151，152)和MTJ元件20的平面形狀例如是圓形的形狀。
[0053]接觸插塞150包括下接觸插塞(第一接觸插塞)151和上接觸插塞(第二接觸插塞)152，該上接觸插塞設(shè)置在下接觸插塞151的上表面的中央?yún)^(qū)域上并具有比下接觸插塞151的直徑更小的直徑。接觸插塞150設(shè)置在層間絕緣膜180 (層間絕緣膜181、182和183)中。層間絕緣膜180的上表面是平坦的。
[0054]選擇晶體管10的另一源極和漏極區(qū)域104經(jīng)由接觸插塞160連接到布線170。接觸插塞160設(shè)置在層間絕緣膜181中，并且布線170設(shè)置在層間絕緣膜182中。
[0055]MTJ元件20包括下電極201、存儲(chǔ)層202、隧道勢(shì)皇層203、參考層204、偏移調(diào)節(jié)層205、蓋帽層206，以及上電極207。存儲(chǔ)層202的厚度是例如lnm。隧道勢(shì)皇層203的厚度是例如lnm。MTJ元件的直徑是例如34nm。偏移調(diào)節(jié)層205具有減少和調(diào)節(jié)在由來(lái)自參考層204的泄漏磁場(chǎng)引起的存儲(chǔ)層202中的切換電流的偏移的功能。
[0056]具有頂部銷結(jié)構(gòu)的MTJ元件20在圖1中示出，但本實(shí)施例在具有底銷結(jié)構(gòu)的MTJ元件的情況下是有效的。也就是說(shuō)，不管MTJ元件的結(jié)構(gòu)，本實(shí)施例是有效的。
[0057]MTJ元件20的下電極201被連接到上接觸插塞152的上表面。上接觸插塞152的上表面由下電極201覆蓋。上接觸插塞152的直徑小于下接觸插塞151和MTJ元件20的直徑。在IGb MRAM基元的情況下，例如上接觸插塞152的直徑是5nm，下接觸插塞151的直徑是50nm，并且MTJ元件20的直徑是35nm。
[0058]因?yàn)槿鐒偛琶枋龅?，上接觸插塞152的直徑相對(duì)小，所以上接觸插塞152的上表面的平面度被固定。因此，上接觸插塞152的上表面和層間絕緣膜180的上表面在基本上相同的平面中存在。也就是說(shuō)，下電極201 (上接觸插塞152和層間絕緣膜的上表面)的下層是平坦的。
[0059]一般地，MTJ元件的特性對(duì)下層的平坦度敏感。在本實(shí)施例中，由于下電極201的下層具有如上所述的平坦表面，所以MTJ元件20的特性劣化被抑制。
[0060]另外，下接觸插塞151的直徑同樣不必比MTJ元件20的直徑更大，下接觸插塞151不會(huì)防止磁存儲(chǔ)器被縮放。
[0061]本實(shí)施例的磁存儲(chǔ)器將通過(guò)遵循本實(shí)施例的磁存儲(chǔ)器的制造過(guò)程進(jìn)一步如下所述。
[0062]首先，如圖2中所示，隔離區(qū)域101、選擇晶體管10、層間絕緣膜181、接觸插塞160、層間絕緣膜182以及布線170使用公知的方法在硅襯底100上形成。
[0063]接著，如在圖3中所示，層間絕緣膜183a形成在整個(gè)表面之上，接觸孔形成在層間絕緣膜(第一絕緣膜)183a、182和181中，在下文中要被處理成下接觸插塞的導(dǎo)電膜151形成在整個(gè)表面之上。導(dǎo)電膜151被形成以便填充接觸孔。
[0064]導(dǎo)電膜151 (下接觸插塞)的材料(第一材料)包括例如鎢(W)、銅(Cu)，以及氮化鈦(TiN)。在使用W或Cu的情況下，在阻擋金屬膜被形成在接觸孔的內(nèi)表面(底面和側(cè)面)上之后，接觸孔填充有導(dǎo)電膜151。該阻擋金屬膜可以是例如，鈦(Ti)膜或氮化鈦(TiN)膜的單層膜，或Ti膜和TiN膜的堆疊膜。
[0065]接著，如在圖4中所示，通過(guò)使用CMP (化學(xué)機(jī)械拋光)工藝，在接觸孔外側(cè)的下接觸插塞151被去除以形成下接觸插塞151，并且層間絕緣膜183a和下接觸插塞151的表面被平面化。
[0066]接著，如在圖5中所示，層間絕緣膜183b (第二絕緣膜)被形成在整個(gè)表面上(包括下接觸插塞151和層間絕緣膜183a的區(qū)域)，接觸孔形成在層間絕緣膜183b中，并且要被處理成上接觸插塞的導(dǎo)電膜152形成在整個(gè)表面上，以便填充接觸孔。此后，如在下接觸插塞151的情況下，上接觸插塞152被形成，并且層間絕緣膜183b和上接觸插塞152的表面通過(guò)使用CMP工藝來(lái)平面化。
[0067]導(dǎo)電膜(上接觸插塞)152的材料(第二材料)包括例如鉭(Ta)、硅(Si)、T1、Cu、W、Al、鉿(Hf)、硼(B)、鈷(Co)和碳納米管中的至少一種。硅是例如多晶硅(多-Si)。
[0068]在使用W或Cu作為導(dǎo)電膜152的材料的情況下，在阻擋金屬膜首先形成在接觸孔的內(nèi)表面(底面和側(cè)面)上之后，接觸孔填充有導(dǎo)電膜152。該阻擋金屬膜可以是例如Ti膜或TiN膜的單層膜，或Ti膜和TiN膜的堆疊膜。
[0069]在MTJ元件20 (下電極201)和上接觸插塞152之間的接觸電阻的增加通過(guò)選擇具有比下接觸插塞151的電阻更低的電阻的材料作為上接觸插塞152的材料來(lái)抑制。如果足夠的接觸電阻被固定，則下接觸插塞151的材料和上接觸插塞152的材料可以相同。
[0070]在本實(shí)施例的制造方法中，層間絕緣膜183a和層間絕緣膜183b的堆疊膜對(duì)應(yīng)于在圖1中的層間絕緣膜183。
[0071]接著，如在圖6中所示，在圖1中所示的磁存儲(chǔ)器結(jié)構(gòu)通過(guò)使用公知的工藝獲得，該工藝包括形成要被處理成在層間絕緣膜183和上接觸插塞152上的MTJ元件的堆疊膜20 (指示為在圖6中的單層膜)，形成在堆疊膜20上的蝕刻掩模30，以及由IBE (離子束蝕刻)使用蝕刻掩模30作為掩模來(lái)處理堆疊膜20以形成MTJ元件20。除了 IBE之外的干蝕刻法，例如RIE (反應(yīng)離子蝕刻)也可以使用。
[0072]蝕刻掩模30是例如硬掩模。用于形成硬掩模的工藝包括例如，用于形成要被處理成硬掩模的絕緣膜的工藝，用于形成在絕緣膜上抗蝕劑圖案的工藝，以及通過(guò)使用抗蝕劑圖案作為掩模來(lái)蝕刻絕緣膜而將抗蝕劑圖案轉(zhuǎn)印(transfer)到絕緣膜的工藝。
[0073]在本實(shí)施例中，除了由蝕刻掩模30覆蓋的部分，沒(méi)有接觸插塞存在于堆疊膜20的下層上，然后由接觸插塞的蝕刻引起的導(dǎo)電材料沒(méi)有附著到MTJ元件的側(cè)壁上。由此，由于導(dǎo)電材料到存儲(chǔ)層的側(cè)表面、隧道勢(shì)皇層的側(cè)表面以及到MTJ元件的參考層的側(cè)表面上的粘附，在存儲(chǔ)層和參考層之間的短路問(wèn)題不會(huì)產(chǎn)生。
[0074]與此相反，在比較例的情況下，如在圖7中所示，接觸插塞150的直徑比MTJ元件的直徑更大。因此，在要處理成MTJ元件的堆疊膜的處理期間，接觸插塞150的材料附著到MTJ元件的側(cè)表面上，并且導(dǎo)致在存儲(chǔ)層202和參考層204之間短路的層41被形成在MTJ元件的側(cè)表面上。
[0075]在比較例中接觸插塞150的直徑比MTJ元件的直徑更大的理由如下。
[0076]如上所述，MTJ元件的特性對(duì)于下層的平坦度敏感。由接觸插塞150的上表面和層間絕緣膜180的上表面形成的下層具有水平差43。水平差43的原因在于，在接觸插塞150 (金屬)的CMP速率和層間絕緣膜180 (介電材料)的CMP速率之間存在差異。如在圖7中所示，用于固定MTJ元件下面的平坦度的CMP可能會(huì)造成在MTJ元件外側(cè)處的水平差43。因此，在比較例中接觸插塞150的直徑被設(shè)定為比MTJ元件的直徑更大。在比較例中，磁存儲(chǔ)器的縮小由接觸插塞150防止，因?yàn)榻佑|插塞150的直徑比MTJ元件的直徑更大。
[0077](第二實(shí)施例)
[0078]圖8是示意性示出根據(jù)第二實(shí)施例