包括通過平面化減少焊接墊拓?fù)洳町惖闹圃祀娮咏Y(jié)構(gòu)的方法和對(duì)應(yīng)的電子結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及將芯片焊接鍵合到襯底，并且具體地涉及用于改進(jìn)芯片上的墊與襯底上的墊之間的焊料連接的可靠性的技術(shù)。
【背景技術(shù)】
[0002]常見的是提供諸如半導(dǎo)體芯片或陶瓷基座之類的芯片上的金屬墊，然后將焊料凸塊沉積在墊上。墊由于芯片的變化的厚度或者由于墊具有變化的厚度而可能具有不同的高度。然后將芯片定位在包含對(duì)應(yīng)金屬墊的較大襯底之上，并且使焊料凸塊回流以將相對(duì)的墊鍵合在一起以形成芯片與襯底之間的電氣連接。
[0003]焊料凸塊可以具有數(shù)十微米至數(shù)百微米之間的高度。這些尺寸典型地是芯片上的墊的高度中的差異的許多倍大，因此在回流期間，存在每一個(gè)墊上的充足體積的焊料以跨任何間隙橋接到襯底上的相對(duì)墊。此外，焊料凸塊本身的大小多少會(huì)變化，并且相對(duì)大體積的焊料足以跨任何間隙橋接到襯底上的相對(duì)墊。
[0004]然而，對(duì)于非常小的芯片墊或者對(duì)于非常接近在一起的墊，必須使用較少的焊料。存在其中每一個(gè)墊上的小體積焊料由于芯片上的墊的高度中的差異過大而不足以在回流期間橋接焊料凸塊與相對(duì)墊之間的間隙的點(diǎn)。因此，墊和/或其間距的大小受到限制。
[0005]圖1A-1C以及圖2A和2B圖示了就與具有高度中的差異的墊一同使用的非充足大小的焊料凸塊而言的問題。
[0006]在圖1A中，示出芯片10，其可以是半導(dǎo)體芯片、陶瓷基座或者可以受益于小焊料凸塊的其它芯片。芯片10具有小金屬焊接墊12和在高度上比焊接墊12低的小焊接區(qū)域
14。芯片10可以具有這樣的墊12或區(qū)域14的陣列。區(qū)域14表示具有比墊12低的高度的任何焊接附連區(qū)域(其也可以是另一金屬墊)。小焊料凸塊16和18沉積在墊12和區(qū)域14之上并且多少在表面之上擴(kuò)展開。假設(shè)焊料凸塊16和18的體積相同。如果墊12或區(qū)域14較大，則焊料凸塊16和18可能由于焊料的表面張力而類似于球形。
[0007]在所有實(shí)施例中，焊料凸塊可以是常規(guī)的，諸如錫、鉛、銀、金、鎳、其它金屬及其合金。
[0008]在圖1B中，芯片10定位在襯底20之上。注意如何抵靠襯底20上的相對(duì)金屬墊22按壓焊料凸塊16，但是焊料凸塊18與襯底20上的相對(duì)墊24略微分離。
[0009]在圖1C中，圖1B的結(jié)構(gòu)被加熱以使焊料回流。焊料凸塊16形成墊16與22之間的良好鍵合，但是焊料凸塊18分離成兩個(gè)部分18A和18B并且形成墊24與區(qū)域14之間的非可靠連接。因此，需要更多的焊料并且焊接墊/區(qū)域需要更大或者更加分離。因而，墊/區(qū)域高度差異限制焊接墊/區(qū)域的大小和/或密度。
[0010]在圖2A中，芯片26具有墊28和較低高度的焊接區(qū)域30，在墊28與區(qū)域30之間具有電介質(zhì)部分32。相同體積焊料的凹入焊料凸塊34和36形成在墊28和區(qū)域30上。
[0011]在圖2B中，芯片26定位在襯底20之上。注意如何抵靠襯底20上的相對(duì)金屬墊22按壓焊料凸塊34，但是焊料凸塊36與襯底20上的相對(duì)墊24略微分離。
[0012]在回流或超聲鍵合過程期間，焊料凸塊36將不做出到相對(duì)墊24的良好連接。
[0013]所需要的是改進(jìn)使用焊料凸塊做出的連接的可靠性的技術(shù)，其中芯片上的焊接墊或焊接區(qū)域的高度不同。

【發(fā)明內(nèi)容】

[0014]在一個(gè)實(shí)施例中，形成芯片以具有至少兩個(gè)墊，至少兩個(gè)墊具有不同的高度。出于本公開的目的，墊可以包括其中沉積焊料凸塊的芯片的任何區(qū)域。墊典型地將是圖案化的金屬層。電介質(zhì)區(qū)形成在墊之間并且具有比墊更大的高度。
[0015]對(duì)墊進(jìn)行電鍍以形成相對(duì)厚的金屬層。在墊之上的金屬層部分由于金屬多少與電介質(zhì)區(qū)重疊并且由于電鍍過程中的非均勻性而不是平面的。也可以使用其它金屬沉積技術(shù)；然而，除其它優(yōu)點(diǎn)之外，電鍍可以導(dǎo)致更加精細(xì)的分辨率。
[0016]然后執(zhí)行化學(xué)-機(jī)械平面化(CMP)過程(或其它平面化過程)以將金屬層部分平面化到多少在電介質(zhì)區(qū)以上的高度。金屬層部分現(xiàn)在形成焊接墊，其全部在相同平面中。
[0017]然后在平面化的金屬層之上形成均勻焊料層，諸如通過電鍍、絲網(wǎng)印刷或其它手段。金屬層部分之上的所得焊料層因此應(yīng)當(dāng)基本上在相同平面中。
[0018]如果使用層狀(blanket)種子層和種子層之上的圖案化的抗蝕劑層執(zhí)行電鍍，則抗蝕劑層以及在抗蝕劑層下面的種子層然后被蝕刻掉以使金屬墊電氣隔離。
[0019]所得焊料部分然后可以被鍵合到襯底的對(duì)應(yīng)墊。因此的連接在僅非常小量的焊料的情況下具有高可靠性。墊可以制作得非常小和/或非常接近在一起而沒有焊料使墊短接。
[0020]時(shí)常地，焊料凸塊由諸如金之類的貴金屬形成。本過程大幅減少用于得到可靠互連所要求的焊料量，從而節(jié)省相當(dāng)大的成本。
[0021]過程可以在單個(gè)化之后的各個(gè)芯片上或者在單個(gè)化之前在晶片級(jí)上執(zhí)行。
[0022]公開了各種其它實(shí)施例。
[0023]平面化半導(dǎo)體晶片表面以用于晶片的后續(xù)處理是公知的并且在美國(guó)專利6，746，317中描述。本發(fā)明的過程僅平面化焊接墊，其在芯片表面以上的高度處。
[0024]還已知的是平面化焊料凸塊本身，諸如在美國(guó)專利5，901, 437和6，660, 944中所描述的那樣。然而，由于焊料凸塊具有到墊的微弱鍵合，所以這樣的平面化可能使焊料凸塊移走。另外，這樣的平面化可能使相對(duì)柔軟的焊料凸塊在橫向上擴(kuò)展并且產(chǎn)生可靠性問題。
[0025]本過程避免與現(xiàn)有技術(shù)相關(guān)聯(lián)的這樣的缺點(diǎn)。
【附圖說明】
[0026]圖1A是具有不同高度的焊接墊或焊接區(qū)域的現(xiàn)有技術(shù)芯片的橫截面簡(jiǎn)化視圖，其導(dǎo)致具有不同高度的焊料凸塊。
[0027]圖1B圖示了定位在襯底之上的圖1A的芯片。
[0028]圖1C圖示了在回流之后圖1B的結(jié)構(gòu)，其由于焊料凸塊的不同高度而導(dǎo)致低可靠性電氣連接。
[0029]圖2A是具有不同高度的焊接墊或焊接區(qū)域的現(xiàn)有技術(shù)芯片的橫截面簡(jiǎn)化視圖，其導(dǎo)致具有不同高度的凹入焊料凸塊。
[0030]圖2B圖示了定位在襯底上的圖2A的芯片，其由于焊料凸塊的不同高度而導(dǎo)致低可靠性電氣連接。
[0031]圖3圖示了其中焊接墊或焊接區(qū)域具有不同高度并且其中在焊接墊/區(qū)域之間形成電介質(zhì)部分的芯片的簡(jiǎn)化拓?fù)洹?br>[0032]圖4圖示了在不進(jìn)行電鍍的部分之上形成的圖案化的抗蝕劑層和層狀沉積的金屬種子層。
[0033]圖5圖示了在電鍍過程之后的芯片。
[0034]圖6圖示了具有作為虛線的平面化目標(biāo)的芯片。
[0035]圖7圖示了平面化之后的芯片，平面化使金屬墊平面化，因此其頂表面處于相同平面中。
[0036]圖8圖示了沉積在金屬墊之上的均勻焊料層。
[0037]圖9圖示了抗蝕劑移除和種子層回蝕刻。
[0038]圖10圖示了定位在襯底之上的所得芯片，其中所有墊之上的焊料觸碰襯底上的對(duì)應(yīng)墊或者通過不大的距離分離，使得回流過程使焊料形成相對(duì)墊之間的可靠鍵合。
[0039]圖11圖示了可以如何形成比抗蝕劑層低的經(jīng)電鍍的金屬層，因此金屬層和抗蝕劑層二者隨后被平面化。
[0040]圖12是標(biāo)識(shí)了可以使用在本發(fā)明的一個(gè)實(shí)施例中的各種步驟的流程圖。
[0041 ] 相同或類似的元件利用相同標(biāo)號(hào)標(biāo)記。
【具體實(shí)施方式】
[0042]—般地，本發(fā)明使得能夠使用較少的焊料來確保在芯片與襯底之間做出可靠連接。本發(fā)明在其中期望焊接墊是小的和/或緊密間隔的情況下尤其有用。
[0043]圖3圖示了芯片40，其可以是任何電子器件，諸如倒裝芯片發(fā)光二極管(LED)、集成電路、陶瓷基座、插入件等。
[0044]焊接墊42形成在芯片40上。墊42可以是與半導(dǎo)體區(qū)接觸的金屬層或者墊42可以本身是半導(dǎo)體層。還示出區(qū)域44，其可以是其中要求金屬連接的另一金屬墊或半導(dǎo)體區(qū)。墊42和區(qū)域44是示例性實(shí)施例，其包括其中要制作焊料互連的兩個(gè)不同起始高度的區(qū)域。墊42和區(qū)域44 二者可以是具有不同高度的金屬層。高度中的差異可以是僅幾個(gè)微米。
[0045]墊42和區(qū)域44可以電氣連接到半導(dǎo)體區(qū)或芯片40中或芯片40上的其它電路。
[0046]圖案化的電介質(zhì)層46形成在墊42與區(qū)域44之間以及要保護(hù)的其它區(qū)域之上。
[0047]在圖4中，金屬種子層48沉積在芯片40的表面之上，諸如通過濺射。種子層48可以是將電鍍?cè)诜N子層之上的相同金屬，諸如銅或其它適當(dāng)材料，或者可以是不同的傳導(dǎo)材料。
[0048]如果電鍍過程要求將電勢(shì)應(yīng)用到所有經(jīng)電鍍的區(qū)域，則種子層48提供期望電勢(shì)處的傳導(dǎo)表面。
[0049]圖案化的抗蝕劑層50形成在不進(jìn)行電鍍的種子層48的部分之上。
[0050]在圖5中，電勢(shì)耦合到