三維存儲(chǔ)器結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明是有關(guān)于一種存儲(chǔ)器結(jié)構(gòu)及其制造方法，且特別是有關(guān)于一種具有H維存 儲(chǔ)陣列的H維存儲(chǔ)器結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002] 近年來(lái)半導(dǎo)體元件的結(jié)構(gòu)不斷地改變，且元件的存儲(chǔ)器儲(chǔ)存容量也不斷增加。存 儲(chǔ)裝置是使用于許多產(chǎn)品之中，例如MP3播放器、數(shù)碼相機(jī)、計(jì)算機(jī)檔案等等的儲(chǔ)存元件 中。隨著應(yīng)用的增加，對(duì)于存儲(chǔ)裝置的需求也趨向較小的尺寸、較大的存儲(chǔ)容量。因應(yīng)該種 需求，系需要制造高元件密度及具有小尺寸的存儲(chǔ)裝置。
[0003] 因此，設(shè)計(jì)者們無(wú)不致力于開(kāi)發(fā)一種H維存儲(chǔ)裝置，不但具有許多疊層平面而達(dá) 到更高的記憶儲(chǔ)存容量，具有更微小的尺寸，同時(shí)具備良好的特性與穩(wěn)定性。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明是有關(guān)于一種H維存儲(chǔ)器結(jié)構(gòu)及其制造方法。實(shí)施例中，多個(gè)階梯結(jié)構(gòu)電 性連接至不同的柵極，經(jīng)由階梯結(jié)構(gòu)選擇不同平面的柵極，使得整個(gè)存儲(chǔ)陣列在基板（二 維平面）上所占的面積可W減小，且用于設(shè)置接觸點(diǎn)所需的面積也可W減小。
[0005] 根據(jù)本發(fā)明的一實(shí)施例，是提出一種H維存儲(chǔ)器結(jié)構(gòu)。H維存儲(chǔ)器結(jié)構(gòu)包括一基 底、多個(gè)疊層結(jié)構(gòu)、多個(gè)電荷捕捉層（charge化appinglayer)、多個(gè)位線(xiàn)W及多個(gè)階梯結(jié) 構(gòu)。疊層結(jié)構(gòu)形成于基底上，各疊層結(jié)構(gòu)包括多個(gè)柵極（gate)和多個(gè)柵極絕緣層（gate insulator)交錯(cuò)疊層于基底上方。電荷捕捉層形成于疊層結(jié)構(gòu)的側(cè)壁上。位線(xiàn)正交設(shè)置于 疊層結(jié)構(gòu)之上，位線(xiàn)的表面與疊層結(jié)構(gòu)交錯(cuò)W形成多個(gè)存儲(chǔ)元件。階梯結(jié)構(gòu)疊層于基底上 方，各階梯結(jié)構(gòu)電性連接至不同的柵極。
[0006] 根據(jù)本發(fā)明的另一實(shí)施例，是提出一種H維存儲(chǔ)器結(jié)構(gòu)的制造方法。H維存儲(chǔ)器 結(jié)構(gòu)的制造方法包括W下步驟。提供一基底；形成多個(gè)疊層結(jié)構(gòu)于基底上，各疊層結(jié)構(gòu)包括 多個(gè)柵極和多個(gè)柵極絕緣層交錯(cuò)疊層于基底上方；形成多個(gè)電荷捕捉層于疊層結(jié)構(gòu)的側(cè)壁 上；形成多個(gè)位線(xiàn)，位線(xiàn)正交設(shè)置于疊層結(jié)構(gòu)之上，位線(xiàn)的表面與疊層結(jié)構(gòu)交錯(cuò)W形成多個(gè) 存儲(chǔ)元件；W及形成多個(gè)階梯結(jié)構(gòu)，階梯結(jié)構(gòu)疊層于基底上方，各階梯結(jié)構(gòu)電性連接至不同 的柵極。
[0007] 為了對(duì)本發(fā)明的上述及其他方面有更佳的了解，下文特舉較佳實(shí)施例，并配合所 附圖式，作詳細(xì)說(shuō)明如下：
【附圖說(shuō)明】
[0008] 圖1繪示本發(fā)明的一實(shí)施例的H維存儲(chǔ)器結(jié)構(gòu)的俯視示意圖。
[0009] 圖2A繪示沿剖面線(xiàn)2A-2A'的剖面示意圖。
[0010] 圖2B繪示沿剖面線(xiàn)2B-2B'的剖面示意圖。
[0011] 圖2C繪示沿剖面線(xiàn)2C-2C'的剖面示意圖。
[0012] 圖2D繪示沿剖面線(xiàn)2D-2D'的剖面示意圖。
[0013] 圖3繪示本發(fā)明的另一實(shí)施例的沿剖面線(xiàn)2A-2A'的剖面示意圖。
[0014] 圖4A繪示本發(fā)明的又一實(shí)施例的H維存儲(chǔ)器結(jié)構(gòu)的俯視示意圖。
[0015] 圖4B繪示沿剖面線(xiàn)4B-4B'的剖面示意圖。
[0016] 圖5A~圖14繪示依照本發(fā)明的一實(shí)施例的一種H維存儲(chǔ)器結(jié)構(gòu)的制造方法示意 圖。
[0017] 【符號(hào)說(shuō)明】
[0018] 100 ;H維存儲(chǔ)器結(jié)構(gòu)
[0019] 110 :基底
[0020] 120 ;疊層結(jié)構(gòu)
[0021] 120s、170s、171s;側(cè)壁
[0022] 121 ;柵極
[0023] 121c;柵極接觸結(jié)構(gòu)
[0024] 123 ;柵極絕緣層
[00幼 130、330 ;電荷捕捉層
[0026] 140 :位線(xiàn)
[0027] 140c;位線(xiàn)接觸結(jié)構(gòu)
[002引 150 ;階梯結(jié)構(gòu)
[002引 160 ;底部源極層
[0030] 160c、460c;源極接觸結(jié)構(gòu)
[00；31] 170;選擇線(xiàn)
[0032] 170c;選擇線(xiàn)接觸結(jié)構(gòu)
[003引 180 ;接地選擇線(xiàn)
[0034] 190、571、581 ;氧化層
[00對(duì) 195;層間介電層
[0036] 521 ;導(dǎo)電層
[0037] 523 ;絕緣層
[0038] 570、580 ;導(dǎo)電材料層
[0039] 650;區(qū)域
[0040] 840 ;半導(dǎo)體材料層
[00川 940;掩模層
[0042] D1、D2;方向
[004引 PR;圖案化光刻膠
[0044] 2A-2A，、2B-2B，、2C-2C，、2D-2D，、4B-4B，、5B-5B，、6B-6B，、7B-7B，、8B-8B，、 9B-9B，、11A-11A，、11B-11B，、13-13,；剖面線(xiàn)
【具體實(shí)施方式】
[0045] 在此發(fā)明的實(shí)施例中，是提出一種H維存儲(chǔ)器結(jié)構(gòu)及其制造方法。實(shí)施例中，多個(gè) 階梯結(jié)構(gòu)電性連接至不同的柵極，經(jīng)由階梯結(jié)構(gòu)選擇不同平面的柵極，使得整個(gè)存儲(chǔ)陣列 在基板（二維平面）上所占的面積可w減小，且用于設(shè)置接觸點(diǎn)所需的面積也可w減小。然 而，實(shí)施例僅用W作為范例說(shuō)明，并不會(huì)限縮本發(fā)明欲保護(hù)的范圍。此外，實(shí)施例中的圖式 是省略部份要的元件，W清楚顯示本發(fā)明的技術(shù)特點(diǎn)。
[0046] 圖1繪示本發(fā)明的一實(shí)施例的H維存儲(chǔ)器結(jié)構(gòu)100的俯視示意圖，圖2A繪示沿剖 面線(xiàn)2A-2A'的剖面示意圖，圖2B繪示沿剖面線(xiàn)2B-2B'的剖面示意圖，圖2C繪示沿剖面線(xiàn) 2C-2C'的剖面示意圖，圖2D繪示沿剖面線(xiàn)2D-2D'的剖面示意圖。
[0047] 如圖1及圖2A~圖2C所示，H維存儲(chǔ)器結(jié)構(gòu)100包括基底110、多個(gè)疊層結(jié)構(gòu) 120、多個(gè)電荷捕捉層（chargetrappinglayer) 130、多個(gè)位線(xiàn)140W及多個(gè)階梯結(jié)構(gòu)150。 疊層結(jié)構(gòu)120形成于基底110上，各個(gè)疊層結(jié)構(gòu)120包括多個(gè)柵極（gate) 121和多個(gè)柵極 絕緣層（gateinsulator) 123交錯(cuò)疊層于基底110上方。電荷捕捉層130形成于疊層結(jié)構(gòu) 120的側(cè)壁120s上。位線(xiàn)140正交設(shè)置于疊層結(jié)構(gòu)120之上，位線(xiàn)140的表面與疊層結(jié)構(gòu) 120交錯(cuò)W形成多個(gè)存儲(chǔ)元件，而構(gòu)成H維存儲(chǔ)陣列。階梯結(jié)構(gòu)150疊層于基底110上方， 各階梯結(jié)構(gòu)150電性連接至不同的柵極121。
[0048] 于一實(shí)施例中，多個(gè)疊層結(jié)構(gòu)120中在相同平面中的多個(gè)柵極121通過(guò)對(duì)應(yīng)的一 個(gè)階梯結(jié)構(gòu)150電性禪合，而柵極121例如是H維存儲(chǔ)器結(jié)構(gòu)100的字線(xiàn)。換言之，各個(gè)階 梯結(jié)構(gòu)150電性連接于不同的柵極121 (字線(xiàn)），字線(xiàn)用W連接譯碼電路，W選擇H維存儲(chǔ)陣 列中的平面。如此一來(lái)，經(jīng)由階梯結(jié)構(gòu)150選擇不同平面的柵極121 (字線(xiàn)），使得整個(gè)H維 存儲(chǔ)陣列在基板（二維平面）上所占的面積可W減小，且用于設(shè)置接觸點(diǎn)所需的面積也可 W減小。
[0049] 實(shí)施例中，位線(xiàn)140是由半導(dǎo)體材料制成，例如是多晶娃、錯(cuò)、娃化錯(cuò)等。
[0050] 如圖2A~圖2D所示，H維存儲(chǔ)器結(jié)構(gòu)100更可包括底部源極層160、源極接觸結(jié) 構(gòu)160c及氧化層190。底部源極層160形成于基底110上，并位于疊層結(jié)構(gòu)120W及基底 110之間。氧化層190將底部源極層160和基底110分隔開(kāi)來(lái)。實(shí)施例中，底部源極層160 是由導(dǎo)電材料制成，例如是多晶娃、重慘雜的多晶娃、鐵、氮化鐵或鶴。一實(shí)施例中，源極接 觸結(jié)構(gòu)160c電性連接于底部源極層160,多個(gè)源極接觸結(jié)構(gòu)160c可經(jīng)由底部源極層160電 性連接。
[0051] 如圖1及圖2C所示，H維存儲(chǔ)器結(jié)構(gòu)100更可包括多個(gè)柵極接觸結(jié)構(gòu)121c，各個(gè) 柵極接觸結(jié)構(gòu)121c經(jīng)由各個(gè)階梯結(jié)構(gòu)150電性連接至各個(gè)對(duì)應(yīng)的柵極121。實(shí)施例中，多 個(gè)柵極接觸結(jié)構(gòu)121c是沿著位線(xiàn)140的延伸方向D1排列。
[0052] 根據(jù)本發(fā)明的實(shí)施例，多個(gè)階梯結(jié)構(gòu)150分別電性連接于不同的柵極121 (字線(xiàn)）， W選擇H維存儲(chǔ)陣列中的平面，且多個(gè)柵極接觸結(jié)構(gòu)121c是沿著位線(xiàn)140的延伸方向D1 排列，而非朝向疊層結(jié)構(gòu)120的延伸方向D2延伸。如此一來(lái)，階梯結(jié)構(gòu)150與口極接觸結(jié)構(gòu) 121c在存儲(chǔ)陣列的二維平面上占的面積相較于疊層結(jié)構(gòu)120占的面積的比例可W最小化， 使得疊層結(jié)構(gòu)120、階梯結(jié)構(gòu)150與口極接觸結(jié)構(gòu)121c(H維存儲(chǔ)陣列）整體在基板（二維 平面）上所占的面積可W減小，且用于設(shè)置接觸點(diǎn)所需的面積也可W減小。
[0053] 如圖1及圖2B所示，H維存儲(chǔ)器結(jié)構(gòu)100更可包括多個(gè)位線(xiàn)接觸結(jié)構(gòu)140c，位線(xiàn) 接觸結(jié)構(gòu)140c電性連接至各個(gè)位線(xiàn)140。
[0054] 如圖1及圖2A~圖2B所示，H維存儲(chǔ)器結(jié)構(gòu)100更可