反熔絲結(jié)構(gòu)、反熔絲存儲(chǔ)器及其制作方法
【專利摘要】本申請(qǐng)?zhí)峁┝艘环N反熔絲結(jié)構(gòu)、反熔絲存儲(chǔ)器及其制作方法，采用至少一層高介電常數(shù)K介質(zhì)層作為反熔絲層，僅需薄薄的一層即可起到反熔絲結(jié)構(gòu)中的絕緣作用，當(dāng)所述反熔絲層被預(yù)設(shè)電壓擊穿后，比現(xiàn)有的反熔絲結(jié)構(gòu)的電阻低，從而使本發(fā)明的存儲(chǔ)器在編程后的整體電阻低，降低了應(yīng)用此存儲(chǔ)器的電路的耗?；蛘撸诜慈劢z結(jié)構(gòu)中，通過在通孔內(nèi)構(gòu)成反熔絲層，使得反熔絲層限制于通孔內(nèi)，當(dāng)所述反熔絲層被預(yù)設(shè)電壓擊穿后，具有比現(xiàn)有的反熔絲結(jié)構(gòu)更低的電阻，從而使本發(fā)明的反熔絲結(jié)構(gòu)的整體電阻低，降低了電路的功耗。
【專利說明】反膝竺結(jié)構(gòu)、反膝竺存儲(chǔ)器及其制作方法
[0001] 本申請(qǐng)要求于2015年07月Ol日提交中國(guó)專利局、申請(qǐng)?zhí)枮?01510382110.3、發(fā)明 名稱為"一種反烙絲存儲(chǔ)器及其制作方法"的中國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過引用 結(jié)合在本申請(qǐng)中。
[0002] 本申請(qǐng)還要求于2016年4月1日提交美國(guó)專利局、申請(qǐng)?zhí)枮?5089108、發(fā)明名稱為 "ANTI即沈STRUCTURES AND MET冊(cè)DS OF MAKING SAM護(hù)的美國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其全部 內(nèi)容通過引用結(jié)合在本申請(qǐng)中。
技術(shù)領(lǐng)域
[0003] 本申請(qǐng)?jiān)O(shè)及電子技術(shù)領(lǐng)域，特別設(shè)及一種反烙絲結(jié)構(gòu)、反烙絲存儲(chǔ)器及其制作方 法。
【背景技術(shù)】
[0004] 一次可編程(One Time Programmable,0TP)存儲(chǔ)器是一種支持一次編程的非易失 性存儲(chǔ)器，廣泛應(yīng)用于模擬電路、數(shù)字/SOC忍片、SRAM/DRAM存儲(chǔ)器等領(lǐng)域。
[0005] 目前，OTP存儲(chǔ)器主要分為烙絲型（e-Fuse)、反烙絲型（Anti-化Se)和浮柵電荷存 儲(chǔ)型。反烙絲存儲(chǔ)器結(jié)構(gòu)如圖1所示，由上導(dǎo)電電極層121、下導(dǎo)電電極層111和中間的絕緣 介質(zhì)層131構(gòu)成，其工作原理為，在未編程狀態(tài)下，反烙絲存儲(chǔ)器由于絕緣介質(zhì)層的存在，呈 現(xiàn)高阻狀態(tài)，編程過后，絕緣電介質(zhì)層被擊穿，呈現(xiàn)低阻狀態(tài)。
[0006] 在實(shí)際應(yīng)用過程中，反烙絲存儲(chǔ)器在編程后雖然呈低阻狀態(tài)，但是其實(shí)際電阻仍 然較高，因此，會(huì)導(dǎo)致應(yīng)用此存儲(chǔ)器的電路功耗高。

【發(fā)明內(nèi)容】

[0007] 為解決上述技術(shù)問題，本申請(qǐng)實(shí)施例提供一種反烙絲結(jié)構(gòu)、反烙絲存儲(chǔ)器及其制 作方法，降低了存儲(chǔ)器在編程后的整體電阻，從而降低了應(yīng)用此存儲(chǔ)器的電路的功耗，技術(shù) 方案如下：
[000引一種反烙絲存儲(chǔ)器，包括:相對(duì)設(shè)置的兩個(gè)金屬電極層，所述金屬電極層間設(shè)置有 反烙絲層，所述反烙絲層與所述兩個(gè)金屬電極層電連接，所述反烙絲層包括至少一層高介 電常數(shù)K介質(zhì)層。
[0009] 優(yōu)選的，所述高介電常數(shù)K介質(zhì)層為介電常數(shù)K值大于6的介質(zhì)層，且所述高介電常 數(shù)K介質(zhì)層的厚度小于500A。
[0010] 優(yōu)選的，所述高介電常數(shù)K介質(zhì)層為：
[0011 ] S氧化二侶AI2O3介質(zhì)層、S氧化二銅La2〇3介質(zhì)層、二氧化錯(cuò)化化介質(zhì)層、五氧化二 粗化2化介質(zhì)層或二氧化給Hf化介質(zhì)層。
[0012] 優(yōu)選的，所述反烙絲層為由多個(gè)高介電常數(shù)K介質(zhì)層構(gòu)成的疊層，所述多個(gè)高介電 常數(shù)K介質(zhì)層分別為不同的高介電常數(shù)K材料；
[0013] 或者，所述反烙絲層為由一個(gè)所述高介電常數(shù)K介質(zhì)層與氧化層構(gòu)成的疊層；
[0014] 或者，所述反烙絲層為由一個(gè)所述高介電常數(shù)K介質(zhì)層與氮化娃層構(gòu)成的疊層。
[0015] 優(yōu)選的，所述由多個(gè)高介電常數(shù)K介質(zhì)層構(gòu)成的疊層為：
[0016] S氧化二侶Al2〇3介質(zhì)層、S氧化二銅La2〇3介質(zhì)層、二氧化錯(cuò)化化介質(zhì)層、五氧化二 粗化地5介質(zhì)層W及二氧化給Hf化介質(zhì)層中任意多個(gè)介質(zhì)層構(gòu)成的疊層。
[0017]優(yōu)選的，所述由一個(gè)所述高介電常數(shù)K介質(zhì)層與氧化層構(gòu)成的疊層為：
[001引 S氧化二侶Al203介質(zhì)層、S氧化二銅La203介質(zhì)層、二氧化錯(cuò)化化介質(zhì)層、五氧化二 粗化地5介質(zhì)層或二氧化給Hf化介質(zhì)層中任意一個(gè)介質(zhì)層與氧化娃Si化構(gòu)成的疊層。
[0019] 優(yōu)選的，所述反烙絲層與所述金屬電極層之間還包括:與所述反烙絲層電接觸的 粘接層。
[0020] 優(yōu)選的，所述反烙絲層與所述金屬電極層之間還包括:與所述粘接層電接觸的阻 擋層。
[0021 ]優(yōu)選的，所述相對(duì)設(shè)置的兩個(gè)金屬電極層間還設(shè)置有：
[0022] 介質(zhì)層，所述介質(zhì)層設(shè)置于一個(gè)金屬電極層與所述反烙絲層之間；
[0023] 所述介質(zhì)層中設(shè)置有通孔，所述通孔垂直于所述金屬電極層表面；
[0024] 所述通孔中填充有導(dǎo)電材料，所述導(dǎo)電材料電連接所述一個(gè)金屬電極層與所述反 烙絲層。
[0025] 優(yōu)選的，所述相對(duì)設(shè)置的兩個(gè)金屬電極層間還設(shè)置有：
[0026] 介質(zhì)層，所述介質(zhì)層設(shè)置于所述兩個(gè)金屬電極層之間；
[0027] 所述介質(zhì)層中設(shè)置有通孔，所述通孔垂直于所述金屬電極層表面；
[0028] 所述通孔中設(shè)置有反烙絲層，所述通孔的兩端分別填充有導(dǎo)電材料，所述通孔兩 端的導(dǎo)電材料分別電連接所述反烙絲至所述兩個(gè)金屬電極層。
[0029] -種反烙絲存儲(chǔ)器的制造方法，包括：
[0030] 形成第一金屬電極層；
[0031] 形成反烙絲層，所述反烙絲層包括至少一層高介電常數(shù)K介質(zhì)層；
[0032] 相對(duì)第一金屬電極層，形成第二金屬電極層；
[0033] 所述反烙絲層設(shè)置于所述第一金屬電極層和第二金屬電極層之間，并與所述第一 金屬電極層和第二金屬電極層形成電連接。
[0034] 優(yōu)選的，所述形成反烙絲層，包括：
[0035] 采用原子層沉積ALD工藝，形成所述反烙絲層。
[0036] 優(yōu)選的，所述形成反烙絲層之后，還包括：
[0037] 在所述反烙絲層的上表面形成粘接層，所述粘接層與所述反烙絲層電接觸。
[0038] 優(yōu)選的，所述形成粘接層之后，還包括:在所述粘接層的上表面形成阻擋層，所述 阻擋層與所述粘接層電接觸。
[0039] -種反烙絲結(jié)構(gòu)，包括：
[0040] 第一電極層；
[0041] 位于所述第一電極層上的金屬間電介質(zhì)層；
[0042] 貫穿所述金屬間電介質(zhì)層的通孔，所述通孔暴露部分所述第一電極層；
[0043] 位于所述通孔中且覆蓋所述通孔內(nèi)第一電極層的反烙絲層；W及
[0044] 位于所述反烙絲層上且位于所述通孔內(nèi)的第二電極。
[0045] 優(yōu)選的，還包括位于所述第二電極和所述金屬間電介質(zhì)層上的互連層，所述互連 層與所述第二電極電接觸。
[0046] 優(yōu)選的，所述反烙絲層還包括采用原子層沉積ALD工藝沉積的Si化層和/或Si3N4 層。
[0047] 優(yōu)選的，所述反烙絲層的介電常數(shù)大于8。
[004引優(yōu)選的，所述反烙絲層采用原子層沉積ALD工藝沉積得到。
[00例優(yōu)選的，所述反烙絲層包括Hf02層，Al203層，ZrOs層，Ta205層或La203層，或其中任意 層的組合。
[0050] 優(yōu)選的，所述反烙絲層包括疊層結(jié)構(gòu)的電介質(zhì)薄膜。
[0051] 優(yōu)選的，所述疊層結(jié)構(gòu)的電介質(zhì)薄膜包括：
[0052] Si化層，Si3N4層，氮氧化娃層，或非晶娃層中的一層或多層；
[0化3] 和，
[0化4] Hf 〇2層，A12化層，ZrOs層，Ta2化層，或La2〇3層中的一層或多層；
[00對(duì)其中，所述Si化層、Si3N4層、氮氧化娃層、非晶娃層、Hf化層、Ab化層、化化層、Ta2化 層和La2化層均義用原子層扣積ALD工乙扣積得到。
[0056]優(yōu)選的，所述反烙絲層的厚度小巧oooA。
[0化7]優(yōu)選的，所述反烙絲層的厚度小于100A。
[005引優(yōu)選的，所述反烙絲層的臺(tái)階覆蓋率大于80%。
[0059] 優(yōu)選的，所述反烙絲層的臺(tái)階覆蓋率大于95%。
[0060] 優(yōu)選的，所述第一電極層、所述反烙絲層和所述第二電極之間直接接觸。
[0061] 優(yōu)選的，還包括，位于所述第一電極層和所述反烙絲層之間的第一粘接層和/或第 一阻擋層。
[0062] 優(yōu)選的，還包括，位于所述反烙絲層和所述第二電極之間的第二粘接層和/或第二 阻擋層。
[0063] 優(yōu)選的，所述第二電極和所述反烙絲層位于所述通孔內(nèi)。
[0064] -種反烙絲結(jié)構(gòu)，包括：
[00化]第一互連層；
[0066] 第二互連層；
[0067] 位于所述第一互連層和所述第二互連層之間第一金屬間電介質(zhì)層；
[0068] 穿過所述第一金屬間電介質(zhì)層的第一通孔，所述通孔暴露部分所述第一互連層；
[0069] 位于所述第一通孔中的第一電極，所述第一電極和所述第一互連層電接觸；
[0070] 位于所述第一金屬間電介質(zhì)層和所述第二互連層之間的第二金屬間電介質(zhì)層；
[0071] 穿過所述第二金屬間電介質(zhì)層的第二通孔，其中，所述第二通孔位于所述第一通 孔上方，所述第二通孔的中軸線與所述第一通孔的中軸線平行，所述第一通孔和所述第二 通孔貫通為一個(gè)通孔；
[0072] 位于所述第二通孔中且覆蓋所述第二通孔內(nèi)的第一電極的反烙絲層；
[0073] 位于所述第二通孔中的第二電極，所述第二電極和所述第二互連層電接觸。
[0074] 優(yōu)選的，所述第二通孔的橫截面積與所述第一通孔的橫截面積相等。
[0075] 優(yōu)選的，所述第二通孔的橫截面積小于所述第一通孔的橫截面積。
[0076] 優(yōu)選的，所述第二通孔的橫截面積大于所述第一通孔的橫截面積。
[0077] 優(yōu)選的，所述第二通孔延伸至所述第一金屬間電介質(zhì)層內(nèi)，并環(huán)繞在所述第一電 極側(cè)面，所述反烙絲層邊緣臺(tái)階環(huán)繞所述第一電極側(cè)面。
[0078] 優(yōu)選的，所述反烙絲層包括采用原子層沉積ALD工藝沉積的Si化層和/或Si3N4層。
[0079] 優(yōu)選的，反烙絲層的介電常數(shù)大于8。
[0080] 優(yōu)選的，所述反烙絲層采用原子層沉積ALD工藝沉積得到。
[0081 ]優(yōu)選的，所述反烙絲層包括冊(cè)化層，A12化層，ZrOs層，Ta2化層或La2〇3層，或其中任意 層的組合。
[0082]優(yōu)選的，所述反烙絲層的厚度小于lOOOA。
[00削優(yōu)選的，所述反烙絲層的厚度小于looA。
[0084] 優(yōu)選的，所述反烙絲層包括疊層結(jié)構(gòu)的電介質(zhì)薄膜。
[0085] 優(yōu)選的，所述疊層結(jié)構(gòu)的電介質(zhì)薄膜包括：
[0086] 一層或多層的Si化層，Si3N4層，氮氧化娃層，或非晶娃層；
[0087] 和，
[008引一層或多層的冊(cè)化層，A12化層，ZrOs層，Ta2化層，或La2化層；
[0089] 其中，所述Si化層、Si3N4層、氮氧化娃層、非晶娃層、Hf化層、Ab化層、化化層、Ta2化 層和La2化層均義用原子層扣積ALD工乙扣積得到。
[0090] 優(yōu)選的，所述反烙絲層的臺(tái)階覆蓋率大于80%。
[0091] 優(yōu)選的，所述反烙絲層的臺(tái)階覆蓋率大于95%。
[0092] 優(yōu)選的，位于所述第一電極層和所述第一互連層之間的第一粘接層和/或第一阻 擋層。
[0093] 優(yōu)選的，還包括，位于所述第二電極和所述反烙絲層之間的第二粘接層和/或第二 阻擋層。
[0094] 優(yōu)選的，所述第二電極和所述反烙絲層位于所述通孔內(nèi)。
[00M] -種制造反烙絲結(jié)構(gòu)的方法，包括：
[0096] 形成第一電極層；
[0097] 在所述第一電極層上形成金屬間電介質(zhì)層；
[0098] 刻蝕所述金屬間電介質(zhì)層，形成穿過所述金屬間電介質(zhì)層的通孔，所述通孔暴露 出部分所述第一電極層；
[0099] 在所述通孔中淀積反烙絲層，所述反烙絲層覆蓋所述通孔內(nèi)第一電極層；
[0100] 在所述反烙絲層上淀積導(dǎo)電材料，形成第二電極，所述第二電極位于所述通孔內(nèi)。
[0101] 優(yōu)選的，還包括:在所述第二電極和所述金屬間電介質(zhì)層上形成互連層，所述互連 層與所述第二電極電接觸。
[0102] 優(yōu)選的，采用原子層沉積ALD工藝在所述通孔中淀積反烙絲層。
[0103] 優(yōu)選的，所述采用原子層沉積ALD工藝在所述通孔中淀積反烙絲層，包括，采用原 子層沉積ALD工藝在所述通孔中淀積Si化層和/或Si3N4層。
[0104] 優(yōu)選的，所述反烙絲層的介電常數(shù)大于8。
[0105] 優(yōu)選的，所述采用原子層沉積ALD工藝在所述通孔中淀積反烙絲層，包括，采用原 子層沉積ALD工藝在所述通孔中淀積Hf化層，Ab化層，ZrOs層，Ta2化層或La2〇3層中的一層或 多層。
[0106] 優(yōu)選的，所述反烙絲層的厚度小于loooA。
[0107] 優(yōu)選的，所述反烙絲層的厚度小于looA。
[0108] 優(yōu)選的，所述采用原子層沉積ALD工藝在所述通孔中淀積反烙絲層，包括，
[0109] 采用原子層沉積ALD工藝在所述通孔中淀積Si化層，Si3N4層，氮氧化娃層，或非晶 娃層中的一層或多層；
[0110] 采用原子層沉積ALD工藝在所述通孔中淀積腳化層，Ab化層，Zr〇2層，Ta2化層，或 La2〇3層中的一層或多層。
[0111] 優(yōu)選的，所述在所述第二電極和所述金屬間電介質(zhì)層上形成互連層之前，還包括： 拋光所述金屬間電介質(zhì)層，去除所述金屬間電介質(zhì)層上表面的反烙絲層和第二電極。
[0112] 優(yōu)選的，采用化學(xué)機(jī)械拋光工藝拋光所述金屬間電介質(zhì)層，去除所述金屬間電介 質(zhì)層上表面的反烙絲層和第二電極。優(yōu)選的，所述在所述通孔中淀積反烙絲層之前，還包 括:形成第一粘接層和/或第一阻擋層，所述第一粘接層和/或第一阻擋層位于所述第一電 極層和所述反烙絲層之間。
[0113] 優(yōu)選的，所述在所述通孔中淀積反烙絲層之后，還包括:形成第二粘接層和/或第 二阻擋層，所述第二粘接層和/或第二阻擋層位于所述反烙絲層和所述第二電極之間。
[0114] 優(yōu)選的，所述第二電極和所述反烙絲層位于所述通孔內(nèi)。
[0115] 優(yōu)選的，所述反烙絲層的臺(tái)階覆蓋率大于95%。
[0116] -種制造反烙絲結(jié)構(gòu)的方法，包括：
[0117] 形成第一互連層；
[0118] 在所述第一互連層上形成第一金屬間電介質(zhì)層；
[0119] 刻蝕所述第一金屬間電介質(zhì)層，形成穿過所述第一金屬間介質(zhì)層的第一通孔，所 述第一通孔暴露出部分所述第一互連層；
[0120] 在所述第一通孔中淀積第一導(dǎo)電材料，形成第一電極，所述第一電極與所述第一 互連層電接觸；
[0121 ]在所述第一金屬間電介質(zhì)層和所述第一電極上形成第二金屬間電介質(zhì)層；
[0122] 刻蝕所述第二金屬間電介質(zhì)層，形成穿過所述第二金屬間電介質(zhì)層的第二通孔； 所述第二通孔位于所述第一通孔上方，所述第二通孔的中軸線與所述第一通孔的中軸線平 行，所述第一通孔和所述第二通孔貫通為一個(gè)通孔；
[0123] 在所述第二通孔內(nèi)淀積反烙絲層，所述反烙絲層覆蓋所述第二通孔內(nèi)的第一電 極；
[0124] 在所述反烙絲層上淀積第二導(dǎo)電材料，形成第二電極，所述第二電極位于所述通 孔內(nèi)；
[0125] 在所述第二金屬間電介質(zhì)層和所述第二電極上形成第二互連層，所述第二互連層 和第二電極電接觸。
[01%]優(yōu)選的，采用原子層沉積ALD工藝在所述第二通孔內(nèi)淀積反烙絲層。
[0127] 優(yōu)選的，所述采用原子層沉積ALD工藝在所述第二通孔中淀積反烙絲層，包括，采 用原子層沉積ALD工藝在所述第二通孔中淀積Si化層和/或Si3N4層。
[0128] 優(yōu)選的，所述反烙絲層的介電常數(shù)大于8。
[0129] 優(yōu)選的，所述采用原子層沉積ALD工藝在所述第二通孔中淀積反烙絲層，包括，采 用原子層沉積ALD工藝在所述第二通孔中淀積Hf〇2層，Al2〇3層，Zr〇2層，Ta2〇5層或La2〇3層中 的一層或多層。
[0130] 優(yōu)選的，所述采用原子層沉積ALD工藝在所述第二通孔中淀積反烙絲層，包括，
[0131] 采用原子層沉積ALD工藝在所述第二通孔中淀積Si化層，Si3N4層，氮氧化娃層，或 非晶娃層中的一層或多層；
[0132] 采用原子層沉積ALD工藝在所述第二通孔中淀積冊(cè)化層，A12化層，Zr〇2層，Ta2化層， 或La2〇3層中的一層或多層。
[0133] 優(yōu)選的，所述反烙絲層的厚度小于1000A。
[0134] 優(yōu)選的，所述反烙絲層的厚度小于100A。
[0135] 優(yōu)選的，所述在所述第一金屬間電介質(zhì)層和所述第一電極上形成第二金屬間電介 質(zhì)層之前，還包括:化學(xué)機(jī)械拋光第一金屬間電介質(zhì)層，去除所述第一金屬間電介質(zhì)層上表 面的第一電極。優(yōu)選的，所述在所述第二金屬間電介質(zhì)層和所述第二電極上形成第二互連 層之前，還包括:化學(xué)機(jī)械拋光第二金屬間電介質(zhì)層，去除所述第二金屬間電介質(zhì)層上表面 的反烙絲層和第二電極。
[0136] 優(yōu)選的，所述在所述第一通孔中淀積第一導(dǎo)電材料之前，還包括:在所述第一通孔 中形成第一粘接層和/或第一阻擋層。
[0137] 優(yōu)選的，所述在所述反烙絲層上淀積第二導(dǎo)電材料之前，還包括:在所述第二通孔 中形成第二粘接層和/或第二阻擋層。
[0138] 優(yōu)選的，所述第二通孔與所述第一通孔的橫截面積相同。
[0139] 優(yōu)選的，所述第二通孔的橫截面積小于所述第一通孔的橫截面積。
[0140] 優(yōu)選的，所述第二通孔的橫截面積大于所述第一通孔的橫截面積。
[0141 ]優(yōu)選的，所述第二電極和所述反烙絲層位于所述第二通孔內(nèi)。
[0142] 優(yōu)選的，所述反烙絲層的臺(tái)階覆蓋率高于95%。
[0143] 與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果為：
[0144] 由于本發(fā)明反烙絲存儲(chǔ)器中，采用至少一層高介電常數(shù)K介質(zhì)層作為反烙絲層，僅 需薄薄的一層即可起到反烙絲結(jié)構(gòu)中的絕緣作用，當(dāng)所述反烙絲層被預(yù)設(shè)電壓擊穿后，比 現(xiàn)有的反烙絲結(jié)構(gòu)的電阻低，從而使本發(fā)明的存儲(chǔ)器在編程后的整體電阻低，降低了應(yīng)用 此存儲(chǔ)器的電路的功耗。或者，在反烙絲結(jié)構(gòu)中，通過在通孔內(nèi)構(gòu)成反烙絲層，使得反烙絲 層限制于通孔內(nèi)，當(dāng)所述反烙絲層被預(yù)設(shè)電壓擊穿后，具有比現(xiàn)有的反烙絲結(jié)構(gòu)更低的電 阻，從而使本發(fā)明的反烙絲結(jié)構(gòu)整體電阻低，降低了電路的功耗。
【附圖說明】
[0145] 為了更清楚地說明本申請(qǐng)實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使 用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請(qǐng)的一些實(shí)施例，對(duì)于 本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可W根據(jù)運(yùn)些附圖獲得其 他的附圖。
[0146] 圖1是現(xiàn)有技術(shù)反烙絲存儲(chǔ)器的剖面的結(jié)構(gòu)示意圖；
[0147] 圖2是本發(fā)明實(shí)施例一提供的存儲(chǔ)器的結(jié)構(gòu)示意圖；
[0148] 圖3是本發(fā)明實(shí)施例S提供的存儲(chǔ)器的結(jié)構(gòu)示意圖；
[0149] 圖4是本發(fā)明實(shí)施例四提供的存儲(chǔ)器的結(jié)構(gòu)示意圖；
[0150] 圖5是本發(fā)明實(shí)施例一提供的存儲(chǔ)器的制造工藝流程圖；
[0151 ]圖6是本發(fā)明實(shí)施例=提供的存儲(chǔ)器的制造工藝流程圖；
[0152] 圖7是本發(fā)明實(shí)施例四提供的存儲(chǔ)器的制造工藝流程圖；
[0153] 圖8是本發(fā)明實(shí)施例五提供的反烙絲結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0154] 圖9是本發(fā)明實(shí)施例六提供的反烙絲結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0155] 圖10是本發(fā)明實(shí)施例屯提供的反烙絲結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0156] 圖11是本發(fā)明實(shí)施例八提供的反烙絲結(jié)構(gòu)的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0157] 下面將結(jié)合本申請(qǐng)實(shí)施例中的附圖，對(duì)本申請(qǐng)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實(shí)施例僅僅是本申請(qǐng)一部分實(shí)施例，而不是全部的實(shí)施例?；?本申請(qǐng)中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他 實(shí)施例，都屬于本申請(qǐng)保護(hù)的范圍。
[0158] 如【背景技術(shù)】所述，在實(shí)際應(yīng)用過程中，反烙絲存儲(chǔ)器在編程后雖然呈低阻狀態(tài)，但 是其實(shí)際電阻仍然較高，因此，會(huì)導(dǎo)致應(yīng)用此反烙絲存儲(chǔ)器的電路功耗高。
[0159] 有鑒于此，本發(fā)明提出一種反烙絲存儲(chǔ)器及其制作方法，包括:相對(duì)設(shè)置的兩個(gè)金 屬電極層，所述金屬電極層間設(shè)置有反烙絲層，所述反烙絲層與所述兩個(gè)金屬電極層電連 接，所述反烙絲層包括至少一層高介電常數(shù)K介質(zhì)層。
[0160] 由于本發(fā)明存儲(chǔ)器中，采用金屬電極層作為導(dǎo)電電極層，電阻相對(duì)較低。并且，采 用至少一層高介電常數(shù)K介質(zhì)層作為反烙絲層，僅需薄薄的一層即可起到反烙絲結(jié)構(gòu)中的 絕緣作用。當(dāng)所述反烙絲層被預(yù)設(shè)電壓擊穿后，相比于現(xiàn)有的反烙絲結(jié)構(gòu)中擊穿后的的絕 緣層的電阻低，從而使本發(fā)明的存儲(chǔ)器在編程后的整體電阻低，降低了應(yīng)用此存儲(chǔ)器的電 路的功耗。
[0161] 或者，在反烙絲結(jié)構(gòu)中，通過在通孔內(nèi)構(gòu)成反烙絲層，使得反烙絲層限制于通孔 內(nèi)，當(dāng)所述反烙絲層被預(yù)設(shè)電壓擊穿后，具有比現(xiàn)有的反烙絲結(jié)構(gòu)更低的電阻，從而使本發(fā) 明的反烙絲結(jié)構(gòu)整體電阻低，降低了電路的功耗。
[0162] 進(jìn)一步的，將反烙絲層設(shè)置于通孔內(nèi)，采用自對(duì)準(zhǔn)工藝即可形成相應(yīng)的結(jié)構(gòu)，工藝 上易于實(shí)現(xiàn)，避免了現(xiàn)有技術(shù)中制作反烙絲結(jié)構(gòu)中復(fù)雜的光刻程序。
[0163] W上是本發(fā)明的中屯、思想，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例 中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例， 而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞 動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0164] 實(shí)施例一
[0165] 本實(shí)施例提供一種反烙絲存儲(chǔ)器及其制作方法，如圖2所示，包括:相對(duì)設(shè)置的兩 個(gè)金屬電極層211和221，其中，第一金屬電極211，第二金屬電極221，所述金屬電極層間設(shè) 置有反烙絲層231，所述反烙絲層與所述兩個(gè)金屬電極層電連接，所述反烙絲層包括至少一 層高介電常數(shù)K介質(zhì)層。
[0166] 具體的，在本實(shí)施例中，所述高介電常數(shù)K介質(zhì)層為介電常數(shù)K值大于6的介質(zhì)層， 更優(yōu)的，在本發(fā)明其他實(shí)施例中，所述高介電常數(shù)K介質(zhì)層的介電常數(shù)K值大于8。
[0167] 在本實(shí)施例中，所述高介電常數(shù)K介質(zhì)層的厚度小于筑)(化，更優(yōu)的，在本發(fā)明其他 實(shí)施例中，所述高介電常數(shù)K介質(zhì)層的厚度小于，100A。
[0168] 需要說明的是，高介電常數(shù)K介質(zhì)層即高K材料的介質(zhì)層。高K介質(zhì)層中的K為電子 學(xué)的工程術(shù)語，源于希臘文Kappa，代表介電常數(shù)。
[0169] 在本實(shí)施例中，所述高K介質(zhì)層通過原子層沉積(ALD)工藝形成，因此可W制作出 厚度小于500A的K介質(zhì)層。并且，ALD工藝在保證高K介質(zhì)層在厚度足夠薄的同時(shí)，還可W保 證高K介質(zhì)層漏電流也很小。
[0170] 具體的，所述高介電常數(shù)K介質(zhì)層可W為S氧化二侶Al2〇3介質(zhì)層、S氧化二銅 1曰2化介質(zhì)層、二氧化錯(cuò)化化介質(zhì)層、五氧化二粗化2〇5介質(zhì)層或二氧化給Hf化介質(zhì)層中任意 一種介質(zhì)層。作為反烙絲層，上述材料均可實(shí)現(xiàn)編程前高阻狀態(tài)，編程后，擊穿呈低阻狀態(tài)。
[0171] 本方案中的存儲(chǔ)器在編程后便不可更改。
[0172] 在本實(shí)施例中，所述反烙絲層231與所述金屬電極層之間還包括:與所述反烙絲層 電接觸的粘接層;更優(yōu)的，在本實(shí)施例中，所述粘接層上還可W設(shè)置與所述粘接層電接觸的 阻擋層。其中，所述粘接層作為所述反烙絲層與其他導(dǎo)電材料之間的過渡，用于使所述反烙 絲層與其他材料緊密接合。
[0173] 具體的，所述粘接層和阻擋層可W為Ti ,TiNJa或者化N。
[0174] 在本發(fā)明的其他實(shí)施例中，所述粘接層和阻擋層可W為不同的兩種材料，也可W 設(shè)置為一種材料，如Ti,通過增加所述Ti層的厚度，即可實(shí)現(xiàn)其同時(shí)作為粘接層和阻擋層的 作用。
[0175] 并且，所述粘接層和阻擋層可W設(shè)置于所述反烙絲層231與第二金屬電極層221之 間，也可W設(shè)置于所述反烙絲層231與第一金屬電極層211之間。當(dāng)所述粘接層和阻擋層設(shè) 置于所述反烙絲層231與第二金屬電極層221之間時(shí)，所述設(shè)置的順序自下而上依次為反烙 絲層231、粘接層、阻擋層、第二金屬電極層221。當(dāng)所述粘接層和阻擋層設(shè)置于所述反烙絲 層231第一金屬電極層211之間時(shí)，所述設(shè)置的順序自下而上依次為第一金屬電極層211、阻 擋層、粘接層、反烙絲層231。
[0176] 在本實(shí)施例中，在所述第一金屬電極和所述第二金屬電極兩端施加預(yù)設(shè)電壓，可 W使所述高K介質(zhì)層被擊穿，即實(shí)現(xiàn)了對(duì)OTP存儲(chǔ)器的編程。
[0177] 對(duì)應(yīng)的，制作上述反烙絲存儲(chǔ)器的方法包括：
[0178] 步驟SllO:形成第一金屬電極層。
[0179] 第一金屬電極層211按照器件結(jié)構(gòu)所屬集成電路中電路連接要求形成。
[0180] 具體的，本步驟可W通過淀積工藝形成第一金屬層。
[0181] 步驟S120:形成反烙絲層，所述反烙絲層包括至少一層高介電常數(shù)K介質(zhì)層。
[0182] 具體的，采用ALD工藝在所述第一金屬電極層211對(duì)應(yīng)位置形成所述反烙絲層，所 述反烙絲層包括至少一層高介電常數(shù)K介質(zhì)層。
[0183] 由于ALD工藝可W制作出厚度小于500A的K介質(zhì)層，從而形成較薄的反烙絲層。并 且，ALD工藝在保證高K介質(zhì)層在厚度足夠薄的同時(shí)，還可W保證高K介質(zhì)層漏電流也很小。
[0184] 步驟S130:相對(duì)第一金屬電極層，形成第二金屬電極層221。
[0185] 具體的，相對(duì)第一金屬電極層，在所述反烙絲層上形成第二金屬電極層221。
[0186] 其中，所述反烙絲層形成于所述第一金屬電極層和第二金屬電極層之間，并與所 述第一金屬電極層和第二金屬電極層形成電連接。
[0187] 并且，在本發(fā)明的實(shí)施例中，所述形成反烙絲層之后，還包括：
[0188] 步驟S121:在所述反烙絲層的上表面形成粘接層，所述粘接層與所述反烙絲層電 接觸。
[0189] 步驟S122:在所述粘接層的上表面形成阻擋層，所述阻擋層與所述粘接層電接觸。
[0190] 本實(shí)施例提供的存儲(chǔ)器中，采用金屬電極層作為導(dǎo)電電極層，電阻相對(duì)較低。并 且，采用至少一層高K介質(zhì)層作為反烙絲層，僅需薄薄的一層即可起到反烙絲結(jié)構(gòu)中的絕緣 作用。當(dāng)所述反烙絲層被預(yù)設(shè)電壓擊穿后，相比于現(xiàn)有的反烙絲結(jié)構(gòu)中擊穿后的的絕緣層 的電阻低，從而使本發(fā)明的存儲(chǔ)器在編程后的整體電阻低，降低了應(yīng)用此存儲(chǔ)器的電路的 功耗。
[0191] 實(shí)施例二
[0192] 與實(shí)施例一不同，本實(shí)施例中的所述反烙絲層為疊層。所述疊層中至少包括一層 高介電常數(shù)K介質(zhì)層。
[0193] 具體的，所述反烙絲層為由多個(gè)高介電常數(shù)K介質(zhì)層構(gòu)成的疊層，所述多個(gè)高介電 常數(shù)K介質(zhì)層分別為不同的高介電常數(shù)K材料。
[0194] 或者，所述反烙絲層為由一個(gè)所述高介電常數(shù)K介質(zhì)層與氧化層構(gòu)成的疊層。
[01%]或者，所述反烙絲層為由一個(gè)所述高介電常數(shù)K介質(zhì)層與氮化娃層構(gòu)成的疊層。 [0196]其中，由多個(gè)高介電常數(shù)K介質(zhì)層構(gòu)成的疊層為：
[0197] S氧化二侶Al2〇3介質(zhì)層、S氧化二銅La2〇3介質(zhì)層、二氧化錯(cuò)化化介質(zhì)層、五氧化二 粗化地5介質(zhì)層W及二氧化給Hf化介質(zhì)層中任意多個(gè)介質(zhì)層構(gòu)成的疊層。
[0198]所述由一個(gè)所述高介電常數(shù)K介質(zhì)層與氧化娃層構(gòu)成的疊層為：
[01"] S氧化二侶Al2〇3介質(zhì)層、S氧化二銅La2〇3介質(zhì)層、二氧化錯(cuò)化化介質(zhì)層、五氧化二 粗化地5介質(zhì)層或二氧化給Hf化介質(zhì)層中任意一個(gè)介質(zhì)層與氧化娃Si化構(gòu)成的疊層。
[0200] 在本實(shí)施例中，通過將所述高介電常數(shù)K介質(zhì)層制作為疊層結(jié)構(gòu)，通過對(duì)不同結(jié)構(gòu) 和性質(zhì)的高介電常數(shù)K材料進(jìn)行合理設(shè)置，從而進(jìn)一步提高器件的性能。
[0201] W二氧化錯(cuò)Zr化介質(zhì)層為例，由于二氧化錯(cuò)Zr化為晶體結(jié)構(gòu)，其具有較高的介電常 數(shù)K，但是，二氧化錯(cuò)Zr化介質(zhì)層的漏電流卻較大。通過在所述二氧化錯(cuò)Zr化介質(zhì)層上疊加一 層=氧化二侶Al2〇3介質(zhì)層或者氧化娃Si化介質(zhì)層，形成的疊層，即可W有較高的介電常數(shù) K，還可W具有較小的漏電流。
[0202] 其中，所述疊層的厚度可W根據(jù)實(shí)際需要設(shè)計(jì)的盡量薄，疊層越薄，編程后的OTP 器件結(jié)構(gòu)的OTP存儲(chǔ)器的電阻越小。
[0203] 對(duì)應(yīng)的，制作上述反烙絲存儲(chǔ)器的方法與實(shí)施例一的方法不同的是，步驟S120具 體分為W下步驟：
[0204] 步驟S221:采用ALD工藝形成第一分層。
[0205] 其中，所述第一分層的材料可W為S氧化二侶Al2〇3、S氧化二銅La2〇3、二氧化錯(cuò) Zr〇2、五氧化二粗化2化介質(zhì)層或者二氧化給冊(cè)化中的一種。
[0206] 步驟S222:采用ALD工藝在所述第一分層上形成第二分層。
[0207] 其中，所述第二分層的材料可W為S氧化二侶Al2〇3、S氧化二銅La2〇3、二氧化錯(cuò) Zr化、、五氧化二粗化2化介質(zhì)層、二氧化給冊(cè)化、氧化娃Si化或者氮化娃中的一種。但是，所述 第二分層的材料不同于所述第一分層。
[0208] 在本實(shí)施例中，具有雙層結(jié)構(gòu)的疊層可W通過上述步驟實(shí)現(xiàn)，當(dāng)所述反烙絲層具 有兩層W上的疊層結(jié)構(gòu)時(shí)，可W根據(jù)其疊層結(jié)構(gòu)進(jìn)行逐層疊加，如Al2〇3/Hf〇2/Al2〇3/Hf〇2疊 層具有4層結(jié)構(gòu)，可W通過4次ALD工藝形成所述4層疊層。
[0209] 本實(shí)施例提供的存儲(chǔ)器中，采用金屬電極層作為導(dǎo)電電極層，電阻相對(duì)較低。并 且，采用至少一層高K介質(zhì)層作為反烙絲層，僅需薄薄的一層即可起到反烙絲結(jié)構(gòu)中的絕緣 作用。當(dāng)所述反烙絲層被預(yù)設(shè)電壓擊穿后，相比于現(xiàn)有的反烙絲結(jié)構(gòu)中擊穿后的的絕緣層 的電阻低，從而使本發(fā)明的存儲(chǔ)器在編程后的整體電阻低，降低了應(yīng)用此存儲(chǔ)器的電路的 功耗。
[0210] 實(shí)施例S
[0211] 與上述實(shí)施例不同的是，本實(shí)施例提供了一種反烙絲存儲(chǔ)器，如圖3所示，所述存 儲(chǔ)器相對(duì)設(shè)置的兩個(gè)金屬電極層間還設(shè)置有：
[0212] 介質(zhì)層341，所述介質(zhì)層設(shè)置于一個(gè)金屬電極層311與所述反烙絲層331之間。
[0213] 具體的，所述介質(zhì)層為氧化娃Si化。
[0214] 所述介質(zhì)層中設(shè)置有通孔351，所述通孔垂直于所述一個(gè)金屬電極層表面。
[0215] 所述通孔中填充有導(dǎo)電材料，所述導(dǎo)電材料電連接所述一個(gè)金屬電極層與所述反 烙絲層。
[0216] 具體的，所述導(dǎo)電材料可W為金屬鶴。
[0217] 并且，所述通孔的數(shù)量可W根據(jù)實(shí)際情況設(shè)定。在本實(shí)施例中，將通孔設(shè)置為1個(gè)。
[0218] 在本發(fā)明的其他實(shí)施例中，還可W設(shè)置粘接層(例如TiN粘接層），所述粘接層可W 位于所述介質(zhì)層和所述反烙絲層之間，并與所述反烙絲層電接觸。
[0219] 對(duì)應(yīng)的，上述反烙絲存儲(chǔ)器的制造方法包括：
[0220] 步驟S310:形成第一金屬電極層311。
[0221] 第一金屬電極層311按照器件結(jié)構(gòu)所屬集成電路中電路連接要求形成。
[0222] 具體的，所述第一金屬電極層可W為添加了銅化和Si的侶合金。
[0223] 步驟S320:在所述第一金屬電極層的上表面形成介質(zhì)層341。
[0224] 具體的，所述介質(zhì)層341為氧化娃Si化。
[0225] 步驟S330:刻蝕所述介質(zhì)層，在所述介質(zhì)層中形成通孔351，所述通孔垂直于所述 第一金屬電極層的上表面。
[0226] 具體的，采用干法刻蝕刻蝕所述介質(zhì)層，在本發(fā)明的其他實(shí)施例中，也可使用濕法 刻蝕刻蝕所述介質(zhì)層。
[0227] 步驟S340:采用導(dǎo)電材料完全填充所述通孔，所述導(dǎo)電材料與所述第一金屬電極 層形成電接觸。
[0228] 具體的，所述導(dǎo)電材料可W為金屬鶴。
[0229] 并且，在本步驟中，所述金屬鶴可W通過化學(xué)氣相沉積法(CVD)沉積得到。
[0230] 在本步驟中，采用導(dǎo)電材料完全填充所述通孔后，還可W通過化學(xué)機(jī)械研磨(CMP) 工藝研磨所述介質(zhì)層上表面，使所述介質(zhì)層上表面保持平坦。
[0231] 步驟S350:采用化學(xué)機(jī)械研磨CMP工藝磨平所述介質(zhì)層的上表面；
[0232] 通過所述CMP工藝，將填充所述通孔時(shí)，超出所述介質(zhì)層上表面的導(dǎo)電材料去除， 使得所述介質(zhì)層的上表面僅有通孔中具有導(dǎo)電材料。
[0233] 步驟S360:在所述介質(zhì)層的上表面形成反烙絲層331，所述反烙絲層通過所述導(dǎo)電 材料與所述第一金屬電極層形成電連接。
[0234] 具體的，采用ALD工藝在所述第一金屬電極層311對(duì)應(yīng)位置形成所述反烙絲層，所 述反烙絲層包括至少一層高介電常數(shù)K介質(zhì)層。
[0235] 并且，在本步驟中，還可W包括必要的光刻W及刻蝕工藝，W形成特定形狀的反烙 絲層。
[0236] 其中，本實(shí)施例中所述反烙絲層為=氧化二侶Al2〇3介質(zhì)層。
[0237] 由于ALD工藝可W制作出厚度小于500A的K介質(zhì)層，從而形成較薄的反烙絲層。并 且，ALD工藝在保證高K介質(zhì)層在厚度足夠薄的同時(shí)，還可W保證高K介質(zhì)層漏電流也很小。
[0238] 在本發(fā)明其他實(shí)施例中，還可W在在所述介質(zhì)層與所述反烙絲層間形成所述粘接 層(例如TiN粘接層），所述粘接層分別與所述通孔中的導(dǎo)電材料和反烙絲層電接觸。
[0239] 步驟S370:相對(duì)第一金屬電極層，在所述反烙絲層的上表面形成第二金屬電極層 321;所述反烙絲層與所述第二金屬電極層形成電接觸。
[0240] 在本實(shí)施例中，由于通過通孔連接所述反烙絲層于金屬電極層，可W使所述反烙 絲結(jié)構(gòu)的截面面積更小，從而在單位面積的集成電路板上上制作更多的器件，增加器件在 單位面積的集成電路板上的密度。
[0241] 本實(shí)施例提供的存儲(chǔ)器中，采用金屬電極層作為導(dǎo)電電極層，電阻相對(duì)較低。并 且，采用至少一層高K介質(zhì)層作為反烙絲層，僅需薄薄的一層即可起到反烙絲結(jié)構(gòu)中的絕緣 作用。當(dāng)所述反烙絲層被預(yù)設(shè)電壓擊穿后，相比于現(xiàn)有的反烙絲結(jié)構(gòu)中擊穿后的的絕緣層 的電阻低，從而使本發(fā)明的存儲(chǔ)器在編程后的整體電阻低，降低了應(yīng)用此存儲(chǔ)器的電路的 功耗。
[02創(chuàng)實(shí)施例四
[0243] 與上述實(shí)施例不同的是，本實(shí)施例提供了一種反烙絲存儲(chǔ)器，如圖4所示，所述存 儲(chǔ)器相對(duì)設(shè)置的兩個(gè)金屬電極層411和421間設(shè)置有：
[0244] 介質(zhì)層，所述介質(zhì)層設(shè)置于所述兩個(gè)金屬電極層之間。
[0245] 在本實(shí)施例中，所述介質(zhì)層包括第一介質(zhì)層441和第二介質(zhì)層442,所述第一介質(zhì) 層441和第二介質(zhì)層442采用相同的材料，通過相同的工藝制作得到。
[0246] 所述介質(zhì)層中設(shè)置有通孔，所述通孔垂直于所述金屬電極層表面。
[0247] 在本實(shí)施例中，所述通孔包括第一通孔451和第二通孔452。所述第二通孔452與所 述第一通孔451位于相同的位置，且具有相同的方向。
[0248] 所述通孔中設(shè)置有反烙絲層430,具體的，所述反烙絲層設(shè)置于所述第二通孔中， 所述反烙絲層電接觸所述第一通孔中的導(dǎo)電材料。
[0249] 并且，在所述第二通孔中，在所述反烙絲層上填充有導(dǎo)電材料，所述通孔兩端的導(dǎo) 電材料分別電連接所述反烙絲至所述兩個(gè)金屬電極層。
[0250] 更優(yōu)的，在本實(shí)施例中，在所述反烙絲層的上表面設(shè)置有粘接層460 W及阻擋層 470,在所述阻擋層470的上表面填充導(dǎo)電材料W電連接所述反烙絲至金屬電極。
[0251 ]對(duì)應(yīng)的，上述反烙絲存儲(chǔ)器的制造方法包括：
[0252] 步驟S401:形成第一金屬電極層。
[0253] 第一金屬電極層411按照器件結(jié)構(gòu)所屬集成電路中電路連接要求形成。
[0254] 具體的，所述第一金屬電極層可W為添加了銅化和Si的侶合金。
[02W]步驟S402:在所述第一金屬電極層的上表面形成第一介質(zhì)層441。
[0256] 具體的，所述第一介質(zhì)層441為氧化娃Si化。
[0257] 步驟S403:刻蝕所述第一介質(zhì)層，在所述第一介質(zhì)層中形成第一通孔，所述第一通 孔垂直于所述第一金屬電極層的上表面。
[0258] 具體的，采用干法刻蝕刻蝕所述第一介質(zhì)層，在本發(fā)明的其他實(shí)施例中，也可使用 濕法刻蝕刻蝕所述第一介質(zhì)層。
[0259] 步驟S404:采用導(dǎo)電材料填充所述第一通孔451，所述導(dǎo)電材料與所述第一金屬電 極層形成電接觸。
[0260] 具體的所述導(dǎo)電材料可W為金屬鶴。
[0261] 并且，在本步驟中，所述金屬鶴可W通過化學(xué)氣相沉積法(CVD)沉積在所述第一通 孔中。
[0262] 步驟S405:采用化學(xué)機(jī)械研磨CMP工藝磨平所述第一介質(zhì)層的上表面。
[0263] 具體的，所述CMP工藝，將填充所述通孔時(shí)，超出所述介質(zhì)層上表面的導(dǎo)電材料去 除，使得所述介質(zhì)層的上表面僅有通孔中具有導(dǎo)電材料。步驟S406:在所述第一介質(zhì)層的上 表面形成覆蓋所述通孔的第二介質(zhì)層442。
[0264] 步驟S407:在所述第一介質(zhì)層的第一通孔位置刻蝕所述第二介質(zhì)層，形成貫穿第 二介質(zhì)層的第二通孔452。
[0265] 具體的，采用干法刻蝕刻蝕所述第二介質(zhì)層，在本發(fā)明的其他實(shí)施例中，也可使用 濕法刻蝕刻蝕所述第二介質(zhì)層。
[0266] 步驟S408:在所述第二通孔中形成反烙絲層430，所述反烙絲層通過所述第一通孔 451中的導(dǎo)電材料與所述第一金屬電極層形成電接觸。
[0267] 具體的，采用ALD工藝在所述第二通孔452對(duì)應(yīng)位置形成所述反烙絲層，所述反烙 絲層包括至少一層高介電常數(shù)K介質(zhì)層。
[0268] 其中，本實(shí)施例中所述反烙絲層為=氧化二侶Al2〇3。
[0269] 由于ALD工藝可W制作出厚度小于500A的K介質(zhì)層，從而形成較薄的反烙絲層。并 且，ALD工藝在保證高K介質(zhì)層在厚度足夠薄的同時(shí)，還可W保證高K介質(zhì)層漏電流也很小。
[0270] 步驟S409:在所述第二通孔中填充導(dǎo)電材料至第二介質(zhì)層442上表面。
[0271] 具體的，在本步驟中，采用金屬鶴繼續(xù)填充所述第二通孔452至介質(zhì)層上表面。
[0272] 步驟S410:采用化學(xué)機(jī)械研磨CMP工藝磨平所述第二介質(zhì)層的上表面。
[0273] 具體的，采用化學(xué)機(jī)械研磨(CMP)工藝研磨所述第二介質(zhì)層的上表面，使所述第二 介質(zhì)層上表面保持平坦，并且，通過所述CMP工藝，將填充所述通孔時(shí)，超出所述第二介質(zhì)層 上表面的導(dǎo)電材料去除，使得所述第二介質(zhì)層的上表面僅有通孔中具有導(dǎo)電材料。
[0274] 步驟S411:相對(duì)第一金屬電極層，在所述第二介質(zhì)層的上表面形成第二金屬電極 層;所述第二金屬電極層與所述第二介質(zhì)層通孔中的導(dǎo)電材料形成電接觸。
[0275] 更優(yōu)的，在本方法步驟408后，還可W包括：
[0276] 步驟4081:在所述反烙絲層的上表面形成粘接層，所述粘接層與所述反烙絲層電 接觸。
[0277] 具體的，所述粘接層可W通過淀積化材料形成。
[0278] 步驟4082:在所述粘接層的上表面形成阻擋層，所述阻擋層與所述粘接層電接觸。
[0279] 具體的，所述阻擋層可W通過淀積化N材料形成。
[0280] 本實(shí)施例提供的存儲(chǔ)器中，采用金屬電極層作為導(dǎo)電電極層，電阻相對(duì)較低。并 且，采用至少一層高K介質(zhì)層作為反烙絲層，僅需薄薄的一層即可起到反烙絲結(jié)構(gòu)中的絕緣 作用。當(dāng)所述反烙絲層被預(yù)設(shè)電壓擊穿后，相比于現(xiàn)有的反烙絲結(jié)構(gòu)中擊穿后的的絕緣層 的電阻低，從而使本發(fā)明的存儲(chǔ)器在編程后的整體電阻低，使得應(yīng)用此存儲(chǔ)器的電路，信號(hào) 傳輸?shù)难訒r(shí)降低，工作頻率升高，從而降低了所述電路的功耗。
[0281 ]實(shí)施例五
[0282] 圖8示意性地示出了根據(jù)本發(fā)明的實(shí)施例的反烙絲結(jié)構(gòu)100,如圖所示，反烙絲結(jié) 構(gòu)100包含一個(gè)位于底部的第一電極層106,位于第一電極層106上的金屬間電介質(zhì)層(IMD) 104, W及，穿過所述金屬間電介質(zhì)層的通孔102,所述通孔暴露出部分所述第一電極層。反 烙絲層110和位于所述反烙絲層上的第二電極112,被配置或自對(duì)準(zhǔn)到通孔102中，互連層 108可配置到第二電極112和IMD層104上。
[0283] 在本實(shí)施例中，第一電極層106可淀積在襯底上(未顯示），該襯底可為集成電路結(jié) 構(gòu)中的任意絕緣層。第一電極層106可通過接觸傳導(dǎo)層或接觸絕緣層中的通孔連接到其它 傳導(dǎo)層。第一電極層106可為導(dǎo)電的單層材料，例如侶，侶-娃-銅合金，銅，鶴，鐵，粗，氮化 鐵，氮化粗，金屬娃化物，或類似物?？商娲兀谝浑姌O層106可W是導(dǎo)電材料層的堆疊。例 如，第一電極層106可W包括一侶層或侶-娃-銅合金層，一位于侶層或侶-娃-銅合金層上方 和/或下方的第一阻擋層和/或第一粘接層。其中，所述第一阻擋層和第一粘接層均為導(dǎo)電 層，用于阻擋層的合適材料包括并且不限于金屬鐵和粗或金屬鐵和粗的氮化物，用于粘接 層的合適材料包括并且不限于金屬鐵或粗，或類似物。第一電極層106可W使用本領(lǐng)域已知 的普通技術(shù)中的一個(gè)淀積工藝來形成。第一電極層106的厚度范圍可從.5:00朵到ioooqA。
[0284] 第一電極層106上可淀積IMD層104。用于IMD層104的合適材料包括并且不限于二 氧化娃，氮化娃，或氮氧化娃。IMD層104可W使用本領(lǐng)域已知的普通技術(shù)中的一個(gè)CVD或PVD 或其它合適淀積工藝中來淀積。IMD層104的厚度范圍可從IOOA到200004。
[02化]通孔102可由IMD層104來提供。通孔102貫穿IMD層104,從而暴露第一電極層106的 一部分。通孔102可通過刻蝕工藝制成，該工藝可能設(shè)及使用光刻膠圖案化IMD層，刻蝕，剝 離光刻膠，清洗等本領(lǐng)域公知的普通技術(shù)。通孔102可在橫截面呈圓形，其直徑范圍從500A 至500〇a式。通孔102也可W是其它合適的形狀和尺寸。
[0286] 接著，反烙絲層110淀積到通孔102中。用于反烙絲層110的合適材料包括電介質(zhì)層 諸如氧化娃，氮化娃，氮氧化娃，非晶娃，或類似物。在一些優(yōu)選的實(shí)施例中，反烙絲層110包 括具有介電常數(shù)等于或大于8的高K電介質(zhì)材料?？捎玫母逰電介質(zhì)材料包括并且不限于 冊(cè)〇2，Al2〇3，Zr〇2，Ta2〇5或La2〇3。反烙絲層可為單層結(jié)構(gòu)或疊層結(jié)構(gòu)的電介質(zhì)薄膜。W示例方 式，反烙絲層可包含Si化層，Si3N4層，氮氧化娃層，或非晶娃的一層或多層，W及Hf化層， Al2〇3層，ZrOs層，Ta2化層，或La2〇3層中的一層或多層。反烙絲層可通過本領(lǐng)域所公知的普通 技術(shù)中的原子層淀積(ALD)來實(shí)現(xiàn)。反烙絲層的厚度可小于]OOOA，優(yōu)選小于500i，更優(yōu)選 小于lOOA。淀積的反烙絲層的臺(tái)階覆蓋率高于80%，優(yōu)選高于90%，更優(yōu)選高于95%。其 中，所述臺(tái)階覆蓋率，指的是膜層厚度的均勻度，具體的，臺(tái)階覆蓋率為膜層最薄處的厚度 與膜層最厚處的厚度的比值。
[0287] 接著，可淀積電傳導(dǎo)材料至通孔102W形成第二電極112。第二電極112可W填塞的 形式填到通孔中。合適的傳導(dǎo)材料包括并且不限于侶，侶-娃-銅合金，Cu,W，Ti，Ta，TiN， 化N，金屬娃化物，或類似物。第二電極112可由一層導(dǎo)電材料或多層導(dǎo)電材料的堆疊構(gòu)成。 第二電極112可通過本領(lǐng)域公知的普通技術(shù)中的ALD，CVD或其它淀積工藝來淀積形成。
[0288] 在淀積第二電極112之前，第二粘接層和/或第二阻擋層114可選擇性地淀積到通 孔102中的反烙絲層110上，所述第二粘接層為導(dǎo)電粘接層。用于阻擋層的合適材料包括并 且不限于金屬Ti或化或金屬Ti或化的氮化物。用于粘接層的合適材料包括并且不限于金屬 Ti, Ta,或類似物。
[0289] 拋光工藝諸如化學(xué)機(jī)械拋光（CMP)或無光刻的體刻蝕可實(shí)施來拋光所述IMD層 104, W去除IMD層104上表面上的反烙絲層，第二電極，和選擇性淀積的第二粘接層和/或第 二阻擋層等材料。拋光工藝可確保反烙絲層110,第二電極112,和選擇性淀積的第二粘接層 和/或第二阻擋層114在通孔102之內(nèi)。運(yùn)使得反烙絲層110和第二電極112, W及選擇性淀積 的第二粘接層和/或第二阻擋層114依靠IMD層104中的通孔102實(shí)現(xiàn)自對(duì)準(zhǔn)?？蒞看出，本實(shí) 施例可W采用普通的自對(duì)準(zhǔn)工藝制作形成反烙絲結(jié)構(gòu)，工藝上易于實(shí)現(xiàn)，避免了現(xiàn)有技術(shù) 中復(fù)雜的光刻工藝。
[0290] 互連層108可在拋光工藝之后淀積?；ミB層108可W是第二電極的延伸或?qū)⒌诙?極112電連接到的其它方式。互連層108可為單層導(dǎo)電材料諸如侶-娃-銅合金，Cu, W，Ti，Ta， TiN JaN,金屬娃化物，或類似物。互連層108也可為多層導(dǎo)電材料層的堆疊層。例如，互連層 108可包含一層侶或侶-娃-銅合金，和在侶或侶-娃-銅合金層上方或下方的阻擋層和/或粘 接層。用于阻擋層的合適材料包含但并不限于金屬Ti或化或金屬Ti或化的氮化物。用于粘 接層的合適材料包含但不限于金屬Ti ,Ta或類似物。第二電極可由本領(lǐng)域公知的普通技術(shù) 中的淀積工藝實(shí)現(xiàn)。第二電極的厚度范圍可從5〇()A到lOOOOA。
[0291] 可W看出，本實(shí)施例中的反烙絲結(jié)構(gòu)由第一電極層，一個(gè)位于第一電極層上的金 屬間電介質(zhì)層，W及一個(gè)金屬間電介質(zhì)通孔組成。該通孔貫穿金屬間電介質(zhì)層，暴露出至少 部分第一電極層。反烙絲層淀積在通孔中，并位于第一電極層的上方。第二電極置于通孔 中，并位于反烙絲層上。就其本身而論，第二電極和反烙絲層就能通過通孔實(shí)現(xiàn)自對(duì)準(zhǔn)?；?連層可置于第二電極和金屬間電介質(zhì)層上方?；ミB層可實(shí)現(xiàn)與通孔中的第二電極的電接 觸。
[02巧]實(shí)施例六
[0293]圖9示意性地示出了根據(jù)本實(shí)施例的反烙絲結(jié)構(gòu)200。如圖所示，反烙絲結(jié)構(gòu)200具 有雙孔結(jié)構(gòu)，在第一金屬間電介質(zhì)層(第一 IMD層)204中的第一通孔202和在第二金屬間電 介質(zhì)層(第二IMD層)208中的第二通孔206。第二通孔位于第一通孔上方，第二通孔的中軸線 與第一通孔的中軸線平行，所述第一通孔和所述第二通孔貫通為一個(gè)通孔。第一電極214位 于第一通孔202中，W及第二電極220位于第二通孔206中。
[0294]第一互連層210可淀積到襯底(未顯示）上，該襯底可為集成電路結(jié)構(gòu)中的任意絕 緣層。第一互連層210可通過與其他傳導(dǎo)層接觸或與絕緣層上的通孔接觸W連接到其它傳 導(dǎo)層。第一互連層210可用合適的導(dǎo)電材料諸如侶，侶-娃-銅合金，Cu，W，Ti，Ta，TiN，化N，金 屬娃化物，或類似物。第一互連層210可W是單層或多層導(dǎo)電材料層。例如，第一互連層210 可包含一侶層或侶-娃-銅合金層，一位于侶層或侶-娃-銅合金層的上方或下方的粘接層 和/或阻擋層，所述粘接層為導(dǎo)電粘接層。所述粘接層和所述組檔層均為導(dǎo)電層。用于阻擋 層的合適材料包含但不限于金屬Ti或化或金屬Ti或化的氮化物。用于粘接層的合適材料包 含但不限于金屬Ti, Ta,或類似物。第一互連層210可由本領(lǐng)域公知的普通技術(shù)中的淀積工 藝來實(shí)現(xiàn)。第一互連層210的厚度范圍可從500A到10000A。
[0巧日]第一 IMD層204可淀積到第一電極層210上。用于第一 IMD層的合適材料包括且不限 于二氧化娃，氮化娃，或氮氧化娃。第一 IMD層204可由本領(lǐng)域公知的普通技術(shù)之一的CVD或 PVD或其它合適淀積工藝來淀積。第一 IMD層204的厚度范圍可從IOOA到20000A。
[0296] 第一通孔202由第一 IMD層204提供。第一通孔202貫穿第一 IMD層204,暴露出部分 所述第一互連層210。第一通孔202可通過刻蝕工藝實(shí)現(xiàn)，該工藝可能設(shè)及使用光刻膠圖案 化IMD層204，刻蝕，剝離光刻膠，清洗等本領(lǐng)域公知的一些普通技術(shù)。第一通孔202的橫截面 可W是圓形，其直徑范圍為500A至50000A。第一通孔202也可W是其它合適的形狀和尺 寸。
[0297] 第一導(dǎo)電材料被淀積到第一通孔202中W形成第一電極214。第一電極214可通過 填塞的方式填到第一通孔202中。合適的導(dǎo)電材料包含且不限于侶，侶-娃-銅合金，Cu，W， Ti, Ta, TiN JaN,金屬娃化物，或類似物。第一電極214可由單層導(dǎo)電材料或者多層導(dǎo)電材料 的堆疊構(gòu)成。第一電極214可通過本領(lǐng)域內(nèi)公知的普通技術(shù)中的ALD，CVD或其它淀積工藝來 淀積實(shí)現(xiàn)。
[0298] 在所述第一通孔中淀積第一導(dǎo)電材料，形成第一電極214之前，第一粘接層和/或 第一阻擋層216可被淀積到第一通孔202中，所述第一粘接層為導(dǎo)電粘接層，第一粘接層和 第一阻擋層為導(dǎo)電層。用于阻擋層的合適材料包含但不限于金屬Ti或化或金屬Ti或化的氮 化物。用于粘接層的合適材料包含且不限于金屬Ti, Ta或類似物。
[0299] 在所述第一金屬間電介質(zhì)層和所述第一電極上形成第二金屬間電介質(zhì)層之前，拋 光工藝諸如化學(xué)機(jī)械拋光(CMP)或無光刻的體刻蝕可實(shí)施來去除第一 IMD層204上表面上的 第一電極材料，和選擇性淀積的阻擋層和/或粘接層材料。第二IMD層208被淀積到第一 IMD 層204和第一通孔202中的第一電極214上。
[0300] 第二IMD層208被隨后淀積到第一 IMD層204和第一通孔202中的第一電極214上。用 于第二IMD層208的合適材料包含且不限于二氧化娃，氮化娃，或氮氧化娃。第二IMD層可通 過本領(lǐng)域內(nèi)所公知的普通技術(shù)中的CVD或PVD或其它合適淀積工藝來淀積實(shí)現(xiàn)。第二IMD層 的厚度范圍可從1OOA到20000A。
[0301] 第二通孔206接著由第二IMD層208來提供。第二通孔206貫穿第二IMD層208,由此 暴露出至少一部分的填充在第一通孔內(nèi)的第一電極214,所述第二通孔位于所述第一通孔 上方，所述第二通孔的中軸線與所述第一通孔的中軸線平行，所述第一通孔和所述第二通 孔貫通為一個(gè)通孔。第二通孔206可通過刻蝕工藝實(shí)現(xiàn)，該工藝設(shè)及用光刻膠圖案化第二 IMD層208,刻蝕，剝離光刻膠，清洗等本領(lǐng)域公知的普通技術(shù)之一。第二通孔206可W是橫截 面為圓形的形狀，其直徑范圍從彿OA到5撕撕A。第二通孔206也可W是其它合適的形狀 和尺寸。第二通孔206的形狀和尺寸可W和第一通孔202的形狀和尺寸大體相同。
[0302] 反烙絲層218被淀積到第二通孔206內(nèi)。用于反烙絲層218的合適材料包含電介質(zhì) 層諸如氧化娃，氮化娃，非晶娃，或類似物。在一些優(yōu)選的實(shí)施例中，反烙絲層218包含具有 介電常數(shù)等于或高于8的高K電介質(zhì)材料。合適的高K電介質(zhì)材料包含且不限于H?)2，Al2化， Zr化，Ta地5或La2〇3。反烙絲層218可W是單層結(jié)構(gòu)或疊層結(jié)構(gòu)的電介質(zhì)薄膜。W示例方式，反 烙絲層可包含Si化層，Si3N4層，氮氧化娃層，或非晶娃的一層或多層，W及Hf化層，Ab化層， 化化層，Tas化層，或La2〇3層中的一層或多層。反烙絲層218可通過本領(lǐng)域所公知的普通技術(shù) 中的原子層淀積(ALD)工藝來形成。反烙絲層218的厚度可小于1000A，優(yōu)選小于500A，更 優(yōu)選小于lOOA。淀積的反烙絲層的臺(tái)階覆蓋率高于80%，優(yōu)選高于90%，更優(yōu)選高于95%。
[0303] 第二導(dǎo)電材料被淀積到第二通孔206中W形成第二電極220。第二電極220可W填 塞的形式填入第二通孔206中。合適的導(dǎo)電材料包含且不限于侶-娃-銅合金，Cu,W，Ti，Ta， TiN JaN,金屬娃化物，或類似物。第二電極220可由單層導(dǎo)電材料或多層導(dǎo)電材料的堆疊構(gòu) 成。第二電極220可通過本領(lǐng)域內(nèi)公知的普通技術(shù)中的ALD，CVD或其它淀積工藝來淀積形 成。第二電極220的橫截面積與第一電極214的橫截面積大體相同或小于第一電極214的橫 截面積。
[0304] 在所述反烙絲層上淀積第二導(dǎo)電材料形成第二電極220之前，第二粘接層和/或第 二阻擋層222可被淀積到反烙絲層218上的第二通孔206中，所述第二粘接層為導(dǎo)電粘接層。 用于阻擋層的合適材料包含但不限于金屬Ti或化或金屬Ti或化的氮化物。用于粘接層的合 適材料包含且不限于金屬Ti ,Ta或類似物。
[0305] 在所述第二金屬間電介質(zhì)層和所述第二電極上形成第二互連層之前，拋光工藝諸 如化學(xué)機(jī)械拋光（CMP)或無光刻的體刻蝕可被實(shí)施W去除第二IMD層208表面上的反烙絲 層，第二電極，和選擇性淀積的第二阻擋層和/或第二粘接層材料。拋光工藝可確保反烙絲 層218,第二電極220,和選擇性淀積的第二阻擋層和/或第二粘接層222都在第二通孔內(nèi)，使 得反烙絲層218和第二電極220,和選擇性淀積的第二阻擋層和/或第二粘接層222沿著第二 通孔206實(shí)現(xiàn)自對(duì)準(zhǔn)。
[0306] 第二互連層212可在拋光工藝之后淀積。同第一互連層210類似，第二互連層212可 W是導(dǎo)電材料諸如侶，侶-娃-銅合金，Cu，W，Ti ,Ta，TiN,hN，金屬娃化物或類似物的單層結(jié) 構(gòu)?；蛘?，第二互連層212可W是多層導(dǎo)電材料的疊層結(jié)構(gòu)。例如，第二互連層212可包含一 侶層或侶-娃-銅合金層，和位于侶層或侶-娃-銅合金層上方或下方的阻擋層和/或粘接層。 用于阻擋層的合適材料包含但不限于金屬Ti或化或金屬Ti或化的氮化物。用于粘接層的合 適材料包含且不限于金屬Ti或化或類似物。第二互連層212可通過本領(lǐng)域所公知的普通技 術(shù)中的淀積工藝形成。第二電極212的厚度范圍可從500A至リ1()000A。
[0307] 可W看出，本實(shí)施例中，反烙絲結(jié)構(gòu)包括第一互連層，第二互連層，位于第一互連 層和第二互連層之間的第一金屬間電介質(zhì)層，穿過第一金屬間電介質(zhì)層并暴露出部分第一 互連層的第一通孔，第一電極位于第一通孔中，在通孔中第一電極和第一互連層實(shí)現(xiàn)電接 觸，第二金屬間電介質(zhì)層位于第一互連層和第二互連層之間并位于第一金屬電介質(zhì)層上 方，第二通孔穿過第二金屬間電介質(zhì)層。其中，第二通孔垂直置于第一層通孔上，第二層通 孔中的反烙絲層至少覆蓋部分第一電極，第二通孔中的第二電極位于在反烙絲層上，其中， 第二電極和第二互連層實(shí)現(xiàn)電接觸。就其本身而論，第二電極和反烙絲層在通孔中實(shí)現(xiàn)自 對(duì)準(zhǔn)。
[030引實(shí)施例屯
[0309] 圖10示意性地示出了本實(shí)施例中的反烙絲結(jié)構(gòu)300。其中，該反烙絲結(jié)構(gòu)300從很 多方面來看類似于圖9示出的反烙絲結(jié)構(gòu)200。例如，圖10示出的反烙絲結(jié)構(gòu)300也有雙孔結(jié) 構(gòu)，一個(gè)在第一 IMD層304中的第一通孔302和在第二IMD層308中的第二通孔306。第一通孔 302和第二通孔306是在兩互連層310和312之間垂直且中軸線重合布置的。在第一通孔302 中，第一電極314被淀積到其中。第一阻擋層和/或第一粘接層316可在第一電極314被淀積 和填入到第一通孔302之前淀積到第一通孔302中。在第二通孔306中，一ALD的反烙絲層318 被淀積到其中。用于反烙絲層的材料可W包含氧化娃，氮化娃，氮氧化娃，非晶娃和/或電介 質(zhì)層或W上討論的優(yōu)選具有介電常數(shù)等于或高于8的高K電介質(zhì)材料。具有高K電介質(zhì)材料 的反烙絲層318的厚度可小于1000A，優(yōu)選小于500A，要優(yōu)選小于100去。淀積的反烙絲層 的臺(tái)階覆蓋率高于80%，優(yōu)選高于90 %，更優(yōu)選高于95%。第二電極320被淀積到第二通孔 306中。之后，拋光工藝諸如化學(xué)機(jī)械拋光可實(shí)施來去除第二IMD層308表面上的反烙絲層， 第二電極，和選擇性淀積的第二阻擋層和/或第二粘接層材料。
[0310] 反烙絲結(jié)構(gòu)200和300之間的不同在圖10中可W看出，第二IMD層308中的第二通孔 306的橫截面積小于第一 IMD層304中的第一通孔302的橫截面積，然而在圖9中的反烙絲結(jié) 構(gòu)200中，第二IMD層208中的第二通孔206的橫截面積是和第一IMD層204中的第一通孔202 的橫截面積是大體一致的。因此，在圖9的反烙絲結(jié)構(gòu)200中，第一電極214和第一阻擋層和/ 或第一粘接層216都和第二通孔206中的反烙絲層218參與到反烙絲層218的擊穿過程，但在 圖10中的反烙絲結(jié)構(gòu)300中，只有和第二通孔306中的反烙絲層318接觸的一部分第一電極 314參與到反烙絲層318的擊穿過程。
[031U 實(shí)施例八
[0312] 圖11示意性地示出了根據(jù)本公開的備選實(shí)施例中的反烙絲結(jié)構(gòu)400。圖11示出的 反烙絲結(jié)構(gòu)400從很多方面來看類似于圖9示出的反烙絲結(jié)構(gòu)200。例如，圖11示出的反烙絲 結(jié)構(gòu)400也有雙孔結(jié)構(gòu)，一個(gè)在第一 IMD層404中的第一通孔402和在第二IMD層408中的第二 通孔406。第一通孔402和第二通孔406是在兩互連層410和412之間相互垂直且中軸線重合 布置的。在第一通孔402中，第一電極414被淀積到其中。第一阻擋層和/或第一粘接層416可 在第一電極414被淀積和填入到第一通孔402之前淀積到第一通孔402中。在第二通孔406 中，一ALD的反烙絲層418被淀積到其中。用于反烙絲層418的合適材料包含電介質(zhì)薄膜如氧 化娃、氮化娃、氮氧化娃、非晶娃或W上討論的優(yōu)選具有介電常數(shù)等于或高于8的高K電介質(zhì) 材料。反烙絲層418的厚度可小于loooA，優(yōu)選小于500A，更優(yōu)選小于100A。淀積的反烙絲 層的臺(tái)階覆蓋率高于80%，優(yōu)選高于90%，更優(yōu)選高于95%。第二電極420被淀積到第二通 孔406中。之后，拋光工藝諸如化學(xué)機(jī)械拋光或無光刻的體刻蝕可實(shí)施來去除第二IMD層表 面W上的反烙絲層，第二電極，和選擇性淀積的第二阻擋層和/或第二粘接層材料。
[0313] 反烙絲結(jié)構(gòu)200和400之間的不同在圖11中可W看出，第二IMD層408中的第二通孔 406的橫截面積大于第一 IMD層404中的第一通孔402的橫截面積，然而在圖9中的反烙絲結(jié) 構(gòu)200中，第二IMD層208中的第二通孔206的橫截面積是和第一IMD層204中的第一通孔202 的橫截面積是大體一致的。而本實(shí)施例中的第二通孔406的一部分會(huì)延伸到第一IMD層404 內(nèi)，并環(huán)繞在所述第一電極側(cè)面，所述反烙絲層邊緣臺(tái)階環(huán)繞所述第一電極側(cè)面，即第一通 孔402的一部分可被第二通孔406所包圍。第二通孔406中的反烙絲層418可在反烙絲層418 的底部形成一個(gè)凹口的臺(tái)階。在圖四示出的反烙絲結(jié)構(gòu)400中，反烙絲層的擊穿和導(dǎo)電溝道 的形成很可能發(fā)生在臺(tái)階424的交叉角落處。
[0314] 需要說明的是，本說明書中的各個(gè)實(shí)施例均采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重 點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似的部分互相參見即可。 對(duì)于裝置類實(shí)施例而言，由于其與方法實(shí)施例基本相似，所W描述的比較簡(jiǎn)單，相關(guān)之處參 見方法實(shí)施例的部分說明即可。
[0315] 最后，還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將 一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開來，而不一定要求或者暗示運(yùn)些實(shí)體或操作 之間存在任何運(yùn)種實(shí)際的關(guān)系或者順序。而且，術(shù)語"包括"、"包含"或者其任何其他變體意 在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那 些要素，而且還包括沒有明確列出的其他要素，或者是還包括為運(yùn)種過程、方法、物品或者 設(shè)備所固有的要素。在沒有更多限制的情況下，由語句"包括一個(gè)……"限定的要素，并不排 除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。
[0316] 為了描述的方便，描述W上裝置時(shí)W功能分為各種單元分別描述。當(dāng)然，在實(shí)施本 發(fā)明時(shí)可W把各單元的功能在同一個(gè)或多個(gè)軟件和/或硬件中實(shí)現(xiàn)。
[0317] W上對(duì)本申請(qǐng)所提供的一種反烙絲存儲(chǔ)器及其制作方法進(jìn)行了詳細(xì)介紹，本文中 應(yīng)用了具體個(gè)例對(duì)本申請(qǐng)的原理及實(shí)施方式進(jìn)行了闡述，W上實(shí)施例的說明只是用于幫助 理解本申請(qǐng)的方法及其核屯、思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本申請(qǐng)的思想， 在【具體實(shí)施方式】及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對(duì)本 申請(qǐng)的限制。
【主權(quán)項(xiàng)】
1. 一種反烙絲存儲(chǔ)器，其特征在于，包括:相對(duì)設(shè)置的兩個(gè)金屬電極層，所述金屬電極 層間設(shè)置有反烙絲層，所述反烙絲層與所述兩個(gè)金屬電極層電連接，所述反烙絲層包括至 少一層高介電常數(shù)K介質(zhì)層。2. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其特征在于，所述高介電常數(shù)K介質(zhì)層為介電常數(shù)K值 大于6的介質(zhì)層，且所述高介電常數(shù)K介質(zhì)層的厚度小于500A。3. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其特征在于，所述高介電常數(shù)K介質(zhì)層為： Ξ氧化二侶Al2〇3介質(zhì)層、Ξ氧化二銅La2〇3介質(zhì)層、二氧化錯(cuò)Ζι?2介質(zhì)層、五氧化二粗 化2化介質(zhì)層或二氧化給冊(cè)化介質(zhì)層。4. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其特征在于， 所述反烙絲層為由多個(gè)高介電常數(shù)Κ介質(zhì)層構(gòu)成的疊層，所述多個(gè)高介電常數(shù)Κ介質(zhì)層 分別為不同的高介電常數(shù)Κ材料； 或者，所述反烙絲層為由一個(gè)所述高介電常數(shù)Κ介質(zhì)層與氧化層構(gòu)成的疊層； 或者，所述反烙絲層為由一個(gè)所述高介電常數(shù)Κ介質(zhì)層與氮化娃層構(gòu)成的疊層。5. 根據(jù)權(quán)利要求4所述的存儲(chǔ)器，其特征在于，所述由多個(gè)高介電常數(shù)Κ介質(zhì)層構(gòu)成的 畳層為： Ξ氧化二侶Α?2〇3介質(zhì)層、Ξ氧化二銅La2〇3介質(zhì)層、二氧化錯(cuò)Ζι?2介質(zhì)層、五氧化二粗 化2化介質(zhì)層W及二氧化給冊(cè)化介質(zhì)層中任意多個(gè)介質(zhì)層構(gòu)成的疊層。6. 根據(jù)權(quán)利要求4所述的存儲(chǔ)器，其特征在于，所述由一個(gè)所述高介電常數(shù)Κ介質(zhì)層與 氧化層構(gòu)成的疊層為： Ξ氧化二侶Α?2〇3介質(zhì)層、Ξ氧化二銅La2〇3介質(zhì)層、二氧化錯(cuò)Ζι?2介質(zhì)層、五氧化二粗 化2化介質(zhì)層或二氧化給冊(cè)化介質(zhì)層中任意一個(gè)介質(zhì)層與氧化娃Si化構(gòu)成的疊層。7. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其特征在于，所述反烙絲層與所述金屬電極層之間還 包括:與所述反烙絲層電接觸的粘接層。8. 根據(jù)權(quán)利要求7所述的存儲(chǔ)器，其特征在于，所述反烙絲層與所述金屬電極層之間還 包括:與所述粘接層電接觸的阻擋層。9. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其特征在于，所述相對(duì)設(shè)置的兩個(gè)金屬電極層間還設(shè) 置有： 介質(zhì)層，所述介質(zhì)層設(shè)置于一個(gè)金屬電極層與所述反烙絲層之間； 所述介質(zhì)層中設(shè)置有通孔，所述通孔垂直于所述金屬電極層表面； 所述通孔中填充有導(dǎo)電材料，所述導(dǎo)電材料電連接所述一個(gè)金屬電極層與所述反烙絲 層。10. 根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其特征在于，所述相對(duì)設(shè)置的兩個(gè)金屬電極層間還 設(shè)置有： 介質(zhì)層，所述介質(zhì)層設(shè)置于所述兩個(gè)金屬電極層之間； 所述介質(zhì)層中設(shè)置有通孔，所述通孔垂直于所述金屬電極層表面； 所述通孔中設(shè)置有反烙絲層，所述通孔的兩端分別填充有導(dǎo)電材料，所述通孔兩端的 導(dǎo)電材料分別電連接所述反烙絲至所述兩個(gè)金屬電極層。11. 一種反烙絲存儲(chǔ)器的制造方法，其特征在于，包括： 形成第一金屬電極層； 形成反烙絲層，所述反烙絲層包括至少一層高介電常數(shù)κ介質(zhì)層； 相對(duì)第一金屬電極層，形成第二金屬電極層； 所述反烙絲層設(shè)置于所述第一金屬電極層和第二金屬電極層之間，并與所述第一金屬 電極層和第二金屬電極層形成電連接。12. 根據(jù)權(quán)利要求11所述的方法，其特征在于，所述形成反烙絲層，包括： 采用原子層沉積ALD工藝，形成所述反烙絲層。13. 根據(jù)權(quán)利要求11所述的方法，其特征在于，所述形成反烙絲層之后，還包括： 在所述反烙絲層的上表面形成粘接層，所述粘接層與所述反烙絲層電接觸。14. 根據(jù)權(quán)利要求13所述的方法，其特征在于，所述形成粘接層之后，還包括:在所述粘 接層的上表面形成阻擋層，所述阻擋層與所述粘接層電接觸。15. -種反烙絲結(jié)構(gòu)，其特征在于，包括： 第一電極層； 位于所述第一電極層上的金屬間電介質(zhì)層； 貫穿所述金屬間電介質(zhì)層的通孔，所述通孔暴露部分所述第一電極層； 位于所述通孔中且覆蓋所述通孔內(nèi)第一電極層的反烙絲層；W及 位于所述反烙絲層上且位于所述通孔內(nèi)的第二電極。16. 根據(jù)權(quán)利要求15所述的反烙絲結(jié)構(gòu)，其特征在于，還包括位于所述第二電極和所述 金屬間電介質(zhì)層上的互連層，所述互連層與所述第二電極電接觸。17. 根據(jù)權(quán)利要求15所述的反烙絲結(jié)構(gòu)，其特征在于，所述反烙絲層還包括采用原子層 沉積ALD工藝沉積的Si化層和/或Si3N4層。18. 根據(jù)權(quán)利要求15所述的反烙絲結(jié)構(gòu)，其特征在于，所述反烙絲層的介電常數(shù)大于8。19. 根據(jù)權(quán)利要求18所述的反烙絲結(jié)構(gòu)，其特征在于，所述反烙絲層采用原子層沉積 ALD工藝沉積得到。20. 根據(jù)權(quán)利要求18所述的反烙絲結(jié)構(gòu)，其特征在于，所述反烙絲層包括冊(cè)化層，Ab化 層，Z;r〇2層，Ta2化層或La2化層，或其中任意層的組合。21. 根據(jù)權(quán)利要求15所述的反烙絲結(jié)構(gòu)，其特征在于，所述反烙絲層包括疊層結(jié)構(gòu)的電 介質(zhì)薄膜。22. 根據(jù)權(quán)利要求21所述的反烙絲結(jié)構(gòu)，其特征在于，所述疊層結(jié)構(gòu)的電介質(zhì)薄膜包 括： Si化層，Si3N4層，氮氧化娃層，或非晶娃層中的一層或多層； 和， 冊(cè)化層，A12化層，Z;r〇2層，Ta2化層，或La2化層中的一層或多層； 其中，所述Si〇2層、Si3N4層、氮氧化娃層、非晶娃層、Hf〇2層、A!203層、Z;r〇2層、Ta2〇5層和 La2化層均采用原子層沉積ALD工藝沉積得到。23. 根據(jù)權(quán)利要求15所述的反烙絲結(jié)構(gòu)，其特征在于，所述反烙絲層的厚度小于1000A。24. 根據(jù)權(quán)利要求15所述的反烙絲結(jié)構(gòu)，其特征在于，所述反烙絲層的厚度小于100A。25. 根據(jù)權(quán)利要求15所述的反烙絲結(jié)構(gòu)，其特征在于，所述反烙絲層的臺(tái)階覆蓋率大于 80%。26. 根據(jù)權(quán)利要求15所述的反烙絲結(jié)構(gòu)，其特征在于，所述反烙絲層的臺(tái)階覆蓋率大于 95%。27. 根據(jù)權(quán)利要求15所述的反烙絲結(jié)構(gòu)，其特征在于，所述第一電極層、所述反烙絲層 和所述第二電極之間直接接觸。28. 根據(jù)權(quán)利要求15所述的反烙絲結(jié)構(gòu)，其特征在于，還包括，位于所述第一電極層和 所述反烙絲層之間的第一粘接層和/或第一阻擋層。29. 根據(jù)權(quán)利要求15所述的反烙絲結(jié)構(gòu)，其特征在于，還包括，位于所述反烙絲層和所 述第二電極之間的第二粘接層和/或第二阻擋層。30. 根據(jù)權(quán)利要求15所述的反烙絲結(jié)構(gòu)，其特征在于，所述第二電極和所述反烙絲層位 于所述通孔內(nèi)。31. -種反烙絲結(jié)構(gòu)，其特征在于，包括： 第一互連層； 第二互連層； 位于所述第一互連層和所述第二互連層之間第一金屬間電介質(zhì)層； 穿過所述第一金屬間電介質(zhì)層的第一通孔，所述通孔暴露部分所述第一互連層； 位于所述第一通孔中的第一電極，所述第一電極和所述第一互連層電接觸； 位于所述第一金屬間電介質(zhì)層和所述第二互連層之間的第二金屬間電介質(zhì)層； 穿過所述第二金屬間電介質(zhì)層的第二通孔，其中，所述第二通孔位于所述第一通孔上 方，所述第二通孔的中軸線與所述第一通孔的中軸線平行，所述第一通孔和所述第二通孔 貫通為一個(gè)通孔； 位于所述第二通孔中且覆蓋所述第二通孔內(nèi)的第一電極的反烙絲層； 位于所述第二通孔中的第二電極，所述第二電極和所述第二互連層電接觸。32. 根據(jù)權(quán)利要求31所述的反烙絲結(jié)構(gòu)，其特征在于，所述第二通孔的橫截面積與所述 第一通孔的橫截面積相等。33. 根據(jù)權(quán)利要求31所述的反烙絲結(jié)構(gòu)，其特征在于，所述第二通孔的橫截面積小于所 述第一通孔的橫截面積。34. 根據(jù)權(quán)利要求31所述的反烙絲結(jié)構(gòu)，其特征在于，所述第二通孔的橫截面積大于所 述第一通孔的橫截面積。35. 根據(jù)權(quán)利要求34所述的反烙絲結(jié)構(gòu)，其特征在于，所述第二通孔延伸至所述第一金 屬間電介質(zhì)層內(nèi)，并環(huán)繞在所述第一電極側(cè)面，所述反烙絲層邊緣臺(tái)階環(huán)繞所述第一電極 偵曬。36. 根據(jù)權(quán)利要求31所述的反烙絲結(jié)構(gòu)，其特征在于，所述反烙絲層包括采用原子層沉 積ALD工藝沉積的S i化層和/或Si 3抓層。37. 根據(jù)權(quán)利要求31所述的反烙絲結(jié)構(gòu)，其特征在于，反烙絲層的介電常數(shù)大于8。38. 根據(jù)權(quán)利要求37所述的反烙絲結(jié)構(gòu)，其特征在于，所述反烙絲層采用原子層沉積 ALD工藝沉積得到。39. 根據(jù)權(quán)利要求38所述的反烙絲結(jié)構(gòu)，其特征在于，所述反烙絲層包括冊(cè)化層，Ab化 層，Z;r〇2層，Ta2化層或La2化層，或其中任意層的組合。40. 根據(jù)權(quán)利要求38所述的反烙絲結(jié)構(gòu)，其特征在于，所述反烙絲層的厚度小于 10004,41. 根據(jù)權(quán)利要求31所述的反烙絲結(jié)構(gòu)，其特征在于，所述反烙絲層的厚度小于lOOA。42. 根據(jù)權(quán)利要求31所述的反烙絲結(jié)構(gòu)，其特征在于，所述反烙絲層包括疊層結(jié)構(gòu)的電 介質(zhì)薄膜。43. 根據(jù)權(quán)利要求42所述的反烙絲結(jié)構(gòu)，其特征在于，所述疊層結(jié)構(gòu)的電介質(zhì)薄膜包 括： 一層或多層的Si化層，Si3N4層，氮氧化娃層，或非晶娃層； 和， 一層或多層的冊(cè)化層，A12化層，Z;r〇2層，Ta2化層，或La2化層； 其中，所述Si化層、Si3N4層、氮氧化娃層、非晶娃層、Η??2層、A!2化層、化化層、Ta2化層和 La2化層均采用原子層沉積ALD工藝沉積得到。44. 根據(jù)權(quán)利要求31所述的反烙絲結(jié)構(gòu)，其特征在于，所述反烙絲層的臺(tái)階覆蓋率大于 80%。45. 根據(jù)權(quán)利要求31所述的反烙絲結(jié)構(gòu)，其特征在于，所述反烙絲層的臺(tái)階覆蓋率大于 95%。46. 根據(jù)權(quán)利要求31所述的反烙絲結(jié)構(gòu)，其特征在于，還包括，位于所述第一電極層和 所述第一互連層之間的第一粘接層和/或第一阻擋層。47. 根據(jù)權(quán)利要求31所述的反烙絲結(jié)構(gòu)，其特征在于，還包括，位于所述第二電極和所 述反烙絲層之間的第二粘接層和/或第二阻擋層。48. 根據(jù)權(quán)利要求31所述的反烙絲結(jié)構(gòu)，其特征在于，所述第二電極和所述反烙絲層位 于所述通孔內(nèi)。49. 一種制造反烙絲結(jié)構(gòu)的方法，其特征在于，包括： 形成第一電極層； 在所述第一電極層上形成金屬間電介質(zhì)層； 刻蝕所述金屬間電介質(zhì)層，形成穿過所述金屬間電介質(zhì)層的通孔，所述通孔暴露出部 分所述第一電極層； 在所述通孔中淀積反烙絲層，所述反烙絲層覆蓋所述通孔內(nèi)第一電極層； 在所述反烙絲層上淀積導(dǎo)電材料，形成第二電極，所述第二電極位于所述通孔內(nèi)。50. 根據(jù)權(quán)利要求49所述的方法，其特征在于，還包括:在所述第二電極和所述金屬間 電介質(zhì)層上形成互連層，所述互連層與所述第二電極電接觸。51. 根據(jù)權(quán)利要求49所述的方法，其特征在于，采用原子層沉積ALD工藝在所述通孔中 淀積反烙絲層。52. 根據(jù)權(quán)利要求51所述的方法，其特征在于，所述采用原子層沉積ALD工藝在所述通 孔中紅積反烙絲層，包括，義用原子層扣積ALD工乙在所述通孔中紅積Si化層和/或SisN*層。53. 根據(jù)權(quán)利要求51所述的方法，其特征在于，所述反烙絲層的介電常數(shù)大于8。54. 根據(jù)權(quán)利要求51所述的方法，其特征在于，所述采用原子層沉積ALD工藝在所述通 孔中淀積反烙絲層，包括，采用原子氣相淀積工藝在所述通孔中淀積腳化層，Ab化層，Zr〇2 層，Ta2化層或La2〇3層中的一層或多層。55. 根據(jù)權(quán)利要求51所述的方法，其特征在于，所述反烙絲層的厚度小于1OOOA。56. 根據(jù)權(quán)利要求51所述的方法，其特征在于，所述反烙絲層的厚度小于1OOA。57. 根據(jù)權(quán)利要求51所述的方法，其特征在于，所述采用原子層沉積ALD工藝在所述通 孔中淀積反烙絲層，包括， 采用原子層沉積ALD工藝在所述通孔中淀積Si化層，Si3N4層，氮氧化娃層，或非晶娃層 中的一層或多層； 采用原子層沉積ALD工藝在所述通孔中淀積冊(cè)化層，Al2〇3層，Zr〇2層，Ta2化層，或La2〇3層 中的一層或多層。58. 根據(jù)權(quán)利要求49所述的方法，其特征在于，所述在所述第二電極和所述金屬間電介 質(zhì)層上形成互連層之前，還包括:拋光所述金屬間電介質(zhì)層，去除所述金屬間電介質(zhì)層上表 面的反烙絲層和第二電極。59. 根據(jù)權(quán)利要求58所述的方法，其特征在于，采用化學(xué)機(jī)械拋光工藝拋光所述金屬間 電介質(zhì)層，去除所述金屬間電介質(zhì)層上表面的反烙絲層和第二電極。60. 根據(jù)權(quán)利要求49所述方法，其特征在于，所述在所述通孔中淀積反烙絲層之前，還 包括:形成第一粘接層和/或第一阻擋層，所述第一粘接層和/或第一阻擋層位于所述第一 電極層和所述反烙絲層之間。61. 根據(jù)權(quán)利要求49所述方法，其特征在于，所述在所述通孔中淀積反烙絲層之后，還 包括:形成第二粘接層和/或第二阻擋層，所述第二粘接層和/或第二阻擋層位于所述反烙 絲層和所述第二電極之間。62. 根據(jù)權(quán)利要求49所述的方法，其特征在于，所述第二電極和所述反烙絲層位于所述 通孔內(nèi)。63. 根據(jù)權(quán)利要求49所述的方法，其特征在于，所述反烙絲層的臺(tái)階覆蓋率大于95 %。64. -種制造反烙絲結(jié)構(gòu)的方法，其特征在于，包括： 形成第一互連層； 在所述第一互連層上形成第一金屬間電介質(zhì)層； 刻蝕所述第一金屬間電介質(zhì)層，形成穿過所述第一金屬間介質(zhì)層的第一通孔，所述第 一通孔暴露出部分所述第一互連層； 在所述第一通孔中淀積第一導(dǎo)電材料，形成第一電極，所述第一電極與所述第一互連 層電接觸； 在所述第一金屬間電介質(zhì)層和所述第一電極上形成第二金屬間電介質(zhì)層； 刻蝕所述第二金屬間電介質(zhì)層，形成穿過所述第二金屬間電介質(zhì)層的第二通孔;所述 第二通孔位于所述第一通孔上方，所述第二通孔的中軸線與所述第一通孔的中軸線平行， 所述第一通孔和所述第二通孔貫通為一個(gè)通孔； 在所述第二通孔內(nèi)淀積反烙絲層，所述反烙絲層覆蓋所述第二通孔內(nèi)的第一電極； 在所述反烙絲層上淀積第二導(dǎo)電材料，形成第二電極，所述第二電極位于所述通孔內(nèi)； 在所述第二金屬間電介質(zhì)層和所述第二電極上形成第二互連層，所述第二互連層和第 二電極電接觸。65. 根據(jù)權(quán)利要求64所述的方法，其特征在于，采用原子層沉積ALD工藝在所述第二通 孔內(nèi)淀積反烙絲層。66. 根據(jù)權(quán)利要求64所述的方法，其特征在于，所述采用原子層沉積ALD工藝在所述第 二通孔中淀積反烙絲層，包括，采用原子層沉積ALD工藝在所述第二通孔中淀積Si化層和/ 或Si3N4層。67. 根據(jù)權(quán)利要求64所述的方法，其特征在于，所述反烙絲層的介電常數(shù)大于8。68. 根據(jù)權(quán)利要求64所述的方法，其特征在于，所述采用原子層沉積ALD工藝在所述第 二通孔中淀積反烙絲層，包括，采用原子層沉積ALD工藝在所述第二通孔中淀積Η??2層， Α?2〇3層，Z;r〇2層，Ta2化層或La2〇3層中的一層或多層。69. 根據(jù)權(quán)利要求64所述的方法，其特征在于，所述采用原子層沉積ALD工藝在所述第 二通孔中淀積反烙絲層，包括， 采用原子層沉積ALD工藝在所述第二通孔中淀積Si化層，Si3N4層，氮氧化娃層，或非晶 娃層中的一層或多層； 采用原子層沉積ALD工藝在所述第二通孔中淀積腳化層，Ab化層，Zr〇2層，Ta2化層，或 La2〇3層中的一層或多層。70. 根據(jù)權(quán)利要求64所述的方法，其特征在于，所述反烙絲層的厚度小于1OOOA。71. 根據(jù)權(quán)利要求64所述的方法，其特征在于，所述反烙絲層的厚度小于1OOA。72. 根據(jù)權(quán)利要求64所述的方法，其特征在于，所述在所述第一金屬間電介質(zhì)層和所述 第一電極上形成第二金屬間電介質(zhì)層之前，還包括:化學(xué)機(jī)械拋光第一金屬間電介質(zhì)層，去 除所述第一金屬間電介質(zhì)層上表面的第一電極。73. 根據(jù)權(quán)利要求64所述的方法，其特征在于，所述在所述第二金屬間電介質(zhì)層和所述 第二電極上形成第二互連層之前，還包括:化學(xué)機(jī)械拋光第二金屬間電介質(zhì)層，去除所述第 二金屬間電介質(zhì)層上表面的反烙絲層和第二電極。74. 根據(jù)權(quán)利要求64所述的方法，其特征在于，所述在所述第一通孔中淀積第一導(dǎo)電材 料之前，還包括:在所述第一通孔中形成第一粘接層和/或第一阻擋層。75. 根據(jù)權(quán)利要求64所述的方法，其特征在于，所述在所述反烙絲層上淀積第二導(dǎo)電材 料之前，還包括:在所述第二通孔中形成第二粘接層和/或第二阻擋層。76. 根據(jù)權(quán)利要求64所述的方法，其特征在于，所述第二通孔與所述第一通孔的橫截面 積相同。77. 根據(jù)權(quán)利要求64所述的方法，其特征在于，所述第二通孔的橫截面積小于所述第一 通孔的橫截面積。78. 根據(jù)權(quán)利要求64所述的方法，其特征在于，所述第二通孔的橫截面積大于所述第一 通孔的橫截面積。79. 根據(jù)權(quán)利要求64所述的方法，其特征在于，所述第二電極和所述反烙絲層位于所述 第二通孔內(nèi)。80. 根據(jù)權(quán)利要求64所述的方法，其特征在于，所述反烙絲層的臺(tái)階覆蓋率高于95 %。
【文檔編號(hào)】H01L21/8247GK106098691SQ201610490086
【公開日】2016年11月9日
【申請(qǐng)日】2016年6月24日
【發(fā)明人】李立, 王志剛
【申請(qǐng)人】珠海創(chuàng)飛芯科技有限公司