針對薄膜沉積產生負載效應的消除方法
【專利摘要】本發(fā)明提供一種在降低短溝道效應后所沉積的薄膜產生負載效應的消除方法，首先采用增加柵極側墻的寬度方法進行離子注入，來降低短溝道效應；然后，減小柵極側墻的寬度，再進行薄膜沉積工藝。減小柵極側墻寬度的方法為：利用抗反射層保護住柵極和柵極側墻的頂部，并利用圖案化的抗反射層來定義柵極側墻要減少的寬度，再采用干法刻蝕工藝刻蝕減薄柵極側墻。很明顯，由于柵極側墻的寬度減少了，柵極之間的填充空間就增加了，從而進一步提升柵極之間的薄膜填充能力，避免了采用現(xiàn)有的在降低短溝道效應的方法之后進行薄膜沉積時出現(xiàn)的負載效應。
【專利說明】針對薄膜沉積產生負載效應的消除方法
【技術領域】
[0001]本發(fā)明涉及半導體【技術領域】，特別涉及一種在降低短溝道效應后所沉積的薄膜產生負載效應的消除方法。
【背景技術】
[0002]隨著工藝尺寸不斷縮小，特別是65nm及其以下，由于柵極自身及其側墻的寬度進一步減小，源漏區(qū)的離子注入更加接近溝道(channel)，導致器件的短溝道效應非常明顯。為了降低短溝道效應，現(xiàn)有的主流工藝是在形成柵極和柵極側墻的半導體襯底上，通過調節(jié)源漏區(qū)的離子注入的劑量、注入能量、注入角度、或改變注入離子的種類等方式來解決短溝道效應問題。但是，由于離子注入對器件的影響非常大，所以通過離子注入來解決短溝道效應的工藝窗口非常小。
[0003]此外，還有一種解決短溝道效應問題的方法，是通過增加柵極側墻的寬度來增大離子注入與channel之間的距離；請參閱圖1_3，圖1為形成柵極和柵極側墻之后的襯底截面結構示意圖，圖2為增加側墻寬度之后的襯底截面結構示意圖，圖3為在圖2中的襯底上沉積薄膜之后的截面結構示意圖，其中，I表示襯底，2表示柵極，3表示柵極側墻，4表示所沉積的薄膜。
[0004]增加柵極側墻寬度雖然能夠增大離子注入和channel之間的距離，然而，由于柵極側墻變寬，導致柵極與柵極之間的有效空間變小，從而在后續(xù)應力接近技術(SMT)或硅化金屬阻止區(qū)(SAB)制程中導致薄膜填充的工藝窗口減小，進行薄膜沉積后出現(xiàn)負載效應。如圖3所示，所沉積的薄膜4底部的厚度(虛線a和a’之間的厚度)遠大于薄膜4頂部的厚度(虛線b和b’之間的厚度)，即出現(xiàn)負載效應；側墻3之間的距離減小，很容易導致側墻3之間的薄膜4無法完全沉積在襯底I的表面，從而造成薄膜填充能力下降。
[0005]因此，需要改進現(xiàn)有工藝，在沿用第二種方法降低短溝道效應的同時，增大柵極之間的空間和薄膜填充能力，避免后續(xù)所沉積的薄膜產生負載效應。

【發(fā)明內容】

[0006]為了克服上述問題，本發(fā)明目的是在降低短溝道效應后消除在薄膜沉積工藝中出現(xiàn)負載效應的方法，以期在解決短溝道效應問題的同時，增大柵極之間的填充空間，避免后續(xù)所沉積的薄膜產生負載效應。
[0007]本發(fā)明提供了一種在降低短溝道效應后所沉積的薄膜產生負載效應的消除方法，其包括以下步驟:
[0008]步驟SOl:在半導體襯底上形成柵極和柵極側墻；
[0009]步驟S02:增加所述柵極側墻的寬度，并對所述半導體襯底進行源漏區(qū)離子注入；
[0010]步驟S03:在所述半導體襯底上覆蓋一層抗反射層；
[0011]步驟S04:在所述抗反射層表面涂覆光刻膠，采用光刻工藝，圖案化所述光刻膠，在所述光刻膠中形成所述柵極側墻要減薄區(qū)域的圖案；[0012]步驟S05:以圖案化的所述光刻膠為模版，采用干法刻蝕工藝，圖案化所述抗反射層，在所述抗反射層中形成所述柵極側墻要減薄區(qū)域的圖案；
[0013]步驟S06:以圖案化的所述抗反射層為掩膜，經干法刻蝕工藝，減薄所述柵極側m ;
[0014]步驟S07:在所述半導體襯底上沉積薄膜。
[0015]優(yōu)選地，所述步驟S04中，在減薄所述柵極側墻之后，采用等離子體干法刻蝕工藝去除剩余的所述光刻膠和/或所述抗反射層。
[0016]進一步地，所述等離子體干法刻蝕工藝中利用純O2或SO2作為反應氣體。
[0017]進一步地，所述等離子體干法刻蝕工藝所采用的反應壓強為5-15mT0rr，上電極功率為500-1500瓦，下電極電壓為零，氣體流量為150-250sccm，反應時間為40-80秒。
[0018]優(yōu)選地，所述步驟S05中，采用HBr和O2的混合氣體作為反應氣體。進一步地，所述步驟S05中，所述HBr與所述O2的流量比例為1:1至15:2。
[0019]優(yōu)選地，所述步驟S05中，所采用的反應壓強為5-10mTorr，所采用的上電極功率為300-500瓦，反應時間為10-80秒。
[0020]優(yōu)選地，所述步驟S06中，采用氟系氣體刻蝕所述柵極側墻。進一步地，所述步驟S06中，所述氟系氣體為CH2F2和CHF3的混合氣體。更進一步地，所述步驟S06中，所述CH2F2與所述CHF3的流量比例為1:1至4:1。
[0021]優(yōu)選地，所述步驟S06中，所采用的反應壓強為20-40mTorr，所采用的上電極功率為500-800瓦，所采用的下電極電壓為O，反應時間為10-40秒。
[0022]優(yōu)選地，所述步驟S07中，所述薄膜為應力記憶技術或硅化物阻止區(qū)制程中形成的。
[0023]本發(fā)明的在降低短溝道效應后所沉積的薄膜產生負載效應的消除方法，先采用增加柵極側墻的寬度方法進行離子注入，來降低短溝道效應；然后，減小柵極側墻的寬度，再進行薄膜沉積工藝。減小柵極側墻寬度的方法:利用抗反射層保護住柵極和柵極側墻的頂部，并利用圖案化的抗反射層來定義柵極側墻要減少的寬度，再采用干法刻蝕工藝刻蝕減薄柵極側墻。很明顯，由于柵極側墻的寬度減少了，柵極之間的填充空間就增加了，從而進一步提升柵極之間的薄膜填充能力，避免采用現(xiàn)有方法進行薄膜沉積時出現(xiàn)的負載效應。
【專利附圖】

【附圖說明】
[0024]圖1為形成柵極和柵極側墻之后的襯底截面結構示意圖
[0025]圖2為增加側墻寬度之后的襯底截面結構示意圖
[0026]圖3為在圖2中的襯底上沉積薄膜之后的截面結構示意圖
[0027]圖4為本發(fā)明的一個較佳實施例的針對所沉積的薄膜產生的負載效應的消除方法的流程示意圖
[0028]圖5-11為本發(fā)明的上述較佳實施例的針對所沉積的薄膜產生的負載效應的消除方法的各個步驟所對應的截面結構示意圖
【具體實施方式】
[0029]為使本發(fā)明的內容更加清楚易懂，以下結合說明書附圖，對本發(fā)明的內容作進一步說明。當然本發(fā)明并不局限于該具體實施例，本領域內的技術人員所熟知的一般替換也涵蓋在本發(fā)明的保護范圍內。
[0030]以下將結合具體實施例和附圖4-11對本發(fā)明的在降低短溝道效應之后薄膜沉積過程中出現(xiàn)負載效應的消除方法作進一步詳細說明。其中，圖4為本發(fā)明的一個較佳實施例的針對所沉積的薄膜產生的負載效應的消除方法的流程示意圖，圖5-11為本發(fā)明的上述較佳實施例的針對所沉積的薄膜產生的負載效應的消除方法的各個步驟所對應的截面結構示意圖。
[0031]請參閱圖4，本實施例的在降低短溝道效應之后薄膜沉積過程中出現(xiàn)負載效應的消除方法，具體包括以下步驟:
[0032]步驟SOl:請參閱圖5，在半導體襯底101上形成柵極102和柵極側墻103 ；
[0033]這里，可以采用現(xiàn)有的常規(guī)工藝來形成柵極102和柵極側墻103，還可以但不限于包括硅化物的形成等工藝來形成本發(fā)明的半導體襯底101。
[0034]本實施例中，半導體襯底101可以但不限于為娃襯底,半導體襯底101的表面具有一層氧化膜，其成分可以為熱氧化生成的氧化硅材料，柵極102和柵極側墻103位于該氧化膜的表面上，本發(fā)明對此不再贅述。柵極側墻103的材料可以為氮化硅、氧化硅等，較佳的，本實施例中，采用氮化硅作為柵極側墻103的材料。
[0035]步驟S02:請參閱圖6，增加柵極側墻103的寬度，并對半導體襯底101進行源漏區(qū)離子注入；
[0036]這里，增加柵極側墻103寬度，從而形成柵極側墻103”，增加柵極側墻103寬度的方法可以采用現(xiàn)有的工藝來完成，本發(fā)明對此不再作詳細描述；眾所周知，在柵極側墻103寬度增加后，進行源漏區(qū)的離子注入，可以增加離子注入區(qū)域與溝道的距離，從而降低短溝道效應，這是本領域的技術人員可以知曉的，本發(fā)明對此不再贅述。
[0037]步驟S03:請參閱圖7，在半導體襯底101上覆蓋一層抗反射層104 ；
[0038]具體的，可以采用機械法在半導體襯底101上涂覆一層抗反射層104，較佳的，抗反射層104可以為底部抗反射層，比如可以為有機抗反射層，這是由于在后續(xù)的工藝中，要在抗反射層上涂覆光刻膠進行光刻工藝，底部抗反射層可以有效減小在光刻膠曝光過程中光刻膠底部對光線的反射，提高曝光質量。這里，抗反射層104包裹住柵極102和柵極側墻103”，不僅可以保護柵極102和側墻103”頂部在后續(xù)的減薄刻蝕過程中不受到刻蝕損傷，還可以確保半導體襯底101表面的平坦，提高后續(xù)光刻和刻蝕工藝的精度。較佳的，在本實施例中，在涂覆過程中，確保所覆蓋的抗反射層104的頂部趨于平坦。
[0039]步驟S04:請參閱圖8，在抗反射層104表面涂覆光刻膠105，采用光刻工藝，圖案化光刻膠105，在光刻膠105中形成柵極側墻103”要減薄區(qū)域的圖案；
[0040]這里，可以根據實際工藝要求來選擇合適的光刻版，對光刻膠105進行曝光，在光刻膠105中形成曝光后的圖案，光刻版中關鍵尺寸的大小可以盡量增大，從而使得光刻后的光刻膠105的寬度較大，足以遮擋住側墻103”頂部，這樣使得后續(xù)的圖案化后的抗反射層104能夠遮擋住側墻103”的頂部區(qū)域，使其不會受到后續(xù)減薄工藝的損傷。
[0041]步驟S05:請參閱圖9，以圖案化的光刻膠105為模版，采用干法刻蝕工藝，圖案化抗反射層104，在抗反射層104中形成柵極側墻103”要減薄區(qū)域的圖案；
[0042]這里，可以但不限于采用等離子體干法刻蝕工藝，以上述圖案化的光刻膠105為掩膜，刻蝕抗反射層104，從而暴露出柵極側墻103”要減薄的區(qū)域。當然，圖案化后的抗反射層104的具體寬度則可以根據實際工藝要求來設定，比如，圖案化后的抗反射層也可以覆蓋住柵極側墻103”頂部的一部分，如圖7中左邊的柵極兩邊的虛線a與a’之間的寬度；也可以將柵極側墻頂部全部覆蓋住，如圖7中右邊的柵極兩邊的虛線b與b’之間的寬度；也可以將柵極側墻103”恢復到增加寬度之前的柵極側墻103的寬度等。本實施例中，采用將柵極側墻103”的寬度恢復到柵極側墻103的寬度作為覆蓋在柵極側墻103”頂部的圖案化后的抗反射層104寬度。
[0043]需要說明的是，本發(fā)明中，對于刻蝕過程中所采用的工藝參數可以根據實際工藝要求來設定。較佳的，在本實施例中，所采用的壓強為5-10mTorr，所采用的上電極功率為300-500瓦，反應時間為10-80秒，與此相配合的下電極電壓可以但不限于為100V。在刻蝕過程中，可以采用HBr和O2的混合氣體作為刻蝕氣體，HBr與O2的流量比例為1:1至15:2，較佳的比例為4:1。本實施例中，HBr的流量為10-30sccm，O2的流量為4-10sccm。
[0044]步驟S06:請參閱圖10，以圖案化的抗反射層104為掩膜，經干法刻蝕工藝，減薄柵極側墻103” ；
[0045]具體的，在本實施例中的本步驟中，所說的干法刻蝕工藝可以但不限于為采用現(xiàn)有的SPT工藝進行柵極側墻103”的減薄，從而得到減薄的柵極側墻103’。由于本領域的普通技術人員可以知曉現(xiàn)有的柵極側墻減薄工藝即SPT工藝的具體工藝過程，本發(fā)明對此不再贅述。如前所述，正是由于有抗反射膜覆蓋在柵極102和柵極側墻103”頂部，刻蝕氣體不能夠接觸到柵極102和柵極側墻103”頂部，從而避免了柵極側墻103”頂部受到刻蝕損傷。同時，由于柵極側墻103”頂部受到保護，可以不考慮柵極側墻103”頂部的影響，自由控制側墻水平方向的刻蝕過程，提升了柵極側墻103”的減薄的效果。
[0046]需要說明的是，本發(fā)明中，對于刻蝕過程中所采用的工藝參數可以根據實際工藝要求來設定。在本實施例中，所采用的壓強為20-40mTorr，所采用的上電極功率為500-800瓦，反應時間為10-40秒，所采用的下電極電壓為O。在刻蝕過程中，所采用的刻蝕氣體可以為氟系氣體，本實施例中，采用的氟系氣體為CH2F2和CHF3的混合氣體。CH2F2與CHF3的流量比例為1:1至4:1，較佳比例為2:1。在本實施例中，CH2F2的流量為60-120sccm, CHF3的流量為 30_60sccm。
[0047]在本實施例中，在減薄所述柵極側墻103”之后，還包括:采用等離子體干法刻蝕工藝去除剩余的光刻膠105和/或抗反射層104。這是由于實際工藝要求不同，在形成減薄的柵極側墻103’之后，可能有光刻膠105和抗反射層104的殘留，或只有抗反射層104的殘留，因此，需要將其去除，以確保后續(xù)薄膜沉積工藝的質量。所采用的反應氣體可以但不限于為純O2或SO2等，本實施例中，采用純O2作為反應氣體，但這不用于限制本發(fā)明的范圍。需要說明的是，去除光刻膠105和/或抗反射層104的干法刻蝕工藝過程的具體工藝參數可以根據實際工藝要求來設定，本實施例中，較佳的，所采用的反應壓強為5-15mT0rr，上電極功率為500-1500瓦，下電極電壓為零，氣體流量為150-250sccm，反應時間為40-80秒。當然，去除的方法還可以為濕法腐蝕，濕法腐蝕所采用的具體工藝條件可以根據實際工藝要求來設定，本發(fā)明在此不作限制。
[0048]步驟S07:請參閱圖11，在半導體襯底101上沉積薄膜106。
[0049]具體的，在形成減薄的柵極側墻103’之后，進行SMT或SAB制程，在SMT或SAB制程中沉積薄膜106，如圖11中所示，薄膜106頂部的厚度與薄膜106底部的厚度近似相同，巧妙地消除了現(xiàn)有的在降低短溝道效應之后在薄膜沉積過程中出現(xiàn)的負載效應。
[0050]綜上所述，本發(fā)明的在降低短溝道效應后在薄膜沉積工藝中出現(xiàn)負載效應的消除方法，先采用增加柵極側墻的寬度方法進行離子注入，來降低短溝道效應；然后，減小柵極側墻的寬度，再進行薄膜沉積工藝。減小柵極側墻寬度的方法:利用抗反射層保護住柵極和柵極側墻的頂部，并利用圖案化的抗反射層來定義柵極側墻要減少的寬度，再采用干法刻蝕工藝刻蝕減薄柵極側墻。很明顯，由于柵極側墻的寬度減少了，柵極之間的填充空間就增加了，從而進一步提升柵極之間的薄膜填充能力，避免采用現(xiàn)有方法進行薄膜沉積時出現(xiàn)的負載效應。
[0051]雖然本發(fā)明已以較佳實施例揭示如上，然所述實施例僅為了便于說明而舉例而已，并非用以限定本發(fā)明，本領域的技術人員在不脫離本發(fā)明精神和范圍的前提下可作若干的更動與潤飾，本發(fā)明所主張的保護范圍應以權利要求書所述為準。
【權利要求】
1.一種在降低短溝道效應后所沉積的薄膜產生負載效應的消除方法，其特征在于，包括以下步驟: 步驟SOl:在半導體襯底上形成柵極和柵極側墻； 步驟S02:增加所述柵極側墻的寬度，并對所述半導體襯底進行源漏區(qū)離子注入； 步驟S03:在所述半導體襯底上覆蓋一層抗反射層； 步驟S04:在所述抗反射層表面涂覆光刻膠，采用光刻工藝，圖案化所述光刻膠，在所述光刻膠中形成所述柵極側墻要減薄區(qū)域的圖案； 步驟S05:以圖案化的所述光刻膠為模版，采用干法刻蝕工藝，圖案化所述抗反射層，在所述抗反射層中形成所述柵極側墻要減薄區(qū)域的圖案； 步驟S06:以圖案化的所述抗反射層為掩膜，經干法刻蝕工藝，減薄所述柵極側墻； 步驟S07:在所述半導體襯底上沉積薄膜。
2.根據權利要求1所述的方法，其特征在于，所述步驟S04中，在減薄所述柵極側墻之后，采用等離子體干法刻蝕工藝去除剩余的所述光刻膠和/或所述抗反射層。
3.根據權利要求2所述的方法，其特征在于，所述等離子體干法刻蝕工藝中利用純O2或SO2作為反應氣體。
4.根據權利要求2所述的方法，其特征在于，所述等離子體干法刻蝕工藝所采用的反應壓強為5-15mTorr，上電極功率為500-1500瓦，下電極電壓為零，氣體流量為150-250sccm,反應時間為40-80秒。
5.根據權利要求1所述的方法，其特征在于，所述步驟S05中，采用HBr和O2的混合氣體作為反應氣體。
6.根據權利要求5所述的方法，其特征在于，所述步驟S05中，所述HBr與所述O2的流量比例為1:1至15:2。
7.根據權利要求1所述的方法，其特征在于，所述步驟S05中，所采用的反應壓強為5-10mTorr，所采用的上電極功率為300-500瓦，反應時間為10-80秒。
8.根據權利要求1所述的方法，其特征在于，所述步驟S06中，采用氟系氣體刻蝕所述柵極側墻。
9.根據權利要求8所述的方法，其特征在于，所述步驟S06中，所述氟系氣體為CH2F2和CHF3的混合氣體。
10.根據權利要求9所述的方法，其特征在于，所述步驟S06中，所述CH2F2與所述CHF3的流量比例為1:1至4:1。
11.根據權利要求1所述的柵極側墻減薄工藝，其特征在于，所述步驟S06中，所采用的反應壓強為20-40mTorr，所采用的上電極功率為500-800瓦，所采用的下電極電壓為0，反應時間為10-40秒。
12.根據權利要求1所述的方法，其特征在于，所述步驟S07中，所述薄膜為應力記憶技術或硅化物阻止區(qū)制程中形成的。
【文檔編號】H01L21/336GK103943462SQ201410174773
【公開日】2014年7月23日 申請日期:2014年4月28日 優(yōu)先權日:2014年4月28日
【發(fā)明者】崇二敏, 黃君, 毛志彪 申請人:上海華力微電子有限公司