專利名稱：一種修正線型薄膜層末端緊縮效應(yīng)的方法
技術(shù)領(lǐng)域：
本發(fā)明是一種于半導(dǎo)體芯片上制作線型薄膜層的方法，特指一種可修正線型薄膜層的末端緊縮效應(yīng)的方法。
然而在進(jìn)行圖案轉(zhuǎn)移時(shí)，由于微影制程中的曝光(exposure)步驟所能制作出的圖案的臨界尺寸(critical dimension，CD)會(huì)受限于曝光機(jī)臺(tái)(opticalexposure tool)的分辨率極限(resolution limit)，因此在對(duì)于這些微小圖案的光罩圖案進(jìn)行曝光制程以形成光阻圖案時(shí)，便非常容易發(fā)生光學(xué)接近效應(yīng)(optical proximity effect)，使得形成于光阻層上的圖案的轉(zhuǎn)角處(corner)將會(huì)因?yàn)檫^(guò)度曝光(overexpose)或是曝光不足(underexpose)，造成分辨率減損(resolution loss)，進(jìn)而導(dǎo)致所設(shè)計(jì)圖案的末端尺寸的縮小化，亦即末端緊縮效應(yīng)(end-of-line shortening)，影響集成電路的電性表現(xiàn)。
現(xiàn)今要制作一個(gè)柵極線寬(line width)小于曝光機(jī)臺(tái)的最小曝光極限的MOS晶體管，例如由0.18微米(μm)縮小至0.13微米或以下，大多是利用一光阻縮小(trimming)的步驟，亦即削光阻(descum)制程來(lái)達(dá)成。
參閱

圖1-圖4所示，為傳統(tǒng)于一半導(dǎo)體芯片10的硅基底12上制作柵極的線型薄膜層24的制程示意圖，圖2與圖4分別為圖1與圖3沿切線2-2’以及切線4-4’的剖面圖。
如圖1與圖2所示，主動(dòng)區(qū)域14定義于半導(dǎo)體芯片10的硅基底12中，淺溝隔離(shallow trench isolation，STI)15設(shè)于硅基底12中，且環(huán)繞于主動(dòng)區(qū)域14周圍。傳統(tǒng)于半導(dǎo)體芯片10的硅基底12上制作柵極的方法是先依序形成用來(lái)當(dāng)作作柵氧化層的氧化層16，與用來(lái)當(dāng)作作柵導(dǎo)電層的薄膜層18于硅基底12的表面；然后于硅基底12表面沉積一層用來(lái)當(dāng)作抗反射層(anti-reflection coating，ARC)的氮氧化硅層(silicon-oxy nitride，SiON)20；接著于氮化硅層20上形成光阻層23，并進(jìn)行微影制程，以于光阻層23中定義出一線型薄膜層圖案，其中抗反射層20可以預(yù)防后續(xù)微影制程中，于光阻層23內(nèi)形成直立波(standing wave)圖案。
如圖3-圖4所示，進(jìn)行光阻縮小(trimming)的步驟，亦即削光阻(descum)制程。首先將半導(dǎo)體芯片10置于一電漿氣壓艙(未顯示)中，并通入C2F6、氧氣與氦氣當(dāng)作反應(yīng)氣體，進(jìn)行一電漿干蝕刻制程，以去除光阻層23二垂直側(cè)邊上的一預(yù)定厚度，進(jìn)而縮小(trimming)光阻層23的臨界尺寸(criticaldimension)；然后進(jìn)行干蝕刻制程，以去除未被光阻層23所覆蓋的薄膜層18，直至氧化層16表面；隨后去除光阻層23，完成線型薄膜層24的制作。
如圖3所示，雖然傳統(tǒng)進(jìn)行一光阻縮小制程，可改善在微影的制程中，其主要缺陷在于由于光學(xué)接近效應(yīng)所造成的光阻圖案的失真情形，亦即曝光不當(dāng)造成光阻圖案的轉(zhuǎn)角形成圓形的輪廓，使得光阻圖案的尺寸縮小化，但是在后續(xù)經(jīng)由蝕刻所形成的線型薄膜層，仍然有末端尺寸過(guò)小且形狀不均的問(wèn)題，使得線性薄膜層的末端尺寸過(guò)小，無(wú)法達(dá)到覆蓋與絕緣的效果，進(jìn)而影響集成電路的電性表現(xiàn)。
本發(fā)明的主要目的是提供一種修正線型薄膜層末端緊縮效應(yīng)的方法，通過(guò)修正線型薄膜層的末端緊縮效應(yīng)，達(dá)到提高集成電路的電性表現(xiàn)的目的。
本發(fā)明的目的是這樣實(shí)現(xiàn)的一種修正線型薄膜層末端緊縮效應(yīng)的方法，其特征是半導(dǎo)體芯片上包含有基底，主動(dòng)區(qū)域定義于該基底上，及薄膜層設(shè)于該基底上，該方法包含有下列步驟(1)于該薄膜層上形成第一罩幕層；(2)于該第一罩幕層上形成圖案化的第一光阻層，用來(lái)定義該線型薄膜層圖案；(3)進(jìn)行第一蝕刻制程，去除未被該第一光阻層所覆蓋的該第一罩幕層，直至該薄膜層表面；(4)去除該第一光阻層；(5)于該薄膜層表面及該第一罩幕層表面形成圖案化的第二罩幕層，且該第二罩幕層形成有用來(lái)定義該主動(dòng)區(qū)域圖案的開口；(6)縮小未被該第二罩幕層所覆蓋部分的該第一罩幕層的尺寸；(7)去除該第二罩幕層；(8)進(jìn)行第二蝕刻制程，去除未被該第一罩幕層覆蓋的該薄膜層，以形成該線型薄膜層；(9)去除該第一罩幕層。
該薄膜層包含有多晶硅，該線型薄膜層是用來(lái)作為柵極或字符線。該第一罩幕層為氧化硅層。該第一蝕刻制程及該第二蝕刻制程皆為干蝕刻制程。縮小未被該第二罩幕層所覆蓋部分的第一罩幕層的尺寸是通過(guò)等向性蝕刻制程。
本發(fā)明還提供另一種修正線型薄膜層末端緊縮效應(yīng)的方法，其特征是半導(dǎo)體芯片上包含有基底，主動(dòng)區(qū)域定義于該基底上及線型薄膜層設(shè)于該基底上并部分重疊于該主動(dòng)區(qū)域，該方法包含有下列步驟(1)于該線型薄膜層上形成罩幕層；(2)于該罩幕層上形成光阻層，且于該光阻層上形成有用來(lái)定義該主動(dòng)區(qū)域圖案的開口；(3)進(jìn)行蝕刻制程，沿該光阻層的開口蝕刻該罩幕層，并停止于該基底表面及該線型薄膜層表面；(4)去除該光阻層；(5)縮小未被該罩幕層所覆蓋部分的該線型薄膜層的尺寸；(6)去除該罩幕層。
該基底上另包含有柵氧化層，該線型薄膜層是用來(lái)作為柵極或字符線。該線型薄膜層包含有多晶硅。該罩幕層為氧化硅層。該蝕刻制程為干蝕刻制程?？s小未被該罩幕層所覆蓋部分的該線型薄膜層的尺寸是通過(guò)等向性蝕刻制程。
本發(fā)明是先依序于半導(dǎo)體芯片上形成薄膜層及第一罩幕層，再于第一罩幕層上形成圖案化的第一光阻層來(lái)定義線型薄膜層圖案，隨后去除未被第一光阻層所覆蓋的第一罩幕層，直至薄膜層表面，然后于薄膜層表面及第一罩幕層表面形成具有一開口的第二罩幕層，且開口是相對(duì)應(yīng)于半導(dǎo)體芯片的主動(dòng)區(qū)域圖案，接著縮小未被第二罩幕層所覆蓋的第一罩幕層的尺寸，最后去除第二罩幕層及未被第一罩幕層覆蓋的薄膜層，并去除第一罩幕層，完成線型薄膜層的制程。
由于半導(dǎo)體制程所需求的柵極線寬大小會(huì)受限于曝光機(jī)臺(tái)，因此必須對(duì)曝光后的薄膜層再進(jìn)行縮小制程，但是此縮小制程會(huì)使得薄膜層的兩末端因?yàn)槠毓獠痪蜻^(guò)度蝕刻而造成末端緊縮效應(yīng)，因此本發(fā)明利用第二罩幕層為硬罩幕，覆蓋住薄膜層的兩末端，使得線型薄膜層的兩末端的尺寸及形狀，不會(huì)因?yàn)檫M(jìn)行線寬縮小制程而發(fā)生末端緊縮效應(yīng)，以解決傳統(tǒng)技術(shù)的尺寸縮小的缺點(diǎn)。
下面結(jié)合較佳實(shí)施例和附圖進(jìn)一步說(shuō)明。
圖5為本發(fā)明制作半導(dǎo)體芯片上的線型薄膜層的俯視示意圖(一)。
圖6為圖5沿切線6-6′的剖面示意圖。
圖7為本發(fā)明制作半導(dǎo)體芯片上的線型薄膜層的俯視示意圖(二)。
圖8為圖7沿切線8-8′的剖面示意圖。
圖9為本發(fā)明制作半導(dǎo)體芯片上的線型薄膜層的俯視示意圖(三)。
圖10為圖9沿切線10-10′的剖面示意圖。
圖11為本發(fā)明制作半導(dǎo)體芯片上的線型薄膜層的俯視示意圖(四)。
圖12為圖11沿切線12-12′的剖面示意圖。
圖13為本發(fā)明制作半導(dǎo)體芯片上的線型薄膜層的俯視示意圖(五)。
圖14為圖13沿切線14-14′的剖面示意圖。
圖15為本發(fā)明實(shí)施例2制作線型薄膜層的俯視示意圖(一)。
圖16為圖15沿切線16-16′的剖面示意圖。
圖17為本發(fā)明實(shí)施例2制作線型薄膜層的俯視示意圖(二)。
圖18為圖17沿切線18-18′的剖面示意圖。
圖19為本發(fā)明實(shí)施例2制作線型薄膜層的俯視示意圖(三)。
圖20為圖19沿切線20-20′的剖面示意圖。
如圖5-圖6所示，一主動(dòng)區(qū)域34定義于一半導(dǎo)體芯片30的硅基底32中，一淺溝隔離35設(shè)于硅基底32中且環(huán)繞于主動(dòng)區(qū)域34周圍。
本發(fā)明是先于硅基底32的表面依序形成一氧化層36用來(lái)當(dāng)作柵氧化層，與一薄膜層38用來(lái)當(dāng)作一柵導(dǎo)電層，其中薄膜層38可由摻雜多晶硅、未摻雜多晶硅、金屬硅化物以及金屬所構(gòu)成。接著利用一化學(xué)氣相沉積法，依序于多晶硅層38表面沉積一層氮氧化硅層39，當(dāng)作一抗反射層用來(lái)降低光反射率，與一罩幕層40，例如為氧化硅層；然后于罩幕層40上形成一圖案化的光阻層42，用來(lái)定義一標(biāo)準(zhǔn)線寬L1的柵極圖案，其中標(biāo)準(zhǔn)線寬為一曝光機(jī)臺(tái)的的最小曝光極限，例如為0.18微米。
如圖7-圖8所示，接著進(jìn)行一非等向性干蝕刻制程(anisotropicetching)，以去除未被圖案化的光阻層42所覆蓋的罩幕層40，直至氮氧化硅層39的表面，使得未蝕刻部分的罩幕層40形成一硬罩幕41，并去除圖案化的光阻層42。
如圖9-圖10所示，于氮氧化硅層39與硬罩幕41表面均勻沉積一罩幕層44，例如一光阻層，并進(jìn)行一微影與蝕刻制程來(lái)定義罩幕層44的圖案，使得罩幕層44具有一大于主動(dòng)區(qū)域34的開口46，以確保在主動(dòng)區(qū)域34內(nèi)的線型薄膜層圖案為均勻直線。
如圖11-圖12所示，進(jìn)行一等向性(isotropic)蝕刻制程，例如一濕蝕刻制程，以含有氫氟酸(hydrofluoric acid，HF)的蝕刻溶液，來(lái)縮小未被罩幕層44所覆蓋部分的硬罩幕41的尺寸，而由標(biāo)準(zhǔn)線寬L1(例如為0.18微米)縮小至制程所需線寬L2(例如0.13微米或以下)。
如圖13-圖14所示，然后去除罩幕層44，并進(jìn)行一非等向性干蝕刻制程，以去除未被縮小的硬罩幕41所覆蓋的氮氧化硅層39與薄膜層38，最后去除硬罩幕41，完成線型薄膜層48的制作。其中該線型薄膜層48的形狀為兩端寬度較寬，中間寬度較窄的工字型，且中間寬度即為柵極線寬L2，是用來(lái)作為一柵極(gate)或字符線(word line)。
實(shí)施例2參閱圖15-圖20所示，為本發(fā)明制作柵極的線型薄膜層58的實(shí)施例2的示意圖。
如圖15-圖16所示，一主動(dòng)區(qū)域54定義于一半導(dǎo)體芯片50的硅基底52中，一淺溝隔離55設(shè)于硅基底52中且環(huán)繞于主動(dòng)區(qū)域54周圍。首先于硅基底52的表面依序形成一柵氧化層56，與一線型薄膜層58。其中線型薄膜層58包含有一多晶硅層(未顯示)與一抗反射層(未顯示)，且線型薄膜層58用來(lái)作為一柵極或字符線，其寬度為一標(biāo)準(zhǔn)線寬L3，例如0.18微米。
如圖17-圖18所示，利用一化學(xué)氣相沉積法，于線型薄膜層58上形成一罩幕層60，例如為氧化硅層，再于罩幕層60上形成一圖案化的光阻層62，且圖案化的光阻層62具有一大于主動(dòng)區(qū)域54的開口66，以確保在主動(dòng)區(qū)域54內(nèi)的線型薄膜層圖案為均勻直線。接著進(jìn)行一非等向性干蝕刻制程，以去除未被圖案化的光阻層62所覆蓋的罩幕層60，直至柵氧化層56與線型薄膜層58的表面。
如圖19-圖20所示，隨后去除光阻層62，進(jìn)行一等向性蝕刻制程，以縮小未被罩幕層60所覆蓋部分的線型薄膜層58的尺寸，直至所需要的線寬L4，例如0.13微米或以下，最后去除罩幕層60，完成柵極的線型薄膜層58的制作。
在本發(fā)明的最佳實(shí)施例中，由于硬罩幕41的兩端以突起罩幕層40為屏障，來(lái)進(jìn)行一等向性蝕刻，因此并不會(huì)縮小到硬罩幕41的兩端，而只縮小開口46中硬罩幕41的寬度至半導(dǎo)體制程中所需求的柵極線寬大小，如0.13微米或以下。
此外，本發(fā)明的制作方法除了應(yīng)用于柵極的制作外，亦可同樣地被運(yùn)用來(lái)縮小其它半導(dǎo)體芯片上的各種元件的臨界尺寸。
相較于傳統(tǒng)技術(shù)，本發(fā)明利用一具有一開口的罩幕層，其開口相對(duì)應(yīng)于硅基底的主動(dòng)區(qū)域的圖案，以覆蓋住薄膜層的兩端，使得薄膜層的兩端的尺寸及形狀，不會(huì)因?yàn)檫M(jìn)行縮小制程與后續(xù)的蝕刻制程，而發(fā)生線型薄膜層的末端緊縮效應(yīng)，影響集成電路的電性表現(xiàn)。運(yùn)用在0.13微米以下的柵極的制程時(shí)，本發(fā)明不但能將柵極臨界尺寸縮小至所需線寬，并使得薄膜層的兩末端不會(huì)因?yàn)檫M(jìn)行線寬縮小制程，而發(fā)生末端緊縮效應(yīng)，以達(dá)到良好的覆蓋與絕緣效果。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明所做的均等變化與修飾，皆應(yīng)屬于本發(fā)明所涵蓋的保護(hù)范圍。
權(quán)利要求
1.一種修正線型薄膜層末端緊縮效應(yīng)的方法，其特征是半導(dǎo)體芯片上包含有基底，主動(dòng)區(qū)域定義于該基底上，及薄膜層設(shè)于該基底上，該方法包含有下列步驟(1)于該薄膜層上形成第一罩幕層；(2)于該第一罩幕層上形成圖案化的第一光阻層，用來(lái)定義該線型薄膜層圖案；(3)進(jìn)行第一蝕刻制程，去除未被該第一光阻層所覆蓋的該第一罩幕層，直至該薄膜層表面；(4)去除該第一光阻層；(5)于該薄膜層表面及該第一罩幕層表面形成圖案化的第二罩幕層，且該第二罩幕層形成有用來(lái)定義該主動(dòng)區(qū)域圖案的開口；(6)縮小未被該第二罩幕層所覆蓋部分的該第一罩幕層的尺寸；(7)去除該第二罩幕層；(8)進(jìn)行第二蝕刻制程，去除未被該第一罩幕層覆蓋的該薄膜層，以形成該線型薄膜層；(9)去除該第一罩幕層。
2.根據(jù)權(quán)利要求1所述的方法，其特征是該薄膜層包含有多晶硅，該線型薄膜層是用來(lái)作為柵極或字符線。
3.根據(jù)權(quán)利要求1所述的方法，其特征是該第一罩幕層為氧化硅層。
4.根據(jù)權(quán)利要求1所述的方法，其特征是該第一蝕刻制程及該第二蝕刻制程皆為干蝕刻制程。
5.根據(jù)權(quán)利要求1所述的方法，其特征是縮小未被該第二罩幕層所覆蓋部分的第一罩幕層的尺寸是通過(guò)等向性蝕刻制程。
6.一種修正線型薄膜層末端緊縮效應(yīng)的方法，其特征是半導(dǎo)體芯片上包含有基底，主動(dòng)區(qū)域定義于該基底上及線型薄膜層設(shè)于該基底上并部分重疊于該主動(dòng)區(qū)域，該方法包含有下列步驟(1)于該線型薄膜層上形成罩幕層；(2)于該罩幕層上形成光阻層，且于該光阻層上形成有用來(lái)定義該主動(dòng)區(qū)域圖案的開口；(3)進(jìn)行蝕刻制程，沿該光阻層的開口蝕刻該罩幕層，并停止于該基底表面及該線型薄膜層表面；(4)去除該光阻層；(5)縮小未被該罩幕層所覆蓋部分的該線型薄膜層的尺寸；(6)去除該罩幕層。
7.根據(jù)權(quán)利要求6所述的方法，其特征是該基底上另包含有柵氧化層，該線型薄膜層是用來(lái)作為柵極或字符線。
8.根據(jù)權(quán)利要求6所述的方法，其特征是該線型薄膜層包含有多晶硅。
9.根據(jù)權(quán)利要求6所述的方法，其特征是該罩幕層為氧化硅層。
10.根據(jù)權(quán)利要求6所述的方法，其特征是該蝕刻制程為干蝕刻制程。
11.根據(jù)權(quán)利要求1所述的方法，其特征是縮小未被該罩幕層所覆蓋部分的該線型薄膜層的尺寸是通過(guò)等向性蝕刻制程。
全文摘要
一種修正線型薄膜層末端緊縮效應(yīng)的方法，依序于半導(dǎo)體芯片上形成薄膜層及第一罩幕層；再于第一罩幕層上形成圖案化的第一光阻層來(lái)定義線型薄膜層圖案；去除未被第一光阻層所覆蓋的第一罩幕層，直至薄膜層表面；于薄膜層表面及第一罩幕層表面形成具有一開口的第二罩幕層，且開口是相對(duì)應(yīng)于半導(dǎo)體芯片的主動(dòng)區(qū)域圖案；接著縮小未被第二罩幕層所覆蓋的第一罩幕層的尺寸；最后去除第二罩幕層及未被第一罩幕層覆蓋的薄膜層，并去除第一罩幕層，完成線型薄膜層的制程。
文檔編號(hào)H01L21/027GK1472775SQ0212709
公開日2004年2月4日 申請(qǐng)日期2002年7月29日 優(yōu)先權(quán)日2002年7月29日
發(fā)明者高嘉宏 申請(qǐng)人:聯(lián)華電子股份有限公司