半導體封裝件、其制造方法及其使用的切割冶具的制作方法
【專利摘要】半導體封裝件包括基板、半導體芯片、封裝體、數個電性接點及散熱板?；寰哂猩媳砻婕跋卤砻妗０雽w芯片設于基板的上表面。封裝體形成于基板的上表面上且包覆半導體芯片。電性接點形成于基板的下表面。散熱板設于封裝體上且具有上表面、外側面及毛邊。毛邊形成于散熱板的上表面與外側面之間，且毛邊的突出量小于3密耳。
【專利說明】半導體封裝件、其制造方法及其使用的切割冶具

【技術領域】
[0001]本發(fā)明是有關于一種半導體封裝件、其制造方法及其使用的切割冶具，且特別是有關于一種從散熱板往基板方向切割而形成的半導體封裝件、其制造方法及其使用的切割冶具。

【背景技術】
[0002]為了散熱，傳統半導體封裝件包括散熱板，以快速散逸半導體封裝件的熱量。散熱板多是額外制作后再黏貼于封膠上。然而，在單一化步驟中，由于散熱板受到刀具切割力的撕扯，因此容易導致散熱板與封膠之間結合性降低。


【發(fā)明內容】

[0003]本發(fā)明是有關于一種半導體封裝件、其制造方法及其使用的切割冶具，一實施例中，散熱板與封裝體之間的結合性不會因為切割而過度下降。
[0004]根據本發(fā)明的一實施例，提出一種半導體封裝件。半導體封裝件包括一基板、一半導體芯片、一封裝體、數個電性接點及一散熱板?；寰哂幸簧媳砻婕耙幌卤砻妗０雽w芯片設于基板的上表面。封裝體形成于基板的上表面上且包覆半導體芯片。電性接點形成于基板的下表面。散熱板設于封裝體上且具有一上表面、一外側面及一毛邊。毛邊形成于散熱板的上表面與外側面之間，且毛邊的突出量小于3密耳。
[0005]根據本發(fā)明的另一實施例，提出一種切割冶具。切割冶具包括一冶具本體、一氣室、一吸氣道、一接點容納槽及一第一擋墻。冶具本體具有一上表面。氣室從冶具本體的上表面往下延伸而形成一氣室底面。吸氣道從氣室的氣室底面往下延伸。接點容納槽從冶具本體的上表面往下延伸，用以容納一待切割封裝結構的數個電性接點。第一擋墻設于接點容納槽與氣室之間。待切割封裝結構抵壓于第一擋墻的上表面上。
[0006]根據本發(fā)明的另一實施例，提出一種半導體封裝件的制造方法。制造方法包括以下步驟。提供一待切割封裝結構。待切割封裝結構包括一基板、一半導體芯片、一封裝體、數個電性接點及一散熱板，基板具有一上表面及一下表面，半導體芯片設于基板的上表面上，封裝體形成于基板的上表面上且包覆半導體芯片，電性接點形成于基板的下表面上，而散熱板設于封裝體上且具有一上表面；設置待切割封裝結構于一切割冶具上，其中待切割封裝結構以基板的下表面設于切割冶具上；以及，從散熱板往基板的方向，單一化待切割封裝結構，使散熱板形成一毛邊及一外側面，毛邊形成于散熱板的上表面與外側面之間且毛邊的突出量小于3密耳。
[0007]為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉較佳實施例，并配合附圖，作詳細說明如下:

【專利附圖】

【附圖說明】
[0008]圖1繪示依照本發(fā)明一實施例的半導體封裝件的剖視圖。
[0009]圖2A至2D繪示依照本發(fā)明一實施例的半導體封裝件的切割過程圖。
[0010]圖3繪示依照本發(fā)明另一實施例的切割冶具的剖視圖。
[0011]圖4繪示依照本發(fā)明另一實施例的切割冶具的外觀圖。
[0012]符號說明:
[0013]100:半導體封裝件
[0014]100’:待切割封裝結構
[0015]110:基板
[0016]IlOb:下表面
[0017]110s、140s、150s:外側面
[0018]110u、140u、150u、210u、211u、212u、213u:上表面
[0019]120:半導體芯片
[0020]120a:主動面
[0021]121:焊線
[0022]130:電性接點
[0023]130b、210b2:底面
[0024]131:第一部分
[0025]132:第二部分
[0026]140:封裝體
[0027]150:散熱板
[0028]151:毛邊
[0029]210:冶具本體
[0030]210bl:氣室底面
[0031]2 1g:吸氣道
[0032]210rl:氣室
[0033]210r2、210r2’’:接點容納槽
[0034]21Or3:切割槽
[0035]21 Or4:通氣孔
[0036]211:第一擋墻
[0037]212:第二擋墻
[0038]213:第三擋墻
[0039]200、200，、200，，:切割冶具
[0040]220:刀具
[0041]300:真空源
[0042]Al:開口面積
[0043]A2:橫向面積
[0044]Hl:第一距離
[0045]H2:第二距離
[0046]L:突出量
[0047]P:切割道
[0048]Wl:寬度
[0049]W2:外徑

【具體實施方式】
[0050]請參照圖1，其繪示依照本發(fā)明一實施例的半導體封裝件的剖視圖。半導體封裝件100包括基板110、半導體芯片120、數個電性接點130、封裝體140及散熱板150。
[0051]基板110例如是單層或多層基板，其可承載半導體芯片120?；?10具有上表面IlOu及下表面110b。本例中，半導體芯片120以主動面120a朝上方位設于基板110的上表面IlOu上，且通過至少一焊線121電性連接于基板110。另一例中，半導體芯片120是以主動面朝下方位的覆晶(flip chip)方式,設于基板110的上表面IlOu上,且通過至少一凸塊電性連接于基板110。
[0052]電性接點130例如是焊球、導電柱或凸塊，其形成于基板110的下表面IlOb上。半導體封裝件100通過電性接點130電性連接于一外部電路(未繪示)，如電路板。
[0053]封裝體140形成于基板110的上表面IlOu上且包覆半導體芯片120。封裝體140可包括酌■醒基樹脂(Novolac-based resin)、環(huán)氧基樹脂(epoxy-based resin)、娃基樹脂(silicone-based resin)或其他適當的包覆劑。封裝體140亦可包括適當的填充劑,例如是粉狀的二氧化硅。可利用數種封裝技術形成封裝體140，例如是壓縮成型(compress1nmolding)、注身寸成型(inject1n molding)或轉注成型(transfer molding)。
[0054]散熱板150設于封裝體140的上表面140u上且具有上表面150u、外側面150s及毛邊151，毛邊151形成于散熱板150的上表面150u與外側面150s之間。在單一化半導體封裝件100步驟中，刀具由散熱板150往基板110方向進刀，使毛邊151的突出量L小于3密耳(mil)。相較于由基板110往散熱板150方向進刀，本實施例所產生的毛邊151較小。
[0055]此外，當刀具由基板110往散熱板150方向進刀時，散熱板150會受到刀具由基板110往散熱板150方向作用的拉扯力，如此會破壞散熱板150與封裝體140之間的結合性。反觀本實施例，由于刀具由散熱板150往基板110方向進刀，使散熱板150受到刀具由散熱板150往封裝體140方向作用的抵壓力，如此散熱板150與封裝體140之間的結合性較不易因為切割而下降。
[0056]此外，由于采用全穿切(full cut)方式單一化半導體封裝件100，因此散熱板150的外側面150s、封裝體140的外側面140s及基板110的外側面IlOs大致上對齊，如齊平。
[0057]請參照圖2A至2D，其繪示依照本發(fā)明一實施例的半導體封裝件的切割過程圖。
[0058]如圖2A所示，提供一切割冶具200。切割冶具200包括冶具本體210、至少一氣室210rl、至少一吸氣道210g、至少一接點容納槽210r2、至少一第一擋墻211、至少一第二擋墻212、至少一第三擋墻213及數條切割槽210r3。數條切割槽210r3分離出數個封裝單元的區(qū)域。在單一化步驟中，可沿切割槽210r3的區(qū)域單一化待切割封裝結構100’(圖2B)，以形成至少一半導體封裝件100。
[0059]冶具本體210例如是由軟質或硬質材料制成，本例中，冶具本體210以橡膠制成為例說明。冶具本體210具有上表面210u。氣室210rl從冶具本體210的上表面210u往下延伸而形成氣室底面210bl，以容納待切割封裝結構100’(圖2C)的一些電性接點131 (圖2C)。吸氣道210g從氣室210rl的氣室底面210bl往下延伸并連通一真空源300 (圖2C)。接點容納槽210r2從冶具本體210的上表面210u往下延伸一距離，但不貫穿冶具本體210。接點容納槽210r2用以容納待半導體封裝件100’(圖2C)的另一些電性接點132 (圖2C)。
[0060]在一種切割冶具200的制法中，可采用機械或激光鉆孔，形成數個接點容納槽210r2于冶具本體210上。接點容納槽210r2形成后，氣室210rl與接點容納槽210r2之間形成第一擋墻211，相鄰二接點容納槽210r2之間形成第二擋墻212，而切割槽210r3與接點容納槽210r2之間形成第三擋墻213。
[0061]如圖2B所示，提供待切割封裝結構100’。待切割封裝結構100’包括基板110、半導體芯片120、數個電性接點130、封裝體140及散熱板150。圖2B的基板110例如是一長條基板，其具有上表面IlOu及下表面110b。半導體芯片120設于基板110的上表面IlOu上，封裝體140形成于基板110的上表面IlOu上且包覆半導體芯片120，電性接點130形成于基板110的下表面IlOb上,而散熱板150設于封裝體140的上表面140u上且具有上表面 150u。
[0062]如圖2C所示，設置待切割封裝結構100’于切割冶具200上，其中待切割封裝結構100’以基板110的下表面IlOb設于切割冶具200的上表面210u上，使基板110的下表面IlOb朝向切割冶具200，而散熱板150的上表面150u朝向遠離切割冶具200的方向。
[0063]此些電性接點130的第一部分(一個或一些)131容納于氣室210rl內，而此些電性接點130的第二部分132 (另一個、另一些或其余)容納于接點容納槽210r2內，其中第一部分131可以是位于基板110的下表面IlOb之中間區(qū)域的電性接點，而第二部分132可以是位于基板110的下表面IlOb的周邊區(qū)域的電性接點。另一例中，第一部分131可以是位于基板110的下表面IlOb的周邊區(qū)域的電性接點，而第二部分132可以是位于基板110的下表面IlOb的中間區(qū)域的電性接點。
[0064]本例中，單個接點容納槽210r2容納單個電性接點130。另一例中，單個接點容納槽210r2可容納至少二電性接點130。接點容納槽210r2的最大寬度Wl介于對應的電性接點130的最大外徑W2的1.1至1.5之間，使電性接點130不會與接點容納槽210r2的內側壁干涉。另一實施例中，接點容納槽210r2的最大寬度Wl可大于對應的電性接點130的最大外徑W2的1.5倍以上。一例中，寬度Wl的值介于0.4毫米至0.6毫米之間。此外，接點容納槽210r2的寬度Wl視電性接點130的外徑W2而定，本發(fā)明實施例并未特別限定寬度Wl及外徑W2的數值。
[0065]冶具本體210的上表面210u與接點容納槽210r2的底面210b2相距一第一距離H1，而基板110的下表面IlOb相距電性接點130的底面130b —第二距離H2，其中第一距離Hl大于第二距離H2，使電性接點130的底面130b不會干涉到接點容納槽210r2的底面210b2。第一距離Hl可介于第二距離H2的1.1至1.5之間。
[0066]第二距離!12與第二寬度12的比值(!12/12)可介于0.4至1.5之間。當比值小于I時，電性接點130形成一矮胖結構；當比值大于I時，電性接點130形成一高瘦結構。
[0067]一例中，第一距離Hl與寬度Wl的比值(H1/W1)可小于2，如此可避免接點容納槽210r2的細長比過大而導致相鄰二接點容納槽的擋墻過于薄弱；進一步地說，當第一距離Hl與寬度Wl的比值愈大，表示接點容納槽210r2愈細長，導致相鄰二接點容納槽210r2之間的第二擋墻212愈細長而變得薄弱。當第一距離Hl與寬度Wl的比值小于2時，可使第二擋墻212具備足夠強度。此外，在寬度Wl不變的情況下，第一距離Hl愈長，則電性接點130愈不容易與接點容納槽210r2的底面210b干涉，但卻會導致切割冶具200的強度降低。由于本實施例的第一距離Hl與寬度Wl的比值小于2，故可兼顧”切割冶具200具有足夠強度”與”避免底面210b與電性接點130干涉問題”。
[0068]待切割封裝結構100’抵壓到第一擋墻211的上表面211u，使真空吸力吸附的范圍被控制于氣室210rl。此外，第一擋墻211的上表面211u、第二擋墻212的上表面212u與第三擋墻213的上表面213u大致上等高時，使待切割封裝結構100’同時抵壓到第一擋墻211的上表面21 lu、第二擋墻212的上表面212u與第三擋墻213的上表面213u，進而使切割冶具200與待切割封裝結構100’的接觸面積增大，而分擔(減少)切割冶具200的承受應力，以避免切割冶具200過度變形。另一例中，第二擋墻212的上表面212u及/或第三擋墻213的上表面213u可低于第一擋墻211的上表面211u，使待切割封裝結構100’抵壓到第一擋墻211的上表面21 lu，但不抵壓第二擋墻212的上表面212u及/或第三擋墻213的上表面213u。只要切割冶具200不會過度變形，本發(fā)明實施例不限定第二擋墻212的上表面212u、第三擋墻213的上表面213u與第一擋墻211的上表面211u的高度位置。
[0069]此外，當氣室210rl的開口面積Al過小時，無法穩(wěn)固吸住待切割封裝結構100’。當氣室210rl的開口面積Al過大時，切割冶具200容易變形(例如，第一擋墻211往氣室210rl方向變形)。本例中，氣室210rl的開口面積Al占半導體封裝件100的橫向面積A2(圖2D)的60%至80%之間，如此一來，除了可避免切割冶具200過度變形外，亦可有效吸住待切割封裝結構100’。
[0070]如圖2D所示，從散熱板150往基板110的方向，單一化待切割封裝結構100’，以形成至少一如圖1所示的半導體封裝件100。舉例來說，可使用刀具220形成至少一切割道P依序經過散熱板150、封裝體140及基板110，使散熱板150形成毛邊151及外側面150s，其中毛邊151形成于散熱板150的上表面150u與外側面150s之間。由于刀具220由散熱板150往基板110方向進刀，可使毛邊151的突出量L小于3密耳。本例中，切割道P經過整個散熱板150、整個封裝體140及整個基板110，以切斷散熱板150、封裝體140及基板110，這樣的切割方式稱為全穿切。
[0071]此外，單一化后，封裝體140及基板110分別形成外側面140s及110s，其中封裝體140的外側面140s、基板110的外側面IlOs與散熱板150的外側面150s對齊，例如是齊平。
[0072]請參照圖3，其繪示依照本發(fā)明另一實施例的切割冶具的剖視圖。切割冶具200’包括冶具本體210、至少一氣室210rl、至少一吸氣道210g、至少一接點容納槽210r2、至少一第一擋墻211、至少一第二擋墻212、至少一第三擋墻213、數條切割槽210r3及至少一通氣孔210r4。通氣孔210r4連通氣室210rl與接點容納槽210r2，以增加真空源300可吸附的面積，進而增加待切割封裝結構100’所受到的真空吸力。如此，待切割封裝結構100’可更穩(wěn)固地設于切割冶具200’上。另一例中，另一通氣孔210r4可連通二個或二個以上的接點容納槽210r2，以增加真空源300更多可吸附的面積。
[0073]請參照圖4，其繪示依照本發(fā)明另一實施例的切割冶具的外觀圖。切割冶具200’ ’包括冶具本體210、至少一氣室210rl、至少一吸氣道210g、接點容納槽210r2’ ’、至少一第一擋墻211、至少一第三擋墻213及數條切割槽210r3。數條切割槽210r3圍繞數個封裝單元的區(qū)域，在單一化工藝中，可沿切割槽210r3的區(qū)域單一化待切割封裝結構100’(圖2B)，以形成至少一半導體封裝件100。本例中，在一個封裝單元區(qū)域中，接點容置槽210r2’’是封閉環(huán)形容置槽，單個接點容納槽210r2可容納電性接點130的全部第二部分132(圖2C)。在一個封裝單元區(qū)域中，接點容納槽210r2的數量是單個，故切割冶具200’’不會形成第二擋墻212。
[0074]綜上所述，雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬【技術領域】中具有通常知識者，在不脫離本發(fā)明的精神和范圍內，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視權利要求書所界定者為準。
【權利要求】
1.一種半導體封裝件，其特征在于，包括: 一基板，具有一上表面及一下表面； 一半導體芯片，設于該基板的該上表面； 一封裝體，形成于該基板的該上表面上且包覆該半導體芯片；數個電性接點，形成于該基板的該下表面；以及 一散熱板，設于該封裝體上且具有一上表面、一外側面及一毛邊，該毛邊形成于該散熱板的該上表面與該外側面之間，且該毛邊的突出量小于3密耳。
2.如權利要求1所述的半導體封裝件，其特征在于，該基板及該封裝體各具有一外側面，該封裝體的該外側面、該基板的該外側面與該散熱板的該外側面對齊。
3.一種切割冶具，其特征在于，包括: 一冶具本體，具有一上表面； 一氣室，從該冶具本體的該上表面往下延伸而形成一氣室底面； 一吸氣道，從該氣室的該氣室底面往下延伸； 一接點容納槽，從該冶具本體的該上表面往下延伸，用以容納一待切割封裝結構的數個電性接點；以及 一第一擋墻，設于該接點容納槽與該氣室之間，其中該待切割封裝結構抵壓于該第一擋墻的上表面。
4.一種半導體封裝件的制造方法，其特征在于，包括: 提供一待切割封裝結構，該待切割封裝結構包括一基板、一半導體芯片、一封裝體、數個電性接點及一散熱板，該基板具有一上表面及一下表面，該半導體芯片設于該基板的該上表面上，該封裝體形成于該基板的該上表面上且包覆該半導體芯片，該些電性接點形成于該基板的該下表面上，而該散熱板設于該封裝體上且具有一上表面； 設置該待切割封裝結構于一切割冶具上，其中該待切割封裝結構以該基板的該下表面設于該切割冶具上；以及 從該散熱板往該基板的方向，單一化該待切割封裝結構，使該散熱板形成一毛邊及一外側面，該毛邊形成于該散熱板的該上表面與該外側面之間且該毛邊的突出量小于3密耳。
5.如權利要求4所述的制造方法，其特征在于，于單一化該待切割封裝結構的步驟中包括: 形成一切割道經過整個該散熱板、整個該封裝體及整個該基板，以切斷該散熱板、該封裝體及該基板，其中，該封裝體及該基板各形成一外側面，該封裝體的該外側面、該基板的該外側面與該散熱板的該外側面對齊。
6.如權利要求4所述的制造方法，其特征在于，該切割冶具包括數個接點容納槽； 于設置該待切割封裝結構于該切割冶具的步驟中，該些電性接點的一第一部分容納于該氣室，而該些電性接點的一第二部分容納于該些接點容納槽。
7.如權利要求6所述的制造方法，其特征在于，該些電性接點的該第一部分位于該基板的該下表面的中間區(qū)域，而該些電性接點的該第二部分位于該基板的該下表面的周邊區(qū)域。
8.如權利要求4所述的制造方法，其特征在于，該接點容納槽是一封閉環(huán)形容置槽，該些電性接點的一第一部分容納于該氣室，而該些電性接點的一第二部分容納于該接點容納槽。
9.如權利要求6所述的制造方法，其特征在于，設置該待切割封裝結構于該切割冶具的步驟中，該氣室的開口面積占該半導體封裝的面積的60%至80%之間。
10.如權利要求6所述的制造方法，其特征在于，各該接點容納槽的最大寬度介于對應的該電性接點的外徑的1.1至1.5倍之間。
11.如權利要求6所述的制造方法，其特征在于，該冶具本體的一上表面與該接點容納槽的底面相距一第一距離，該基板的該下表面與該些電性接點的底面相距一第二距離，該第一距離大于該第二距離。
【文檔編號】H01L23/34GK104425403SQ201310392808
【公開日】2015年3月18日 申請日期:2013年9月2日 優(yōu)先權日:2013年9月2日
【發(fā)明者】張嘉銘, 李金松, 黃柏庭, 孫銘偉, 劉承政 申請人:日月光半導體制造股份有限公司