專利名稱：非易失性鎖存電路和邏輯電路，以及使用其的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
此處公開的本發(fā)明涉及其中即使在電源關(guān)閉后存儲(chǔ)數(shù)據(jù)的邏輯狀態(tài)也不被擦除的非易失性邏輯電路，以及使用該非易失性邏輯電路的半導(dǎo)體器件。特定地，此處公開的本發(fā)明涉及非易失性鎖存電路以及使用該非易失性鎖存電路的半導(dǎo)體器件。
背景技術(shù)：
已經(jīng)提出了其中集成有非易失性邏輯的集成電路，其中，向邏輯電路施加了 “非易失性”特征，有此特征后，即使電源被關(guān)閉時(shí)數(shù)據(jù)也不被擦除。例如，使用鐵電元件的非易失性鎖存電路已經(jīng)被提出作為非易失性邏輯(見專利文獻(xiàn)I)。
[參考文獻(xiàn)][專利文獻(xiàn)]PCT 國際公開 No. 2003/044953本發(fā)明的公開內(nèi)容然而，使用鐵電元件的非易失性鎖存電路在重新寫入次數(shù)和電壓減少的可靠性方面有問題。此外，鐵電元件由施加至元件的電場所極化，且通過剩余極化來存儲(chǔ)數(shù)據(jù)。然而，當(dāng)剩余極化較小時(shí)，可產(chǎn)生如下問題變化的影響變得較大，且需要高準(zhǔn)確度的讀取電路。鑒于上述問題，本發(fā)明的實(shí)施例的目的在于提供新穎的非易失性鎖存電路以及使用該非易失性鎖存電路的半導(dǎo)體器件。根據(jù)本發(fā)明的一個(gè)實(shí)施例的非易失性鎖存電路包括具有環(huán)形結(jié)構(gòu)的鎖存部分，其中第一元件的輸出電連接至第二元件的輸入，且第二元件的輸出電連接至第一元件的輸入；以及用于保持該鎖存部分的數(shù)據(jù)的數(shù)據(jù)保持部分。在數(shù)據(jù)保持部分中，使用用氧化物半導(dǎo)體作為用于形成溝道形成區(qū)的半導(dǎo)體材料的晶體管作為開關(guān)元件。此外，數(shù)據(jù)保持部分包括反相器，其電連接至晶體管的源電極或漏電極。使用該晶體管，被保持在鎖存部分中的數(shù)據(jù)可被寫入反相器的柵極電容器或被分開制備的電容器。進(jìn)ー步，使用該晶體管，可保持被寫入反相器的柵極電容器或被分開制備的電容器中的數(shù)據(jù)。換言之，根據(jù)本發(fā)明的一個(gè)實(shí)施例的非易失性鎖存電路包括鎖存部分和用于保持鎖存部分的數(shù)據(jù)的數(shù)據(jù)保持部分。數(shù)據(jù)保持部分包括晶體管和反相器。晶體管的溝道形成區(qū)包括氧化物半導(dǎo)體層。晶體管的源電極和漏電極中的一個(gè)電連接至被提供有輸出信號(hào)的引線，晶體管的源電極和漏電極中的另ー個(gè)電連接至反相器的輸入，且反相器的輸出電連接至被提供有輸入信號(hào)的引線。在上述非易失性鎖存電路中，數(shù)據(jù)保持部分除了晶體管和反相器之外，可包括電容器?？墒褂迷撾娙萜饔糜趯懭牒捅３衷阪i存部分中所保持的數(shù)據(jù)。電容器的電極中的一個(gè)可被使用為電連接至晶體管的源電極和漏電極中另的ー個(gè)。在上述非易失性鎖存電路中，鎖存部分包括第一元件和第二元件，且具有環(huán)形結(jié)構(gòu)，其中第一元件的輸出電連接至第二元件的輸入，且第二元件的輸出電連接至第一元件的輸入。此外，第一元件的輸入電連接至被提供有輸入信號(hào)的引線，且第一元件的輸出電連接至被提供有輸出信號(hào)的引線。例如，反相器可用于第一元件和第二元件的每ー個(gè)?？蛇x地，例如，NAND可用于第一元件，且鐘控反相器可用于第二元件。在上述非易失性鎖存電路中，晶體管具有將保持在鎖存部分中的數(shù)據(jù)寫入數(shù)據(jù)保持部分中的反相器的柵極電容器或被分開制備的電容器中的功能。此外，晶體管具有保持被寫入數(shù)據(jù)保持部分中的反相器的柵極電容器或被分開制備的電容器中的數(shù)據(jù)的功能。在上述非易失性鎖存電路中，使用包含用于溝道形成區(qū)的氧化物半導(dǎo)體層(用氧化物半導(dǎo)體材料形成)的晶體管，即使在例如元件溝道寬度W為1Χ104μπι且溝道長度L為3ym的情況下，可獲得如下特性常溫下截止態(tài)電流為小于或等于1X10_13A;且子閾值擺幅(S值)為約O. lV/dec.(柵絕緣膜IOOnm厚度)。因此，漏電流，即，在其中柵和漏電極之間的電壓為約O的狀態(tài)的截止態(tài)電流，遠(yuǎn)小于使用硅的晶體管的漏電流。相應(yīng)地，使用包含用于溝道形成區(qū)的氧化物半導(dǎo)體層的晶體管，其用作開關(guān)元件，即使在對(duì)于鎖存電路的電源電壓的供給被停止之后，數(shù)據(jù)存儲(chǔ)部分的電容器中累積的電荷也可沒有任何變化地保持存儲(chǔ)。換言之，可沒有任何變化地保持被寫入數(shù)據(jù)保持部分中的數(shù)據(jù)。另外，在對(duì)鎖存電路的電源電壓的供給再被開始之后，可讀取被保持在數(shù)據(jù)保持部分中的數(shù)據(jù)。相應(yīng)地，邏輯 狀態(tài)可被恢復(fù)為電源電壓的供給停止之前的邏輯狀態(tài)。進(jìn)ー步，在溫度特性中，即使在高溫下，截止態(tài)電流可足夠低且導(dǎo)通狀態(tài)電流可足夠高。例如，在-25° C到150° C范圍內(nèi)獲取數(shù)據(jù)作為晶體管的Ve-I11特性，其截止態(tài)電流、導(dǎo)通狀態(tài)電流、遷移率、以及S值具有低的溫度依賴性。以此方式，本發(fā)明的實(shí)施例提供具有寬操作溫度范圍且即使在高溫也可穩(wěn)定地操作的非易失性鎖存電路，且其中即使在電源被關(guān)閉之后存儲(chǔ)數(shù)據(jù)的邏輯狀態(tài)也不被擦除。在上述非易失性鎖存電路中，可通過使用該非易失性鎖存電路而提供各種邏輯電路。此外，可提供使用該邏輯電路的各種半導(dǎo)體器件。例如，在邏輯電路的多個(gè)電路塊中，可停止對(duì)于ー個(gè)或多個(gè)未被使用的電路塊的電源電壓的供給。使用該非易失性鎖存電路，即使在對(duì)于電路塊的電源電壓的供給被停止之后，電路塊的邏輯狀態(tài)可被保持存儲(chǔ)。另外，在對(duì)于電路塊的電源電壓的供給再啟動(dòng)后，該被存儲(chǔ)的邏輯狀態(tài)可被讀取。相應(yīng)地，可將邏輯狀態(tài)恢復(fù)為電源電壓的供給停止之前的邏輯狀態(tài)。在上述非易失性鎖存電路中，可使用下述材料中的任意作為氧化物半導(dǎo)體層In-Ga-Zn-O 基材料；In-Sn-O 基材料；In-Sn-Zn-O 基材料；In-Al-Zn-O 基材料；Sn-Ga-Zn-O基材料；Al-Ga-Zn-0基材料；Sn-Al_Zn-0基材料；In-Zn-O基金屬氧化物；Sn-Zn_0基材料；Al-Zn-O基材料；Ιη-0基材料；Sn-O基材料；以及Zn-O基材料。此外，該氧化物半導(dǎo)體層可包括銦、鎵以及鋅。另外，氧化物半導(dǎo)體層中的氫濃度可被設(shè)置為小于或等于5X1019/cm3，優(yōu)選地小于或等于5 X IO1Vcm3,更優(yōu)選地小于或等于5 X IO1Vcm3,進(jìn)ー步優(yōu)選地，小于或等于IX IOlfVcm3，且甚至更優(yōu)選地，小于lX1016/cm3。進(jìn)ー步，氧化物半導(dǎo)體層中的載流子濃度可被設(shè)置為小于I X IO1Vcm3，優(yōu)選地，小于I XlO1Vcm3,更優(yōu)選地，小于IXlO1Vcm30進(jìn)一歩，晶體管的常溫下截止態(tài)電流可被設(shè)置為小于或等于I X 10_13A。在上述非易失性鎖存電路中，使用氧化物半導(dǎo)體的晶體管可以是底柵型、頂柵型、底接觸型、或頂接觸型。底柵晶體管至少包括位于絕緣表面上的柵電極；位于柵電極上的柵絕緣膜；以及位于柵電極上的將成為溝道形成區(qū)的氧化物半導(dǎo)體層，柵絕緣膜夾在二者之間。頂柵晶體管ー個(gè)包括位于絕緣表面上將成為溝道形成區(qū)的氧化物半導(dǎo)體層；位于該氧化物半導(dǎo)體層上的柵絕緣膜；以及位于氧化物半導(dǎo)體層上的柵電極，柵絕緣膜夾在ニ者之間。底接觸晶體管包括位于源電極和漏電極上的將成為溝道形成區(qū)的氧化物半導(dǎo)體層。頂接觸晶體管包括位于將成為溝道形成區(qū)的氧化物半導(dǎo)體層上的源電極和漏電極。注意在本說明書等中，諸如“之上”和“之下”之類的術(shù)語并不必須分別表示在組件之間的物理關(guān)系的描述中的“直接地之上”和“直接地之下”。例如，表達(dá)“位于柵絕緣層之上的柵電扱”可意味著這樣的情況柵絕緣層和柵電極之間有附加組件。術(shù)語“之上”和“之上”僅被用于解釋的便利，且它們可被互換，除非有其他規(guī)定。在本說明書等中，術(shù)語“電極”或“引線”不限制組件的功能。例如，可使用“電極”作為部分的“引線”，且可使用“引線”作為部分的“電扱”。此外，例如，術(shù)語“電極”或“引線”還可表示多個(gè)“電極”和“引線”的組合。 注意，在采用不同極性的晶體管的情況下，或在電路操作中電流方向改變的情況下，“源扱”和“漏扱”的功能可變換。因此，在本說明書中，術(shù)語“源扱”和“漏扱”可彼此替代。注意，在本說明書中，術(shù)語“電連接”包括組件通過具有任何電功能的物體連接的情況。只要可在通過該物體連接的組件之間發(fā)射和接收電信號(hào)，對(duì)具有任何電功能的物體就沒有具體限制。具有任何電功能的物體的示例是諸如晶體管之類的開關(guān)元件、電阻器、電感器、電容器、以及具有各種功能的元件以及電極和引線。根據(jù)本發(fā)明的實(shí)施例，使用將氧化物半導(dǎo)體用作用于形成溝道形成區(qū)的半導(dǎo)體材料的晶體管(其用作數(shù)據(jù)保持部分的開關(guān)元件)，可實(shí)現(xiàn)具有寬溫度范圍并即使在高溫也可穩(wěn)定操作且其中即使在電源被關(guān)閉之后存儲(chǔ)數(shù)據(jù)的邏輯狀態(tài)也不被擦除的非易失性鎖存電路、或被提供有其中刷新時(shí)間段足夠長的數(shù)據(jù)保持部分的鎖存電路。由于通過晶體管的開關(guān)而執(zhí)行數(shù)據(jù)寫入，重新寫入的次數(shù)基本不受限制。此外，寫入電壓基本等于晶體管的閾值電壓；因此，晶體管可在低電壓操作。例如，操作電壓可設(shè)定為約IV或更小。進(jìn)ー步，由于數(shù)據(jù)存儲(chǔ)部分的晶體管中累積的電荷可被沒有變化地保持，與使用剩余極化作為數(shù)據(jù)的情況相比較，變化的影響較小且數(shù)據(jù)可被輕易地讀取。通過使用該非易失性鎖存電路可提供各種邏輯電路。例如，在使用該非易失性鎖存電路的邏輯電路中，可通過關(guān)閉未使用的塊的電源減少功耗。此外，由于即使當(dāng)電源被關(guān)閉時(shí)邏輯狀態(tài)被存儲(chǔ)，可以以高速度和低功耗，當(dāng)電源被打開時(shí)啟動(dòng)系統(tǒng)、或當(dāng)電源被關(guān)閉時(shí)中止系統(tǒng)。附圖簡述圖IA和IB示出非易失性鎖存電路的設(shè)置的示例。圖2A和2B示出非易失性鎖存電路的部件的設(shè)置的示例。圖3A和3B是示出了非易失性鎖存電路的元件的示例的截面圖和平面圖。圖4A到4H示出用于制造非易失性鎖存電路的元件的方法的示例。圖5A到5G示出用于制造非易失性鎖存電路的元件的方法的示例。圖6A到6D示出用于制造非易失性鎖存電路的元件的方法的示例。圖7示出使用氧化物半導(dǎo)體的倒交錯(cuò)晶體管的截面圖結(jié)構(gòu)的示例。圖8是沿圖7中的A-A’截面的能帶圖(示意圖)。
圖9A示出正電位(+Ve)被施加到柵極(Gl)的狀態(tài)，而圖9B示出負(fù)電位(-Ve)被施加到柵極(Gl)的狀態(tài)。

圖10示出真空能級(jí)和金屬的功函數(shù)(ΦΜ)之間、以及真空能級(jí)和氧化物半導(dǎo)體的電子親和力(X)之間的關(guān)系。圖11示出在娃(Si)中熱載流子注入所需的能量。圖12示出在In-Ga-Zn-O基氧化物半導(dǎo)體(IGZO)中熱載流子注入所需的能量。圖13示出在金剛砂(4H_SiC)中熱載流子注入所需的能量。圖14示出關(guān)于短溝道效應(yīng)的設(shè)備模擬的結(jié)果。圖15示出關(guān)于短溝道效應(yīng)的設(shè)備模擬的結(jié)果。圖16示出C-V特性。圖17示出Ve和(1/C)2之間的關(guān)系。圖18A和18B示出非易失性鎖存電路的設(shè)置的示例。圖19A示出非易失性鎖存電路的設(shè)置的示例，且圖19B示出非易失性鎖存電路的操作的示例。圖20A示出非易失性鎖存電路的設(shè)置的示例，且圖20B示出非易失性鎖存電路的 操作的示例。圖21A示出非易失性鎖存電路的設(shè)置的示例，且圖21B示出非易失性鎖存電路的操作的示例。圖22示出非易失性鎖存電路的設(shè)置的示例。圖23A到23F示出使用非易失性鎖存電路的半導(dǎo)體器件的示例。圖24示出非易失性鎖存電路的設(shè)置的示例。圖25A和25B示出評(píng)估非易失性鎖存電路的結(jié)果的示例。 用于實(shí)現(xiàn)本發(fā)明的最佳模式在下文中，參考附圖而描述本發(fā)明的實(shí)施例和示例。然而，本發(fā)明不限于以下描述。本領(lǐng)域技術(shù)人員容易理解，實(shí)施方式和細(xì)節(jié)可以各種方式變化，只要不背離本發(fā)明的范圍和精神即可。因此，本發(fā)明不應(yīng)被解釋為限于以下諸實(shí)施例和示例的描述。在參考附圖描述本發(fā)明的結(jié)構(gòu)中，在不同附圖中使用表示相同組件的附圖標(biāo)記。注意，在一些情況下為了簡單起見，實(shí)施例中的附圖等所示的尺寸、層的厚度、和每ー結(jié)構(gòu)的區(qū)域等被放大。因此，本發(fā)明的實(shí)施例不限于這種縮放比例。要注意，為了避免組件之間的混淆使用諸如“第一”、“第二”和“第三”的具有序數(shù)的術(shù)語，這些術(shù)語并不在數(shù)量上限制組件。[實(shí)施例I]在這個(gè)實(shí)施例中，將參考圖IA和1B、圖2A和2B、圖3A和3B、圖4A到4H、圖5A至Ij5G、圖6A到6D、圖7、圖8、圖9A和9B、圖10、圖11、圖12、圖13、圖14、圖15、圖16、以及圖
17而描述作為此處公開的本發(fā)明的實(shí)施例的非易失性鎖存電路的設(shè)置和操作的示例、用于制造該非易失性鎖存電路中所包括的元件的方法等。<非易失性鎖存電路的設(shè)置和操作>圖IA示出包含鎖存部分411和用于保持鎖存部分的數(shù)據(jù)的數(shù)據(jù)保持部分401的非易失性鎖存電路400的設(shè)置。圖IB示出數(shù)據(jù)保持部分401的設(shè)置。
圖IA中的非易失性鎖存電路400包括具有環(huán)形結(jié)構(gòu)的鎖存部分411和用于保持鎖存部分的數(shù)據(jù)的數(shù)據(jù)保持部分401。在具有環(huán)形結(jié)構(gòu)的鎖存部分411中，第一元件(Dl)412的輸出電連接至第二元件(D2) 413的輸入，且第二元件(D2) 413的輸出電連接至第一元件(Dl) 412的輸入。第一兀件(Dl) 412的輸入電連接至被提供有該鎖存電路的輸入信號(hào)的引線414。第一兀件(Dl) 412的輸出電連接至被提供有該鎖存電路的輸出信號(hào)的引線415。當(dāng)有多個(gè)第一元件(Dl) 412輸入時(shí)，其中一個(gè)輸入可電連接至被提供有該鎖存電路的輸入信號(hào)的引線414。當(dāng)有多個(gè)第二元件(D2) 413輸入時(shí)，其中一個(gè)輸入可電連接至第一兀件(Dl) 412的輸出。可使用其中被輸入的信號(hào)被反相且所獲得的信號(hào)用作輸出的元件作為第一元件(Dl)412。例如，可使用反相器、NAND、N0R、或鐘控反相器作為第一元件(Dl) 412?？墒褂闷渲斜惠斎氲男盘?hào)被反相且所獲得的信號(hào)用作輸出的元件作為第二元件(D2) 413。例如，可使用反相器、NAND、N0R、或鐘控反相器作為第二元件(D2) 413。在數(shù)據(jù)保持部分401中，使用用氧化物半導(dǎo)體作為用于形成溝道形成區(qū)的半導(dǎo)體材料的晶體管402作為開關(guān)元件。晶體管402的源電極和漏電極其中之一電連接至被提供有輸出信號(hào)的引線415。此外，數(shù)據(jù)保持部分401包括電容器404和反相器403，其各自電連接至晶體管402的源電極和漏電極中的另ー個(gè)。換言之，電容器404的電極中的ー個(gè)和反相器403的輸入(輸入端子)分別電連接至晶體管402的源電極和漏電極中的另ー個(gè)。電容器404的電極之一和反相器403的輸入分別電連接至晶體管402的源電極和漏電極中的另ー個(gè)的節(jié)點(diǎn)被稱為節(jié)點(diǎn)S。電容器404的另ー個(gè)電極被提供有電位V。。此外，反相器403的輸出電連接至被提供有輸入信號(hào)的引線414。反相器403包括晶體管420和晶體管421。晶體管420的源電極電連接至高電平電源電壓VDD。晶體管421的源電極電連接至低電平電源電壓VSS。反相器403的設(shè)置不限于圖IB中所示，且可包括，例如，如圖2A中所示的n_溝道晶體管420和η-溝道晶體管421?？蛇x地，輸出可被提供有緩沖器。進(jìn)ー步可選地，可使用讀出放大器電路替代反相器403。例如，可使用如圖2Β中所示的差分放大器類型的讀出放大器電路。如圖2Β中所示的差分放大器類型讀出放大器電路包括η-溝道晶體管421、η-溝道晶體管501、η-溝道晶體管502、、ρ-溝道晶體管503、ρ-溝道晶體管504、ρ-溝道晶體管505、以及P-溝道晶體管506。不管哪一種情況，重要的是輸入(輸入端子)處于浮動(dòng)狀態(tài)(高阻抗?fàn)顟B(tài))。使用氧化物半導(dǎo)體的晶體管402具有將鎖存部分411中所保持的數(shù)據(jù)寫入數(shù)據(jù)保持部分401中的電容器404和反相器403的柵極電容器的功能。此外，晶體管402具有保持被寫入數(shù)據(jù)保持部分401中的電容器404和反相器403的柵極電容器的數(shù)據(jù)的功能。將描述將鎖存部分411中所保持的數(shù)據(jù)寫入數(shù)據(jù)保持部分401的寫入操作、以及數(shù)據(jù)的保持、讀取以及重新寫入操作。首先，通過對(duì)晶體管402的柵電極提供晶體管402被導(dǎo)通的電位而導(dǎo)通晶體管402。相應(yīng)地，被保持在鎖存部分中的數(shù)據(jù)，即，被提供有輸出信號(hào)的引線415的電位被提供給電容器404的電極中的一個(gè)以及反相器403的輸入端子。作為結(jié)果，與引線415的電位一致的電荷被累積在電容器404的電極中的ー個(gè)中，以及反相器403的柵極電容器中(這個(gè)操作對(duì)應(yīng)于寫入)。此后，晶體管402被以如此方式關(guān)閉晶體管402的柵電極的電位被設(shè)置為晶體管402被關(guān)閉的電位。相應(yīng)地，累積于電容器404的電極中的ー個(gè)中，以及反相器403的柵極電容器中的電荷被保持(保持)。可通過讀取電容器404的其中一個(gè)電極的電位和反相器403的輸入端子的電位來讀取數(shù)據(jù)(這個(gè)操作對(duì)應(yīng)于讀取)。數(shù)據(jù)的重寫可以類似于數(shù)據(jù)的寫入和保持的方式進(jìn)行?？墒褂孟率霾牧现械娜我庾鳛榘ㄔ诰w管402中的氧化物半導(dǎo)體層In-Ga-Zn-O-基材料；In-Sn-O 基材料；In-Sn-Zn-O 基材料；In-Al-Zn-O 基材料；Sn-Ga-Zn-O基材料；A1-Ga-Zn_0基材料；Sn-Al_Zn-0基材料；In-Zn-O基金屬氧化物；Sn-Zn-O基材料；Α1-Ζη-0基材料；1η_0基材料；Sn_0基材料；以及Zn-O基材料。此處，氧化物半導(dǎo)體層優(yōu)選地是通過充分移除 如氫之類的雜質(zhì)而被高度提純的氧化物半導(dǎo)體層。特定地，氧化物半導(dǎo)體層中的氫濃度可被設(shè)置為小于或等于5X 1019/cm3，優(yōu)選地小于或等于5 X IO1Vcm3,更優(yōu)選地小于或等于5 X IO1Vcm3,進(jìn)ー步優(yōu)選地，小于或等于IX IOlfVcm3，且甚至更優(yōu)選地，小于lX1016/cm3。進(jìn)ー步，氧化物半導(dǎo)體層中的載流子濃度可被設(shè)置為小于I X IO1Vcm3,優(yōu)選地，小于I X IO1Vcm3，更優(yōu)選地，小于I X IO1Vcm30在通過充分地降低氫濃度而被高度純化的氧化物半導(dǎo)體層140中，當(dāng)與一般硅晶片(向其添加了微量的諸如磷或硼之類的雜質(zhì)元素的硅晶片)中的載流子濃度(大約為IX IO1Vcm3)相比較時(shí)其載流子濃度足夠低。以此方式，通過使用通過充分地降低氫濃度而被高度提純并被制成具有極低載流子濃度的i_型氧化物半導(dǎo)體或基本為i_型氧化物半導(dǎo)體的氧化物半導(dǎo)體，可獲得具有極其良好的截止態(tài)電流特性的晶體管402。例如，即使在溝道寬度W是I X IO4 μ m且溝道長度L是3 μ m的元件的情況下，當(dāng)被施加給漏電極的漏電壓Vd是+IV或+IOV且施加給柵電極的柵電壓\范圍在-5V到-20V范圍內(nèi)吋，常溫截止態(tài)電流是小于或等于I X 10_13A。進(jìn)一歩，在溫度特性中，可獲得即使在高溫時(shí)截止態(tài)電流可足夠低且導(dǎo)通狀態(tài)電流可足夠高的晶體管。例如，在-25° C到150° C范圍內(nèi)獲取數(shù)據(jù)作為晶體管的Ve-I11特性，其截止態(tài)電流、導(dǎo)通狀態(tài)電流、遷移率、以及S值具有低的溫度依賴性。。注意，氧化物半導(dǎo)體層中的上述氫濃度是通過SIMS (二次離子質(zhì)譜法)測(cè)量的。注意，在氧化物半導(dǎo)體層中所包括的氧化物半導(dǎo)體并不被特定地限制，只要是非單晶結(jié)構(gòu)即可?？刹捎酶鞣N結(jié)構(gòu)，諸如非晶結(jié)構(gòu)、微晶(納米晶等)結(jié)構(gòu)、多晶結(jié)構(gòu)、其中在非晶材料中包括微晶或多晶的結(jié)構(gòu)、或其中在非晶結(jié)構(gòu)的表面處形成微晶或多晶的結(jié)構(gòu)。以此方式，通過使用用通過充分減少氫濃度被被制成i_型氧化物半導(dǎo)體或具有極低載流子濃度的基本i_型氧化物半導(dǎo)體的氧化物半導(dǎo)體的作為開關(guān)元件的晶體管402，即使在對(duì)于鎖存電路400的電源電壓的供給被停止之后，在數(shù)據(jù)保持部分401中的電容器404和反相器403的柵極電容器中累積的電荷可被持續(xù)保持達(dá)極長時(shí)間。換言之，被寫入數(shù)據(jù)保持部分401中的數(shù)據(jù)可被保持達(dá)極長時(shí)間。此外，在對(duì)于鎖存電路400的電源電壓的供給再被開始之后，可讀取被保持在數(shù)據(jù)保持部分401中的數(shù)據(jù)。相應(yīng)地，邏輯狀態(tài)可恢復(fù)為電源電壓的供給停止之前的邏輯狀態(tài)。以此方式，通過使用用通過充分減少氫濃度被被制成i_型氧化物半導(dǎo)體或具有極低載流子濃度的基本i_型氧化物半導(dǎo)體的氧化物半導(dǎo)體的作為開關(guān)元件的晶體管402，可實(shí)現(xiàn)新穎的非易失性鎖存電路，其具有較寬的操作溫度范圍且即使在高溫也可穩(wěn)定地操作，且其中即使在電源被關(guān)閉之后存儲(chǔ)數(shù)據(jù)的邏輯狀態(tài)也不被擦除。
在非易失性鎖存電路400的元件中，可使用氧化物半導(dǎo)體之外的材料作為晶體管402之外的元件的半導(dǎo)體材料。可使用單晶硅、晶體硅等作為除了氧化物半導(dǎo)體之外的材料。例如，可在包含半導(dǎo)體材料的襯底上提供晶體管402之外的元件。可使用硅晶片、SOI(絕緣體上硅)襯底、在絕緣表面上的硅膜等作為包含半導(dǎo)體材料的襯底。使用除了氧化物半導(dǎo)體之外的材料，可實(shí)現(xiàn)高速操作。進(jìn)ー步，在非易失性鎖存電路400的元件中，使用氧化物半導(dǎo)體作為半導(dǎo)體材料也可形成晶體管402之外的元件。<非易失性鎖存電路的元件的平面結(jié)構(gòu)和截面結(jié)構(gòu)>圖3A和3B示出非易失性鎖存電路的晶體管402和晶體管402之外的元件的結(jié)構(gòu)的示例。此處，作為晶體管402之外的元件，描述了數(shù)據(jù)保持部分401的反相器403中所包括的晶體管421作為示例。晶體管402之外的元件可具有與晶體管421的結(jié)構(gòu)ー樣或類似的結(jié)構(gòu)。諸如電容器404之類的元件可使用用于形成晶體管402的膜或用于形成晶體管402之外的元件的膜而形成。圖3A示出截面，且圖3B示出平面圖。此處，圖3A對(duì)應(yīng)于圖3B中所示的截面A1-A2和B1-B2。如圖3A和3B所示，在下部中提供使用氧化物半導(dǎo)體以外的材料的晶體管421、且在上部中提供使用氧化物半導(dǎo)體的晶體管402。晶體管421包括提供在包含半導(dǎo)體材料的襯底100中的溝道形成區(qū)116 ;雜質(zhì)區(qū)114和高濃度區(qū)120 (雜質(zhì)區(qū)114和高濃度區(qū)120的組合可簡單地稱為雜質(zhì)區(qū))，其形成為溝道形成區(qū)116夾在其之間；位于溝道形成區(qū)116上的柵絕緣層108a ;位于柵絕緣層108a上的柵電極IlOa ;電連接到雜質(zhì)區(qū)114的源或漏電極130a ;以及電連接到雜質(zhì)區(qū)114的源或漏電極130b。此處，側(cè)壁絕緣層118形成在柵電極11Oa側(cè)邊上。另外，從平面上看，高濃度區(qū)120被形成襯底100的在不與側(cè)壁絕緣層118交迭的區(qū)域中，且金屬化合物區(qū)124位于高濃度區(qū)120上。進(jìn)ー步，在襯底100上形成元件隔離絕緣層106以圍繞晶體管421，且形成層間絕緣層126和層間絕緣層128以覆蓋晶體管421。源或漏電極130a和源或漏電極130b通過在層間絕緣層126和層間絕緣層128中形成的開ロ電連接至金屬化合物區(qū)124。換言之，源或漏電極130a和源或漏電極130b通過金屬化合物區(qū)124電連接至高濃度區(qū)120和雜質(zhì)區(qū)114。進(jìn)一歩，以與源或漏電極130a和源或漏電極130b類似方式而被提供的電極130c電連接至柵電極110。晶體管402包括位于層間絕緣層128上的柵電極136d ;位于柵電極136d上的柵絕緣層138 ;位于柵絕緣層138上的氧化物半導(dǎo)體層140 ;以及位于氧化物半導(dǎo)體層140上且電連接到氧化物半導(dǎo)體層140的源電極或漏電極142a和源電極或漏電極142b。此處，形成柵電極136d以使其被嵌入在位于層間絕緣層128上的絕緣層132中。進(jìn)一歩，類似于柵電極136d，形成電極136a、136b、以及電極136c以和源或漏電極130a、源或漏電極130b、以及電極130c分別相接觸。保護(hù)絕緣層144形成在晶體管402上，從而與氧化物半導(dǎo)體層140的一部分接觸。在保護(hù)絕緣層144上形成層間絕緣層146。此處，保護(hù)絕緣層144和層間絕緣層146被提供有達(dá)到源或漏電極142a和源或漏電極142b的開ロ。電極150d和電極150e通過此開ロ與源電極或漏電極142a、以及源電極或漏電極142b接觸。在電極150d和150e形成的同時(shí)，電極150a、電極150b、以及電極150c被形成為分別通過在柵絕緣層138、保護(hù)絕緣層144、、以及層間絕緣層146中的開ロ與電極136a、電極136b、以及電極136c接觸。此處，氧化物半導(dǎo)體層140優(yōu)選地是通過充分移除諸如氫之類的雜質(zhì)而被高度提純的氧化物半導(dǎo)體層。特定地，氧化物半導(dǎo)體層140中的氫濃度可被設(shè)置為小于或等于5 X IO1Vcm3,優(yōu)選地小于或等于5 X IO1Vcm3,更優(yōu)選地小于或等于5 X IO1Vcm3,進(jìn)ー步優(yōu)選地，小于或等于I X IO1Vcm3,且甚至更優(yōu)選地，小于I X IO1Vcm30進(jìn)一歩，氧化物半導(dǎo)體層140中的載流子濃度可被設(shè)置為小于I X IO1Vcm3,優(yōu)選地，小于I X IO1Vcm3,更優(yōu)選地，小于lX10n/cm3。在通過充分地降低氫濃度而被高 度提純的氧化物半導(dǎo)體層140中，當(dāng)與一般硅晶片(向其添加了微量的諸如磷或硼之類的雜質(zhì)元素的硅晶片)中的載流子濃度(大約為
IXIO1Vcm3)相比較時(shí)其載流子濃度足夠低。以此方式，通過使用通過充分地降低氫濃度而被高度提純并被制成具有極低載流子濃度的i_型氧化物半導(dǎo)體或基本為i_型氧化物半導(dǎo)體的氧化物半導(dǎo)體，可獲得具有極其良好的截止態(tài)電流特性的晶體管402。例如，即使在溝道寬度W是I X IO4 μ m且溝道長度L是3 μ m的元件的情況下，當(dāng)被施加給漏電極的漏電壓是+IV或+IOV且施加給柵電極的柵電壓范圍在-5V到-20V范圍內(nèi)時(shí)，在常溫時(shí)的截止態(tài)電流是小于或等于1X10_13A。注意，氧化物半導(dǎo)體層中的氫濃度通過SMS (二次離子質(zhì)譜法)來測(cè)量。在層間絕緣層146上形成絕緣層152。形成電極154a、電極154b、以及電極154c從而其被嵌在層間絕緣層152中。此處，電極154a與電極150a相接觸、電極154b與電極150b相接觸、電極154c與電極150c相接觸、且電極154d與電極150d相接觸。S卩，在圖3A和3B中的非易失性鎖存電路的元件中，晶體管421的柵電極IlOa通過電極130c、電極136c、電極150c、電極154c、以及電極150d電連接至晶體管402的源或漏電極142a。<用于制造非易失性鎖存電路的元件的方法>接著，將描述用于制造非易失性鎖存電路的元件的方法的示例。首先，在下文中將參考圖4A至4H來描述用于制造位于下部中的晶體管421的方法，并且隨后將參考圖5A至5G以及圖6A至6D來描述用于制造位于上部中的晶體管402的方法。〈用于制造下部中的晶體管的方法〉首先，制備包含半導(dǎo)體材料的襯底100(參見圖4A)?？墒褂霉?、碳化硅等的單晶半導(dǎo)體襯底；微晶半導(dǎo)體襯底；硅鍺等的化合物半導(dǎo)體襯底；soi襯底等作為包含半導(dǎo)體材料的襯底100。此處，描述了使用單晶硅襯底作為包含半導(dǎo)體材料的襯底100的情況。注意，一般，術(shù)語“SOI襯底”指的是在其絕緣表面上具有硅半導(dǎo)體層的襯底。在本文說明書等中，術(shù)語“SOI襯底”還表示ー種襯底，其具有在其絕緣表面上的使用除硅以外材料的半導(dǎo)體層。即，“SOI襯底”中所包括的半導(dǎo)體層不限于硅半導(dǎo)體層。SOI襯底的示例包括在其諸如玻璃之類的絕緣襯底上具有半導(dǎo)體層、在半導(dǎo)體層和絕緣襯底之間有絕緣層的襯底。用于形成元件隔離絕緣層的掩模的保護(hù)層102被形成于襯底100之上(見圖4A)。氧化硅、氮化硅、氮氧化硅等的絕緣層可被用作保護(hù)層102。注意，在該步驟之前和之后，可將賦予η型導(dǎo)電性的雜質(zhì)元素或者賦予P型導(dǎo)電性的雜質(zhì)元素添加到襯底100以控制晶體管的閾值電壓。當(dāng)襯底100中所包含的半導(dǎo)體材料是硅時(shí)，可使用例如磷、神等作為賦予η-型導(dǎo)電率的雜質(zhì)。例如，可使用硼、鋁、鎵等作為賦予P-型導(dǎo)電率的雜質(zhì)。接著，利用上述保護(hù)層102作為掩模，通過蝕刻來移除襯底100的不被覆蓋保護(hù)層102的區(qū)域(暴露區(qū)域)的部分。由此，形成孤立的半導(dǎo)體區(qū)104 (參見圖4B)。優(yōu)選地執(zhí)行干法蝕刻作為蝕刻，不過可執(zhí)行濕法蝕刻?？筛鶕?jù)要蝕刻的層的材料來適當(dāng)?shù)剡x擇蝕刻氣體和蝕刻劑。接著，形成絕緣層從而覆蓋半導(dǎo)體區(qū)104，且選擇性地移除與半導(dǎo)體區(qū)104交迭的絕緣層的區(qū)，從而形成元件隔離絕緣層106 (見圖4B)。使用氧化硅、氮化硅、氮氧化硅等形成絕緣層。用于移除絕緣層的方法包括蝕刻、諸如CMP之類的拋光、等，且這些的任意都適用。注意，在形成半導(dǎo)體區(qū)104之后或形成元件隔離絕緣層106之后，移除保護(hù)層102。接著，在半導(dǎo)體區(qū)104上形成絕緣層，并且在絕緣層上形成包含導(dǎo)電材料的層。由于絕緣層后來用作柵絕緣層，因此絕緣層優(yōu)選具有使用通過CVD法、濺射法等所形成的包含氧化硅、氮氧化硅、氮化硅、氧化鉿、氧化鋁、氧化鉭等的膜的單層結(jié)構(gòu)或?qū)盈B結(jié)構(gòu)?？蛇x地，絕緣層可通過經(jīng)高密度等離子體處理或熱氧化處理來氧化或氮化半導(dǎo)體區(qū)104的表面而被形成?？墒褂美缰T如He、Ar、Kr、或Xe之類的稀有氣體以及諸如氧、氧化 氮、氨、氮、氫之類的氣體的混合氣體執(zhí)行高密度等離子體處理。對(duì)絕緣層的厚度沒有具體限制；例如，絕緣層的厚度可以在大于或等于Inm且小于或等于IOOnm的范圍內(nèi)?？墒褂弥T如鋁、銅、鈦、鉭或鎢之類的金屬材料形成含有導(dǎo)電材料的層?？蛇x地，含有導(dǎo)電材料的層可使用諸如含有導(dǎo)電材料的多晶硅的半導(dǎo)體材料而被形成。對(duì)用于形成包含導(dǎo)電材料的層的方法沒有具體限制，可采用各種膜形成方法，諸如蒸鍍法、CVD法、濺射法、和旋涂法。注意在這個(gè)實(shí)施例中，描述了使用金屬材料形成含有導(dǎo)電材料的層的情況。此后，選擇性地蝕刻絕緣層以及包含導(dǎo)電材料的層，從而形成柵絕緣層108a和柵電極IlOa (參見圖4C)。接著，形成覆蓋柵電極IlOa的絕緣層112 (參見圖4C)。然后，通過將磷(P)、神(As)等添加到半導(dǎo)體區(qū)104來形成具有淺結(jié)深度的雜質(zhì)區(qū)114 (參見圖4C)。注意，此處添加了磷或砷以形成η溝道晶體管；然而，在形成P溝道晶體管的情況下，可添加諸如硼(B)或鋁(Al)之類的雜質(zhì)元素。在形成雜質(zhì)區(qū)114的情況下，在柵絕緣層108a下方的半導(dǎo)體區(qū)104中形成溝道形成區(qū)116 (參見圖4C)。在此，可適當(dāng)?shù)卦O(shè)置所添加雜質(zhì)的濃度；優(yōu)選的，在半導(dǎo)體元件的尺寸極大地減小時(shí)増加該濃度。在此采用其中在形成絕緣層112之后形成雜質(zhì)區(qū)114的步驟；替換地，可在形成雜質(zhì)區(qū)114之后形成絕緣層112。接著，形成側(cè)壁絕緣層118(參見圖4D)。當(dāng)絕緣層被形成為覆蓋絕緣層112、并且隨后進(jìn)行高度各向異性的蝕刻時(shí)，側(cè)壁絕緣層118可以自對(duì)準(zhǔn)方式形成。此時(shí)，優(yōu)選的，部分地蝕刻絕緣層112，以使暴露出柵電極IlOa的頂面和雜質(zhì)區(qū)114的頂面。接著，絕緣層被形成為覆蓋柵電極110a、雜質(zhì)區(qū)114、側(cè)壁絕緣層118等。接著，磷(P)、神(As)等被添加到與雜質(zhì)區(qū)114接觸的區(qū)域，從而形成高濃度雜質(zhì)區(qū)120。此后，去除絕緣層，并且金屬層122被形成為覆蓋柵電極110a、側(cè)壁絕緣層118、高濃度雜質(zhì)區(qū)120等(參見圖4E)?？刹捎弥T如真空蒸鍍法、濺射法、或旋涂法之類的各種膜形成方法來形成金屬層122。優(yōu)選使用與半導(dǎo)體區(qū)104中所包括的半導(dǎo)體材料反應(yīng)以成為低電阻金屬化合物的金屬材料來形成金屬層122。這種金屬材料的示例是鈦、鉭、鎢、鎳、鈷、以及鉬。接著，進(jìn)行熱處理以使金屬層122與半導(dǎo)體材料反應(yīng)。由此，形成與高濃度雜質(zhì)區(qū)120接觸的金屬化合物區(qū)124 (參見圖4F)。注意，當(dāng)使用多晶硅等來形成柵電極IlOa吋，同樣在柵電極IlOa的與金屬層122相接觸的區(qū)域中形成金屬化合物區(qū)。
例如，可采用閃光燈的照射來作為熱處理。盡管不用說可使用另ー種熱處理方法，優(yōu)選地使用通過該方法可實(shí)現(xiàn)極短時(shí)間的熱處理的方法，從而改進(jìn)金屬化合物的形成中的化學(xué)反應(yīng)的可控制性。注意，金屬化合物區(qū)通過金屬材料和半導(dǎo)體材料反應(yīng)而形成，并且具有足夠高的導(dǎo)電性。形成金屬化合物區(qū)可 適當(dāng)?shù)販p小電阻，并且改進(jìn)元件特性。注意，在形成金屬化合物區(qū)124之后去除金屬層122。然后，形成層間絕緣層126和層間絕緣層128以覆蓋在以上步驟中形成的組件(參見圖4G)?？墒褂弥T如氧化硅、氮氧化硅、氮化硅、氧化鉿、氧化鋁、或氧化鉭之類無機(jī)絕緣材料來形成層間絕緣層126和層間絕緣層128。此外，還可使用諸如聚酰亞胺或丙烯酸之類的有機(jī)絕緣材料來形成層間絕緣層126和層間絕緣層128。注意，在此采用層間絕緣層126和層間絕緣層128的雙層結(jié)構(gòu)；然而，層間絕緣層的結(jié)構(gòu)不限于該結(jié)構(gòu)。在形成層間絕緣層128之后，優(yōu)選通過CMP、蝕刻等來平面化層間絕緣層128的表面。然后，在層間絕緣層中形成到達(dá)金屬化合物區(qū)124的開ロ，并且在這些開口中形成源或漏電極130a以及源或漏電極130b (參見圖4H)。源或漏電極130a和源或漏電極130b可以例如在包括開ロ的區(qū)域中通過PVD法、CVD法等形成導(dǎo)電層、并且隨后通過蝕刻、CMP等來去除導(dǎo)電層的一部分的方式形成。注意，在通過去除導(dǎo)電層的一部分來形成源或漏電極130a和源或漏電極130b的情況下，優(yōu)選執(zhí)行該エ藝以使表面平面化。例如，當(dāng)在包括開ロ的區(qū)域中形成鈦薄膜或氮化鈦薄膜、并且隨后鎢膜被形成為嵌入開ロ時(shí)，去除過量的鎢、鈦、氮化鈦等，并且可通過后續(xù)的CMP來改進(jìn)薄膜的平面度。當(dāng)包括源或漏電極130a和源或漏電極130b的表面以此方式平面化時(shí)，可在后來的步驟中順利地形成電極、引線、絕緣層、半導(dǎo)體層等。注意，在此僅示出與金屬化合物區(qū)124接觸的源或漏電極130a和源或漏電極130b ;然而，也可在該步驟中形成與柵電極IlOa (例如，圖3A中的電極130c)等接觸的電扱。對(duì)于源或漏電極130a和源和漏電極130b所用的材料沒有特殊限制，各種導(dǎo)電材料都可被使用。例如，可使用諸如鑰、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之類的導(dǎo)電材料。通過以上步驟，形成使用包含半導(dǎo)體材料的襯底100的晶體管421。注意，也可在以上步驟之后形成電極、引線、絕緣層等。當(dāng)引線具有包括層間絕緣層和導(dǎo)電層的層疊結(jié)構(gòu)的多層結(jié)構(gòu)時(shí)，可提供高度集成的半導(dǎo)體器件。〈用于制造上部中的晶體管的方法〉接著，將參考圖5A至5G以及圖6A至6D來描述用于制造層間絕緣層128之上的晶體管402的步驟。注意，圖5A至5G以及圖6A至6D示出用于制造層間絕緣層128上的電極、晶體管402等的步驟；因此，省略置于晶體管402下的晶體管421等。首先，在層間絕緣層128、源或漏電極130a、源或漏電極130b、以及電極130c上形成絕緣層132 (見圖5A)。絕緣層132可通過PVD法、CVD法等形成。可使用諸如氧化硅、氮氧化硅、氮化硅、氧化鉿、氧化鋁、或氧化鉭之類無機(jī)絕緣材料來形成絕緣層132。接著，在絕緣層132中形成達(dá)到源或漏電極130a、源或漏電極130b、以及電極130c的開ロ。此時(shí)，同樣在后來要形成柵電極136d的區(qū)域中形成開ロ。然后，導(dǎo)電層134被形成為嵌入這些開ロ(參見圖5B)。這些開ロ可通過諸如使用掩模的蝕刻之類的方法來形成。該掩?？赏ㄟ^諸如使用光掩模的曝光之類的方法來形成。濕法蝕刻或干法蝕刻可被用作該蝕刻；干法蝕刻優(yōu)選在微型制造方面使用?？赏ㄟ^諸如PVD法或CVD法之類的膜形成方法來形成導(dǎo)電層134。例如，可使用諸如鑰、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧、或者這些材料中的任ー種的合金或化合物(例如，氮化物)之類的導(dǎo)電材料來形成導(dǎo)電層134。更具體地，可能采用例如其中在包括開ロ的區(qū)域中通過PVD法形成鈦薄膜且通過CVD法形成氮化鈦薄膜、并且隨后鎢膜被形成為嵌入開ロ的方法。在此，通過PVD法形成的鈦膜具有在與絕緣層132的界面處減小氧化膜以減小與下電極(在此，源或漏電極130a、源或漏電極130b、電極130c等)的接觸電阻的功能。在形成鈦膜之后形成的氮化鈦膜具有防止導(dǎo)電材料擴(kuò)散的阻擋功能。在形成鈦、氮化鈦等的阻擋膜之后，可通過電鍍法形成銅膜。
在形成導(dǎo)電層134之后，通過蝕刻、CMP等去除導(dǎo)電層134的一部分，從而露出絕緣層132，并且形成電極136a、電極136b、電極136c、以及柵電極136d (參見圖5C)。注意，當(dāng)通過去除導(dǎo)電層134的一部分來形成電極136a、電極136b、電極136c、以及柵電極136d時(shí)，優(yōu)選執(zhí)行該エ藝以使這些表面平面化。當(dāng)絕緣層132，電極136a、電極136b、電極136c、以及柵電極136d以此方式平面化時(shí)，可在后來的步驟中順利地形成電極、引線、絕緣層、半導(dǎo)體層等。接著，柵絕緣層138被形成為覆蓋絕緣層132，電極136a、電極136b、電極136c、以及柵電極136d (參見圖 )。柵絕緣層138可通過CVD法、濺射法等形成。優(yōu)選使用氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化鋁、氧化鉿、氧化鉭等來形成柵絕緣層138。注意，柵絕緣層138可具有單層結(jié)構(gòu)或?qū)盈B結(jié)構(gòu)。例如，通過使用硅烷(SiH4)、氧氣、以及氮?dú)庾鳛樵礆獾牡入x子體CVD法，可使用氧氮化硅來形成柵絕緣層138。對(duì)柵絕緣層138的厚度沒有具體限制；例如，柵絕緣層138的厚度可以是大于或等于IOnm且小于或等于500nm。在采用層疊結(jié)構(gòu)的情況下，例如，柵絕緣層138優(yōu)選是具有厚度為大于或等于50nm且小于或等于200nm的第一柵絕緣層、以及在第一柵絕緣層上的具有厚度為大于或等于5nm且小于或等于300nm的第二柵絕緣層的疊層。注意，通過去除雜質(zhì)而變成本征或基本本征的氧化物半導(dǎo)體(高度提純的氧化物半導(dǎo)體)相當(dāng)易受界面能級(jí)和界面電荷的影響；因此，當(dāng)這種氧化物半導(dǎo)體用于氧化物半導(dǎo)體層時(shí)，與柵絕緣層的界面是重要的。換句話說，與高度提純的氧化物半導(dǎo)體層接觸的柵絕緣層138需要具有高質(zhì)量。例如，優(yōu)選通過使用微波(2. 45GHz)的高密度等離子體CVD法來形成柵絕緣層138，因?yàn)闁沤^緣層138可以是致密的并且具有高耐壓和高質(zhì)量。當(dāng)高度提純的氧化物半導(dǎo)體層和高質(zhì)量的柵絕緣層彼此緊密地接觸時(shí)，可降低界面能級(jí)，并且可獲取良好的界面特性。毋庸贅言，即使當(dāng)使用高度純化的氧化物半導(dǎo)體層時(shí)，也可采用諸如濺射法或等離子體CVD法之類的另ー種方法，只要可形成高質(zhì)量的絕緣層作為柵絕緣層即可。此外，有可能使用其質(zhì)量和界面特性通過在形成絕緣層之后進(jìn)行的熱處理而得以改進(jìn)的絕緣層。在任何情況下，形成絕緣層作為絕緣層138，此絕緣層具有作為絕緣層138的良好的膜質(zhì)量，且可減小與氧化物半導(dǎo)體層的界面能級(jí)密度以形成優(yōu)良界面。在85° C以及2X106V/cm下的12小時(shí)的柵極偏壓溫度應(yīng)カ測(cè)試(BT測(cè)試)中，如果將雜質(zhì)添加到氧化物半導(dǎo)體，則通過高電場(B :偏壓)和高溫(T :溫度)來切斷雜質(zhì)和氧化物半導(dǎo)體的主要組分之間的鍵，并且所生成的懸空鍵導(dǎo)致閾值電壓(Vth)的偏移。相反，當(dāng)如上所述氧化物半導(dǎo)體的雜質(zhì)(尤其是氫和水)減小到最小值、且使氧化物半導(dǎo)體和柵絕緣層之間的界面特性成為良好時(shí)，可獲取通過BT測(cè)試而穩(wěn)定的晶體管。接著，氧化物半導(dǎo)體層在柵絕緣層138上形成，并且通過諸如使用掩模的蝕刻之類的方法來處理，從而形成島狀氧化物半導(dǎo)體層140 (參見圖5E)。作為氧化物半導(dǎo)體層，優(yōu)選使用In-Ga-Zn-O基氧化物半導(dǎo)體層、In-Sn-Zn-O基氧化物半導(dǎo)體層、In-Al-Zn-O基氧化物半導(dǎo)體層、Sn-Ga-Zn-O基氧化物半導(dǎo)體層、Al-Ga-Zn-O基氧化物半導(dǎo)體層、Sn-Al-Zn-O基氧化物半導(dǎo)體層、In-Zn-O基氧化物半導(dǎo)體層、Sn-Zn-O基氧化物半導(dǎo)體層、Al-Zn-O基氧化物半 導(dǎo)體層、In-O基氧化物半導(dǎo)體層、Sn-O基氧化物半導(dǎo)體層、或Zn-O基氧化物半導(dǎo)體層。在本實(shí)施例中，通過使用用In-Ga-Zn-O基金屬氧化物靶的濺射法來形成非晶氧化物半導(dǎo)體層作為該氧化物半導(dǎo)體層。注意，由于可通過將硅添加到非晶氧化物半導(dǎo)體層來抑制非晶氧化物半導(dǎo)體層的結(jié)晶，因此例如可使用包含大于或等于2wt%且小于或等于10wt%的SiO2的靶來形成氧化物半導(dǎo)體層。例如，可使用包含氧化鋅作為其主要組分的金屬氧化物靶來作為用于通過濺射法形成氧化物半導(dǎo)體層的靶。此外，例如，可使用包含IruGa以及Zn的金屬半導(dǎo)體靶(In2O3 = Ga2O3:ZnO的組分比=1:1:1[摩爾比])。此外，也可使用具有組分比In2O3: Ga2O3: ZnO=I: 1:2 (摩爾比)的革巴、或者具有組分比In2O3: Ga2O3: ZnO=I: 1:4 (摩爾比)的靶來作為包含In、Ga、以及Zn的金屬氧化物靶。金屬氧化物靶的填充率為大于或等于90%且小于或等于100%，優(yōu)選為大于或等于95% (例如，99.9%)。通過使用具有高填充率的金屬氧化物靶來形成致密的氧化物半導(dǎo)體層。其中形成氧化物半導(dǎo)體層的氣氛優(yōu)選是稀有氣體(通常是氬)氣氛、氧氣氛、或者包含稀有氣體(通常是氬)和氧的混合氣氛。具體地，優(yōu)選使用例如將諸如氫、水、羥基、或氫化物之類的雜質(zhì)去除到幾ppm或更低(優(yōu)選,幾ppb或更低)的濃度的高純度氣體。在形成氧化物半導(dǎo)體層時(shí)，將襯底保持在維持在減小的壓カ的處理室中，并且襯底溫度被設(shè)定為大于或等于100° C且小于或等于600° C，優(yōu)選為大于或等于200° C且小于或等于400° C。氧化物半導(dǎo)體層在加熱襯底時(shí)形成，從而可降低氧化物半導(dǎo)體層中的雜質(zhì)濃度。此外，減少因?yàn)R射造成的損壞。然后，在去除處理室中剰余的水分時(shí)將去除了氫和水的濺射氣體引入處理室，并且使用金屬氧化物作為靶來形成該氧化物半導(dǎo)體層。優(yōu)選使用捕集真空泵來去除處理室中剰余的水分。例如，可使用低溫泵、離子泵、或鈦升華泵。排氣單元可以是設(shè)置有冷阱的渦輪泵。在用低溫泵排空的成膜腔室中，去除氫原子、諸如水(H2O)之類的包含氫原子的化合物(并且還更優(yōu)選包含碳原子的化合物)等，由此可降低在成膜腔室中形成的氧化物半導(dǎo)體層中所包含的雜質(zhì)的濃度。氧化物半導(dǎo)體層可在以下條件下形成，例如襯底和靶之間的距離是100mm，壓カ是O. 6Pa，直流(DC)電源是O. 5kW，且氣氛是氧氣(氧的流速的比例是100% )。注意，優(yōu)選地使用脈沖直流(DC)電源，因?yàn)榭蓽p少灰塵且厚度是均勻的。氧化物半導(dǎo)體層的厚度為大于或等于2nm且小于或等于200nm、優(yōu)選為大于或等于5nm且小于或等于30nm。注意，由于適當(dāng)?shù)暮穸雀鶕?jù)氧化物半導(dǎo)體材料而不同，厚度根據(jù)要使用的材料適當(dāng)?shù)卦O(shè)置。注意，在通過濺射法形成氧化物半導(dǎo)體層之前，優(yōu)選地通過引入氬氣并生成等離子體的反濺射來去除柵絕緣層138的表面上的灰塵。在此，不同于離子與濺射靶碰撞的正常濺射，反濺射是離子與要處理的表面碰撞以使該表面改性的方法。用于使離子與要處理的表面碰撞的方法的示例是其中將高頻電壓施加到將要在氬氣氛中被處理的表面、從而在襯底附近生成等離子體的方法。注意，可使用氮、氦、氧等氣氛來代替氬氣氛?？刹捎酶煞ㄎg刻或濕法蝕刻作為氧化物半導(dǎo)體層的蝕刻方法。毋庸贅言，干法蝕刻和濕法蝕刻可組合使用。蝕刻條件(例如，蝕刻氣體或蝕刻劑、蝕刻時(shí)間、以及溫度)根據(jù)材料適當(dāng)?shù)卦O(shè)定，從而可將氧化物半導(dǎo)體層蝕刻成期望形狀。用于干法蝕刻的蝕刻氣體的示例是含氯氣體(諸如氯氣(Cl2)、氯化硼(BCl3)、氯化硅(SiCl4)、或四氯化碳(CCl4)之類的氯基氣體)。另外，可使用含氟氣體(諸如四氟化碳(CF4),六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3)之類的氟基氣體)；溴化氫(HBr);氧氣(O2)、添加了諸如氦(He)或氬(Ar)之類的稀有氣體的這些氣體中的任ー種等。可使用平行板RIE (反應(yīng)離子蝕刻)法或ICP (感應(yīng)耦合等離子體)蝕刻法作為干法蝕刻法。為了將氧化物半導(dǎo)體層蝕刻成期望形狀，適當(dāng)?shù)卦O(shè)置蝕刻條件(例如，施加到線圈狀(coiled)電極的電功率量、施加到襯底側(cè)上的電極的電功率量、以及襯底側(cè)上的電極 溫度)?？墒褂昧姿?、醋酸、以及硝酸的混合溶液、氨雙氧水混合物(氨、雙氧水、水的混合物)等作為用于濕法蝕刻所使用的蝕刻劑。還可使用諸如IT007N(由KANTO化學(xué)公司(ΚΑΝΤ0CHEMICAL CO.，INC.)生產(chǎn))之類的蝕刻劑。然后，優(yōu)選對(duì)氧化物半導(dǎo)體層進(jìn)行第一熱處理。可通過第一熱處理來對(duì)氧化物半導(dǎo)體層進(jìn)行脫水或脫氫。第一熱處理的溫度是大于等于300小于等于750° C，優(yōu)選地高于或等于400° C且低于襯底的應(yīng)變點(diǎn)。例如，襯底被引入其中使用電阻加熱元件等的電爐，并且氧化物半導(dǎo)體層140在450° C下在氮?dú)夥障逻M(jìn)行熱處理達(dá)I小吋。氧化物半導(dǎo)體層140在熱處理期間不暴露于空氣，從而可防止水和氫進(jìn)入。熱處理裝置不限于電爐，并且可以是用于通過來自諸如經(jīng)加熱氣體之類的介質(zhì)的熱傳導(dǎo)或熱輻射對(duì)將要被處理的物體加熱的裝置。例如，可使用諸如氣體快速熱退火(GRTA)裝置或燈快速熱退火(LRTA)裝置之類的快速熱退火(RTA)裝置。LRTA裝置是用于通過從諸如鹵素?zé)?、鹵化金屬燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈之類的燈發(fā)射的光(電磁波)輻射來對(duì)要處理對(duì)象加熱的裝置。GRTA裝置是用于使用高溫氣體來進(jìn)行熱處理的裝置?？墒褂貌慌c將被通過熱處理進(jìn)行處理的物體反應(yīng)的惰性氣體(例如，氮或諸如氬之類的稀有氣體)作為該氣體。例如，作為第一熱處理，GRTAエ藝可如下地進(jìn)行。將襯底放在已加熱到650° C至700° C高溫的惰性氣體中，加熱幾分鐘，并從惰性氣體中取出。GRTAエ藝實(shí)現(xiàn)短時(shí)間的高溫?zé)崽幚?。此外，即使?dāng)溫度超過襯底的應(yīng)變點(diǎn)時(shí)也可采用GRTAエ藝，因?yàn)樗嵌虝r(shí)間的熱處理。注意，第一熱處理優(yōu)選在包含氮?dú)饣蛳∮袣怏w(例如，氦、氖、或氬)作為其主要成分且不包含水、氫等的氣氛下進(jìn)行。例如，被引入熱處理裝置的氮?dú)?、或者諸如氦氣、氖氣、或IS氣之類的稀有氣體的純度大于或等于6N (99. 9999 %)、優(yōu)選大于或等于7N(99. 99999% )(即，雜質(zhì)濃度小于或等于lppm、優(yōu)選小于或等于O. lppm)。在第一熱處理中使用電爐的情況下，當(dāng)?shù)谝粺崽幚頊囟认陆禃r(shí)氣氛可被改變。例如，在熱處理過程中使用諸如氮之類的惰性氣體或諸如氦、氖或氬之類的稀有氣體作為氣氛，且當(dāng)熱處理溫度下降時(shí)氣氛被轉(zhuǎn)換為含氧的氣氛?？墒褂醚鯕饣蜓鯕馀c氮?dú)獾幕旌蠚怏w作為含氧的氣氛。在采用含氧的氣氛的情況下，優(yōu)選的是該氣氛不含水、氫等?？蛇x地，所使用的氧氣或氮的純度優(yōu)選地為大于或等于6N(99. 9999% ),更優(yōu)選地,大于或等于7N(99. 99999% )(即，雜質(zhì)濃度小于或等于lppm,優(yōu)選地,小于或等于O. lppm)。在一些情況下，取決于第一熱處理的條件或氧化物半導(dǎo)體層的材料，氧化物半導(dǎo)體層可被結(jié)晶為微晶或多晶。例如，在一些情況下，氧化物半導(dǎo)體層變成結(jié)晶度為90%或更大、或者80%或更大的微晶氧化物半導(dǎo)體層。進(jìn)ー步，在一些情況下，取決于第一熱處理的條件和氧化物半導(dǎo)體的材料，氧化物半導(dǎo)體層變?yōu)椴缓Y(jié)晶組分的非晶氧化物半導(dǎo)體膜。此外，在一些情況下，氧化物半導(dǎo)體層變成其中將微晶(其顆粒尺寸為大于等于Inm小于等于20nm、通常為大于等于2nm小于等于4nm)混合到非晶氧化物半導(dǎo)體(例如，氧化物半導(dǎo)體層的表面)中的層。、
可通過在非晶半導(dǎo)體中對(duì)齊微晶來改變氧化物半導(dǎo)體層的電特性。例如，當(dāng)通過In-Ga-Zn-O基金屬氧化物靶形成氧化物半導(dǎo)體層時(shí)，可通過形成其中使具有電各向異性的In2Ga2ZnO7的晶粒對(duì)齊的微晶部分來改變氧化物半導(dǎo)體層的電特性。更具體地，例如，當(dāng)晶粒被排列成In2Ga2ZnO7的c軸與氧化物半導(dǎo)體層的表面垂直時(shí)，可改進(jìn)在與氧化物半導(dǎo)體層的表面平行的方向上的導(dǎo)電性，并且可改進(jìn)在與氧化物半導(dǎo)體層的表面垂直的方向上的絕緣性質(zhì)。此外，這種微晶部分具有抑制諸如水或氫之類的雜質(zhì)進(jìn)入氧化物半導(dǎo)體層的功能。注意，可通過GRTAエ藝對(duì)氧化物半導(dǎo)體層的表面加熱來形成包括微晶部分的氧化物半導(dǎo)體層。此外，氧化物半導(dǎo)體層可以更優(yōu)選的方式通過使用其中Zn的量小于In或Ga的量的濺射靶來形成。可對(duì)尚未處理成島狀氧化物半導(dǎo)體層140的氧化物半導(dǎo)體層進(jìn)行氧化物半導(dǎo)體層140的第一熱處理。在此情況下，在第一熱處理之后，從加熱裝置中取出襯底，并且執(zhí)行光刻步驟。注意，上述熱處理可因其對(duì)氧化物半導(dǎo)體層140的脫水或脫氫效果而被稱為脫水處理、脫氫處理等。例如，可在形成氧化物半導(dǎo)體層之后、在氧化物半導(dǎo)體層140上堆疊源電極或漏電極之后、或者在源電極或漏電極上形成保護(hù)絕緣層之后進(jìn)行這種脫水處理或脫氫處理。這種脫水處理或脫氫處理可進(jìn)行一次或多次。接著，源或漏電極142a、以及源或漏電極142b被形成為與氧化物半導(dǎo)體層140接觸(參見圖5F)。源或漏電極142a和源或漏電極142b可用如下方式形成形成導(dǎo)電層以覆蓋氧化物半導(dǎo)體層140，并且隨后選擇性地蝕刻導(dǎo)電層。導(dǎo)電層可通過諸如濺射法之類的PVD(物理氣相沉積)法、或者諸如等離子體CVD法之類的CVD(化學(xué)氣相沉積)法形成。作為導(dǎo)電層的材料，可使用從鋁、鉻、銅、鉭、鈦、鑰、及鎢中選出的元素；含有任何這些元素作為組分的合金等。此外，可使用從錳、鎂、鋯、鈹、以及釷中選擇的ー種或多種材料替代上述材料。還有可能使用與從鈦、鉭、鎢、鑰、鉻、釹、以及鈧中選擇的ー種或多種元素組合的鋁。導(dǎo)電層可具有單層結(jié)構(gòu)、或者包含兩層或更多層的層疊結(jié)構(gòu)。例如，導(dǎo)電層可具有含硅的鋁膜的單層結(jié)構(gòu)、其中在鋁膜上堆疊鈦膜的雙層結(jié)構(gòu)、或者其中鈦膜、鋁膜、以及鈦膜按該次序堆疊的三層結(jié)構(gòu)?？蛇x地，可使用In-Ga-Zn-O-基氧化物導(dǎo)電膜、In-Sn-O-基氧化物導(dǎo)電膜、In-Sn-Zn-O-基氧化物導(dǎo)電膜、In-Al-Zn-O基氧化物導(dǎo)電膜、Sn-Ga-Zn-O-基氧化物導(dǎo)電膜、Al-Ga-Zn-O-基氧化物導(dǎo)電膜、Sn-Al-Zn-O基氧化物導(dǎo)電膜、In-Zn-O-基氧化物導(dǎo)電膜、Sn-Zn-O-基氧化物導(dǎo)電膜、Al-Zn-O-基氧化物導(dǎo)電膜、In-O-基氧化物導(dǎo)電膜、Sn-O-基氧化物導(dǎo)電膜、或Zn-O-基氧化物導(dǎo)電膜。在那個(gè)情況下，與氧化物半導(dǎo)體層140的材料相比，優(yōu)選地使用其導(dǎo)電率較高或其電阻率較低的材料。通過載流子濃度的增加可增加氧化物導(dǎo)電膜的導(dǎo)電率。通過氫濃度的增加可增加氧化物導(dǎo)電膜的載流子濃度。進(jìn)一歩，通過缺氧的增加可增加氧化物導(dǎo)電膜的載流子濃度。在此，紫外光、KrF激光、或ArF激光優(yōu)選用于在形成用于蝕刻的掩模時(shí)的曝光。晶體管的溝道長度(L)由源或漏電極142a的下端部與源或漏電極142b的下端部之間的距離來確定。注意，在執(zhí)行曝光以使溝道長度(L)小于25nm的情況下，用其波長極短(幾納米至幾十納米)的遠(yuǎn)紫外線來進(jìn)行用于形成掩模的曝光。用遠(yuǎn)紫外線曝光的分辨率較高，并且聚焦的深度較大。出于這些原因，可能設(shè)計(jì)掩摸，以使之后要形成的晶體管的溝道長度(L)小于25nm，即，在大于等于IOnm小于等于IOOOnm范圍內(nèi)，且電路可在更高速度操作。此外，截止態(tài)電流極低，這防止功耗增加。適當(dāng)?shù)卣{(diào)節(jié)導(dǎo)電層和氧化物半導(dǎo)體層140的材料和蝕刻條件，從而在蝕刻導(dǎo)電層時(shí)不去除氧化物半導(dǎo)體層140。注意，在一些情況下，氧化物半導(dǎo)體層140根據(jù)材料和蝕刻條件在蝕刻步驟中部分地蝕刻，并且由此具有凹槽部分(凹陷部分)。可在氧化物半導(dǎo)體層140與源或漏電極142a之間、或者在氧化物半導(dǎo)體層140與源或漏電極142b之間形成氧化物導(dǎo)電層?？蛇B續(xù)地形成用于形成源或漏電極142a和源或漏電極142b的氧化物導(dǎo)電層和導(dǎo)電層。氧化物導(dǎo)電層可用作源或漏區(qū)。通過提供這種氧化物導(dǎo)電層，可減小源區(qū)或漏區(qū)的電阻，從而晶體管可以高速操作。為了減少所使用的掩模的數(shù)量和減少步驟的數(shù)量，蝕刻步驟可使用通過使用多色調(diào)掩模而形成的抗蝕劑掩模來執(zhí)行，該多色調(diào)掩模是透射光以使其具有多個(gè)強(qiáng)度的曝光掩摸。通過使用多色調(diào)掩模而形成的抗蝕劑掩模具有多個(gè)厚度(具有階梯式的形狀)，并且還可通過灰化來改變形狀；因此，抗蝕劑掩?？稍谟糜谔幚沓刹煌瑘D案的多個(gè)蝕刻步驟中使用。即，可通過使用多色調(diào)掩模來形成與至少兩種不同的圖案相對(duì)應(yīng)的抗蝕劑掩模。由此，可減少曝光掩模的數(shù)量，并且還可減少相應(yīng)的光刻步驟的數(shù)量，由此可簡化工藝。注意，優(yōu)選在以上步驟之后通過使用諸如N20、N2、或Ar之類的氣體來進(jìn)行等離子體處理。該等離子體處理去除了附著到氧化物半導(dǎo)體層的露出表面的水等。可使用氧氣和氬氣的混合氣體來進(jìn)行等離子體處理。接著，保護(hù)絕緣層144被形成為與氧化物半導(dǎo)體層140的一部分接觸，而不暴露于空氣(參見圖5G)。
保護(hù)絕緣層144可適當(dāng)?shù)赝ㄟ^諸如防止水和氫之類的雜質(zhì)混合到保護(hù)絕緣層144的濺射法之類的方法形成。保護(hù)絕緣層144的厚度為至少lnm。可使用氧化硅、氮化硅、氧氮化硅、氮氧化硅等來形成保護(hù)絕緣層144。保護(hù)絕緣層144可具有單層結(jié)構(gòu)或?qū)盈B結(jié)構(gòu)。在形成保護(hù)絕緣層144時(shí)的襯底溫度優(yōu)選地處于大于等于室溫小于等于300° C范圍內(nèi)。用于形成保護(hù)絕緣層144的氣氛優(yōu)選是稀有氣體(通常是氬氣)氣氛、氧氣氣氛、或者包含稀有氣體(通常是IS氣)和氧氣的混合氣氛。如果保護(hù)絕緣層144中含氫，則氫可進(jìn)入氧化物半導(dǎo)體層或提取氧化物半導(dǎo)體層中的氧，由此可減小背溝道側(cè)上的氧化物半導(dǎo)體層的電阻，并且可形成寄生溝道。因此，重要的是在形成保護(hù)絕緣層144時(shí)不使用氫以使氧化物絕緣層144包含盡可能少的氫。此外，為了在氧化物半導(dǎo)體層140和保護(hù)絕緣層144中不包含氫、羥基、或水分，優(yōu)選在去除留在處理室中的水時(shí)形成保護(hù)絕緣層144。優(yōu)選使用捕集真空泵來去除處理室中剰余的水分。例如，優(yōu)選地使用低溫泵、離子泵、或鈦升華泵。排氣單元可以是設(shè)置有冷阱的渦輪泵。在用低溫泵排空的成膜腔室中，例如，去除氫原子、以及諸如水(H2O)之類的包含氫原子的化合物；由此，可降低在成膜腔室中形成的保護(hù)絕緣層144中所包含的雜質(zhì)的濃度。作為在形成保護(hù)絕緣層144是所使用的濺射氣體，優(yōu)選使用從中將諸如氫、水、羥基、或氫化物之類的雜質(zhì)去除到幾PPm或更少(優(yōu)選，幾ppb或更少)的濃度的高純度氣體。接著，優(yōu)選在惰性氣體氣氛或氧氣氛下(優(yōu)選地，在大于或等于200° C且小于或等于400° C下，例如，在大于或等于250° C且小于或等于350° C下)進(jìn)行第二熱處理。例如，在氮?dú)夥障?、?50°C下執(zhí)行ー小時(shí)的第二熱處理。第二熱處理可減少晶體管的電特性的變化。此外，可在空氣中，在大于等于100° C小于等于200° C范圍內(nèi)進(jìn)行熱處理達(dá)I小時(shí)至30小吋。該熱處理可在固定加熱溫度下進(jìn)行；可選地，加熱溫度的以下改變可重復(fù)進(jìn)行多次加熱溫度從室溫上升到大于等于100° C小于等于200° C范圍內(nèi)的溫度，并且隨后下降到室溫。在形成保護(hù)絕緣層之前，該熱處理可在減小的壓カ下進(jìn)行。在減小的壓力下，可縮短熱處理時(shí)間。該熱處理可代替第二熱處理來進(jìn)行，或者可在第二熱處理之前或之后進(jìn)行。接著，在保護(hù)絕緣層144上形成層間絕緣層146 (參見圖6A)。層間絕緣層146可通過PVD法、CVD法等形成。可使用諸如氧化娃、氮氧化娃、氮化娃、氧化鉿、氧化招、或氧化鉭之類無機(jī)絕緣材料來形成層間絕緣層146。在形成層間絕緣層146之后，優(yōu)選通過CMP、蝕刻之類的方法來平面化層間絕緣層146的表面。接著，在層間絕緣層146、保護(hù)絕緣層144、以及柵絕緣層138中形成達(dá)到電極136a、電極136b、電極136c、源或漏電極142a、源或漏電極142b的開ロ。然后，導(dǎo)電層148被形成為嵌入這些開ロ(參見圖6B)。這些開ロ可通過諸如使用掩模的蝕刻之類的方法來形成。該掩?？赏ㄟ^諸如使用光掩模的曝光之類的方法來形成。濕法蝕刻或干法蝕刻可被用作該蝕刻；干法蝕刻優(yōu)選在微型制造方面使用?？赏ㄟ^諸如PVD法或CVD法之類的膜形成方法來形成導(dǎo)電層148。例如，可使用諸如鑰、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧、或者這些材料中的任ー種的合金或化合物(例如，氮化物)之類的導(dǎo)電材料來形成導(dǎo)電層148。具體地，可能采用例如ー種方法，其中在包括開ロ的區(qū)域中通過PVD法形成鈦薄膜且通過CVD法形成氮化鈦薄膜、并且隨后鎢膜被形成為嵌入開ロ。在此，通過PVD法形成的鈦膜具有在與絕緣層146的界面處減小氧化膜以減小與下電極(在此，電極136a、電極136b、電極136c、源或漏電極142a和源或漏電極142b等)的接觸電阻的功能。在形成鈦膜之后形成的氮化鈦膜具有防止導(dǎo)電材料擴(kuò)散的阻擋功能。在形成鈦、氮化鈦等的阻擋膜之后，可通過電鍍法形成銅膜。在形成導(dǎo)電層148之后，通過蝕刻、CMP之類的方法去除導(dǎo)電層148的一部分，從而露出層間絕緣層146，并且形成電極150a、電極150b、電極150c、電極150d和電極150e(參見圖6C)。注意，當(dāng)通過去除導(dǎo)電層148的一部分來形成電極150a、電極150b、電極150c、電極150d、以及電極150e時(shí)，優(yōu)選執(zhí)行該エ藝以使這些表面平面化。當(dāng)層間絕緣層146，電極150a、電極150b、電極150c、電極150d、以及電極150e的表面以此方式平面化時(shí)，可在后、來的步驟中順利地形成電極、引線、絕緣層、半導(dǎo)體層等。然后，形成絕緣層152，且在絕緣層152中形成達(dá)到電極150a、電極150b、電極150c、電極150d、以及電極150e的開ロ。在導(dǎo)電層被形成為嵌入開ロ之后，通過諸如蝕刻、CMP之類的方法來去除導(dǎo)電層的一部分。因此，露出絕緣層152，并且形成電極154a、電極154b、電極154c和電極154d (參見圖6D)。該步驟類似于形成電極150a等的步驟；因此，省略詳細(xì)描述。在晶體管402通過上述方法形成的情況下，氧化物半導(dǎo)體層140的氫濃度是5X1019atoms/cm3或更少，而晶體管402的截止?fàn)顟B(tài)電流是I X 10_13A或更少。如上所述，可通過應(yīng)用通過充分減少氫濃度而被高度提純的氧化物半導(dǎo)體層140來獲取具有良好特性的晶體管402。此外，有可能制造具有優(yōu)良的特性、且包括下部中的使用除氧化物半導(dǎo)體以 外的材料形成的晶體管421、以及上部中的使用氧化物半導(dǎo)體形成的晶體管402的半導(dǎo)體器件。注意，給出碳化硅(例如，4H_SiC)作為可與氧化物半導(dǎo)體比擬的半導(dǎo)體材料。氧化物半導(dǎo)體和4H-SiC具有ー些共性。載流子密度是這些共性之一。根據(jù)費(fèi)米-狄拉克分布，氧化物半導(dǎo)體的少數(shù)載流子的密度被估計(jì)為約l(r7/cm3。少數(shù)載流子密度的該值極小，與4H-SiC中的類似，為6. 7X 10_n/cm3。當(dāng)氧化物半導(dǎo)體的少數(shù)載流子密度與硅的本征載流子密度(約I. 4X IO1Vcm3)比較時(shí)，可容易地理解氧化物半導(dǎo)體的少數(shù)載流子密度相當(dāng)?shù)氐?。此外，氧化物半?dǎo)體的能帶隙為3. OeV至3. 5eV，而4H_SiC的能帶隙為3. 26eV。由此，氧化物半導(dǎo)體和碳化硅的相似之處在于，它們都是寬帶隙半導(dǎo)體。另ー方面，氧化物半導(dǎo)體和碳化硅之間存在一主要的差異，即，處理溫度。由于在使用碳化硅的半導(dǎo)體エ藝中一般需要在1500° C至2000° C下的熱處理，從而難以形成碳化硅、以及使用除碳化硅以外的半導(dǎo)體材料形成的半導(dǎo)體元件的疊層。這是因?yàn)樵谌绱烁邷叵聯(lián)p壞了半導(dǎo)體襯底、半導(dǎo)體元件等。同時(shí)，氧化物半導(dǎo)體可通過在300° C至500° C(小于或等于玻璃轉(zhuǎn)變溫度，其高達(dá)700° C)的熱處理來形成；因此，有可能通過使用除氧化物半導(dǎo)體層以外的半導(dǎo)體材料來形成集成電路，并且隨后形成包括氧化物半導(dǎo)體的半導(dǎo)體元件。另外，與碳化硅相比，氧化物半導(dǎo)體是有利的，因?yàn)榭墒褂弥T如玻璃襯底之類的低耐熱性襯底。此外，氧化物半導(dǎo)體不需要在高溫下經(jīng)受熱處理，從而與碳化硅相比可充分地降低能量成本，這是另ー優(yōu)點(diǎn)。雖然對(duì)諸如狀態(tài)密度(DOS)之類的氧化物半導(dǎo)體性質(zhì)已進(jìn)行了大量研究，但是它們不包括充分減小DOS本身的思路。根據(jù)此處公開的發(fā)明的一個(gè)實(shí)施例，通過去除可影響DOS的水或氫來形成高度提純的氧化物半導(dǎo)體。這是基于充分減小DOS本身的思路。這種高度提純的氧化物半導(dǎo)體允許制造非常優(yōu)良的エ業(yè)產(chǎn)品。此外，還有可能通過將氧供應(yīng)到通過氧空位而生成的金屬的懸空鍵、以及減小因氧空位造成的DOS來形成更加高度提純(i型)的氧化物半導(dǎo)體。例如，包含過量氧的氧化膜被形成為與溝道形成區(qū)緊密接觸，并且隨后將氧從氧化膜供應(yīng)到溝道形成區(qū)，從而可減小因氧空位造成的DOS。據(jù)稱，氧化物半導(dǎo)體中的缺陷歸因于因過量的氫造成導(dǎo)帶下O. IeV至0.2eV的能級(jí)、因缺氧造成的深能級(jí)等。作為技術(shù)思想，徹底地去除氫、以及充分地供應(yīng)氧用于消除這種缺陷可能是正確的。氧化物半導(dǎo)體一般被認(rèn)為是η型半導(dǎo)體；然而，根據(jù)此處公開的發(fā)明的一個(gè)實(shí)施例，i型半導(dǎo)體通過去除雜質(zhì)(尤其是水和氫)來實(shí)現(xiàn)。在這個(gè)方面，可以說，此處公開的發(fā)明的一個(gè)實(shí)施例包括新穎的技術(shù)思想，因?yàn)樗c諸如添加有雜質(zhì)的硅之類的i型半導(dǎo)體不同。<使用氧化物半導(dǎo)體的晶體管的導(dǎo)電機(jī)制>將參考圖7、圖8、圖9A和9B、以及圖10來描述使用氧化物半導(dǎo)體的晶體管的導(dǎo)電機(jī)制。注意以下描述是基于易于理解的理想情況的假設(shè)，且下述描述并不必然地反映理想情況。還應(yīng)注意，以下描述只是一種考慮，而不影響本發(fā)明的有效性。 圖7是使用氧化物半導(dǎo)體的倒交錯(cuò)晶體管(薄膜晶體管)的截面圖。氧化物半導(dǎo)體層(OS)隔著柵絕緣層(GI)設(shè)置在柵電極(GEl)上，并且源電極(S)和漏電極(D)設(shè)置在該氧化物半導(dǎo)體層上。提供絕緣層來覆蓋源電極(S)和漏電極(D)。圖8是圖7中的A-A’截面的能帶圖(示意圖)。在圖8中，黑色圓圈(·)和白色圓圈(〇)分別表示電子和空穴且具有電荷(_q，+q)。正電壓(VD>0)施加給漏電極時(shí)，虛線示出沒有電壓施加至柵電極(Ve=O)的情況而實(shí)線示出正電壓施加至柵電極(Ve>0)的情況。在沒有電壓施加至柵電極的情況下，由于高電位勢(shì)壘，載流子(電子)未從電極注入氧化物半導(dǎo)體側(cè)，從而電流不流動(dòng)，這意味著截止?fàn)顟B(tài)。另ー方面，當(dāng)向柵電極施加正電壓時(shí)，電位壘勢(shì)被降低，且由此電流流動(dòng)，這意味著導(dǎo)通狀態(tài)。圖9A和9B是沿圖7中的截面B-B’的能帶圖(示意圖)。圖9A示出向柵極(GEl)施加正電壓(Ve>0)的狀態(tài)，即，載流子(電子)在源電極和漏電極之間流動(dòng)的導(dǎo)通狀態(tài)。圖9B示出向柵電極(GEl)施加負(fù)電壓(Ve〈0)的狀態(tài)，即，截止?fàn)顟B(tài)(其中少數(shù)載流子不流動(dòng))。圖10示出真空能級(jí)和金屬的功函數(shù)(ΦΜ)之間、以及真空能級(jí)和氧化物半導(dǎo)體的電子親和力(X)之間的關(guān)系。在常溫時(shí)，金屬中的電子被簡并，且費(fèi)米能級(jí)位于導(dǎo)帶中。同時(shí)，常規(guī)的氧化物半導(dǎo)體是η型，并且費(fèi)米能級(jí)(Ef)遠(yuǎn)離帶隙中心的本征費(fèi)米能級(jí)(Ei)并位于導(dǎo)帶附近。已知?dú)涞牟糠质茄趸锇雽?dǎo)體中的施主，并且是使氧化物半導(dǎo)體成為η型氧化物半導(dǎo)體的ー個(gè)因素。相反，根據(jù)此處所掲示發(fā)明的實(shí)施例的氧化物半導(dǎo)體是以以下方式成為本征(i型)或接近本征的氧化物半導(dǎo)體為了高度提純，從氧化物半導(dǎo)體去除作為產(chǎn)生η型氧化物半導(dǎo)體的原因的氫，從而氧化物半導(dǎo)體包括盡可能少的除作為氧化物半導(dǎo)體的主要組分之外的元素(雜質(zhì)元素)。S卩，此處公開的發(fā)明的一個(gè)實(shí)施例的特征在于，不是通過添加雜質(zhì)元素而是通過盡可能消除諸如氫和水之類的雜質(zhì)來使得氧化物半導(dǎo)體成為或接近高度提純的i型(本征)半導(dǎo)體。由此，費(fèi)米能級(jí)(Ef)可與本征費(fèi)米能級(jí)(Ei)相當(dāng)?？梢哉f，氧化物半導(dǎo)體的帶隙(Eg)為3. 15eV，其電子親和力(X)為4.3eV。源電極和漏電極中所包含的鈦(Ti)的功函數(shù)基本上等于氧化物半導(dǎo)體的電子親和力(X )。在此情況下，在金屬和氧化物半導(dǎo)體之間的界面處不形成對(duì)電子的肖特基勢(shì)壘。此時(shí)，如圖9A所示，電子在柵絕緣層和高度提純的氧化物半導(dǎo)體之間的界面附近(其中氧化物半導(dǎo)體在能量方面是穩(wěn)定的底部)行迸。如圖9B所示，當(dāng)向柵電極(GEl)供應(yīng)負(fù)電位時(shí)，作為少數(shù)載流子的空穴基本上不存在。因此，電流值基本上接近于O。以此方式，通過高度提純以盡可能少地包含除其主要元素以外的元素(即，雜質(zhì)元素)，氧化物半導(dǎo)體變成本征的(i型半導(dǎo)體)或基本本征的。因此，氧化物半導(dǎo)體和柵絕緣層之間的界面的特性變得重要。為此，柵絕緣層需要形成良好的與氧化物半導(dǎo)體的界面。具體地，優(yōu)選使用以下絕緣層，例如通過使用用在VHF帶至微波帶的范圍內(nèi)的電源頻率生成的高密度等離子體的CVD法而形成的絕緣層，或者通過濺射法而形成的絕緣層。當(dāng)氧化物半導(dǎo)體和柵絕緣層之間的界面在高度提純氧化物半導(dǎo)體時(shí)變?yōu)榱己脮r(shí)，在晶體管具有I X IO4 μ m的溝道寬度W和3 μ m的溝道長度L的情況下，例如，有可能實(shí)現(xiàn)小于或等于10_13A的截止電流、以及O. lV/dec.的子閾值擺動(dòng)(S值)(柵絕緣層100nm厚)。當(dāng)如上所述高度提純氧化物半導(dǎo)體層以盡可能少地包含除其主要組分以外的元素(即，雜質(zhì)元素)時(shí)，薄膜晶體管可以良好的方式操作。<使用氧化物半導(dǎo)體的晶體管對(duì)于熱載流子衰減的抵抗>接著，將參考圖11、圖12、以及圖13而描述使用氧化物半導(dǎo)體的晶體管對(duì)于熱載流子衰減的抵抗。注意以下描述是基于易于理解的理想情況的假設(shè)，且下述描述并不必然地反映理想情況。還要注意以下描述僅是ー種考慮。熱載流子衰減的主要原因是溝道熱電子注入(CHE注入)以及漏極雪崩熱載流子注入(DAHC注入)。注意，以下為簡潔起見僅考慮電子。CHE注入是指其中具有高于半導(dǎo)體層中的柵絕緣層的勢(shì)壘的獲得能量的電子被注入柵絕緣層等中的現(xiàn)象。電子通過低電場而被加速從而獲得能量。DAHC注入是指其中由高電場加速的電子的碰撞而產(chǎn)生的電子被注入柵絕緣層等中的現(xiàn)象。DAHC注入和CHE注入之間的差異在于它們是否涉及由碰撞電離引起的雪崩擊穿。注意，DAHC注入需要具有高于半導(dǎo)體帶隙的動(dòng)能的電子。圖11示出從硅(Si)的能帶結(jié)構(gòu)估計(jì)出來的每ー個(gè)熱載流子注入所需要的能量，且圖12示出從In-Ga-Zn-O基氧化物半導(dǎo)體(IGZO)的能帶結(jié)構(gòu)估計(jì)出來的每ー個(gè)熱載流子注入所需要的能量。圖11和圖12的每ー個(gè)的左邊示出CHE注入，且圖11和圖12的每一個(gè)的右邊示出DAHC注入。關(guān)于硅，DAHC注入所引起的衰減比CHE注入引起的衰減更嚴(yán)重。這是源于這樣的事實(shí)在硅中被加速而無碰撞的載流子(電子)非常少而硅具有窄的能帶且雪崩擊穿易于在其中發(fā)生。雪崩擊穿增加了能越過柵絕緣層的勢(shì)壘的電子的數(shù)量，且DAHC注入的可能性易于變得高于CHE注入的可能性。
關(guān)于In-Ga-Zn-O基氧化物半導(dǎo)體，CHE注入所需要的能量與硅的情況下所需要的能量差異不大，且CHE注入的可能性仍然是低的。此外，由于較寬的帶隙，DAHC注入所需要的能量基本等于CHE注入所需要的能量。換言之，CHE注入和DAHC注入的可能性較低，且對(duì)于熱載流子衰減的抵抗高于硅的情況。其間，In-Ga-Zn-O基氧化物半導(dǎo)體的帶隙能相比碳化硅(SiC)(其作為具有高耐受電壓的材料而引人注意)的帶隙。圖13示出關(guān)于4H-SiC的每ー個(gè)熱載流子注入所需的能量。關(guān)于CHE注入，In-Ga-Zn-O基氧化物半導(dǎo)體具有略高的閾值且可被認(rèn)為具有優(yōu)勢(shì)。如上所述，可見In-Ga-Zn-O基氧化物半導(dǎo)體相比硅具有顯著更高的對(duì)于熱載流子衰減的抵抗和對(duì)于源扱-漏極擊穿的更高的抵抗。可以認(rèn)為可獲得能相比氮化硅的耐受電壓的耐受電壓。<使用氧化物半導(dǎo)體的晶體管中的短溝道效應(yīng)>接著，將參考圖14和圖15而描述使用氧化物半導(dǎo)體的晶體管中的短溝道效應(yīng)。注意，以下描述基于容易理解的理想情形的假設(shè)，并且不一定反映真實(shí)情形。還要注意以下描述僅是一種考慮。 短溝道效應(yīng)是指隨著晶體管的小型化(溝道長度(L)減少)而變得明顯的電特性的衰減。短溝道效應(yīng)源自漏極對(duì)源極的影響。短溝道效應(yīng)的特定示例是閾值電壓的減少、子閾值擺動(dòng)(S值)的增加、漏電流的增加等。此處，通過設(shè)備模擬而檢驗(yàn)?zāi)芤种贫虦系佬?yīng)的結(jié)構(gòu)。特定地，制備了四種模型，每ー個(gè)具有不同的載流子濃度和不同的氧化物半導(dǎo)體層的厚度，檢查了溝道長度(L)和閾值電壓(Vth)之間的關(guān)系。采用底柵晶體管作為模型，在每ー個(gè)底柵晶體管中，氧化物半導(dǎo)體具有I. 7 X ΙΟ^/cm3或I. OX IO1Vcm3的載流子濃度且氧化物半導(dǎo)體層具有I μ m或30nm的厚度。注意，為氧化物半導(dǎo)體層使用In-Ga-Zn-O基氧化物半導(dǎo)體，且使用具有IOOnm厚度的氧氮化硅膜作為柵絕緣層。假設(shè)，在氧化物半導(dǎo)體中，帶隙是3. 15eV,電子親和カ是4. 3eV,相對(duì)電容率是15，且電子遷移率為lOcmVVs。氧氮化硅膜的相對(duì)電容率被假設(shè)為4. O。使用由Silvaco有限公司生產(chǎn)的設(shè)備模擬軟件“ATLAS”進(jìn)行計(jì)算。注意，在頂柵晶體管和底柵晶體管之間的計(jì)算結(jié)果沒有很大差異。圖14和圖15示出計(jì)算結(jié)果。圖14示出其中載流子濃度為I. 7X 10_8/cm3的情況，圖15示出其中載流子濃度為I. OXlO1Vcm3的情況。圖14和圖15每ー個(gè)示出當(dāng)使用其溝道長度(U為10 μ m的晶體管作為參考時(shí)閾值電壓(Vth)的變化量(AVth)且溝道長度(L)從10 μ m變化到Ιμπι。如圖14中所示，在其中氧化物半導(dǎo)體中的載流子濃度為1.7X10，cm3且氧化物半導(dǎo)體層的厚度為I μ m的情況下，閾值電壓的變化量(Λ Vth)為-3. 6V。另外，如圖14中所示，在其中氧化物半導(dǎo)體中的載流子濃度為I. 7X IO-Vcm3且氧化物半導(dǎo)體層的厚度為30nm的情況下，閾值電壓的變化量(AVth)為-O. 2V。此外，如圖15中所示，在其中氧化物半導(dǎo)體中的載流子濃度為I. OX IO1Vcm3且氧化物半導(dǎo)體層的厚度為I μ m的情況下，閾值電壓的變化量(AVth)為-3. 6V。另外，如圖15中所示，在其中氧化物半導(dǎo)體中的載流子濃度為I. OX IO1Vcm3且氧化物半導(dǎo)體層的厚度為30nm的情況下，閾值電壓的變化量(Λ Vth)為-O. 2V。結(jié)果顯示，通過減少氧化物半導(dǎo)體層的厚度，在使用氧化物半導(dǎo)體的晶體管中可抑制短溝道效應(yīng)。例如，在溝道長度(L)為約I μ m的情況下，即使是足有足夠高的載流子濃度的氧化物半導(dǎo)體層，可理解的是，當(dāng)氧化物半導(dǎo)體層的厚度被設(shè)置為約30nm時(shí)，可充分抑制短溝道效應(yīng)。<載流子濃度>根據(jù)此處公開的發(fā)明的技術(shù)理念是通過充分地減少氧化物半導(dǎo)體層中的載流子濃度，制成盡可能接近于本征(i_型)氧化物半導(dǎo)體層的氧化物半導(dǎo)體層。將參考圖16和圖17而描述用于計(jì)算載流子濃度的方法以及實(shí)際測(cè)得的載流子濃度。首先，簡要地說明用于計(jì)算載流子濃度的方法。可以制造MOS電容器并估算該MOS電容器的C-V測(cè)量結(jié)果(C-V特性)的方式來計(jì)算載流子濃度。更具體地，以如下方式計(jì)算載流子濃度Nd :通過繪制MOS電容器的柵電壓Ve和電容C之間的關(guān)系獲得C-V特性；從該C-V特性中獲得柵電壓Ve和(1/C)2之間的關(guān)系的圖；在圖的弱反型區(qū)中找到(1/C)2的微分值；且該微分值被代入公式I。注意，公式I中的e、Stl以及ε分別代表氧化物半導(dǎo)體的基本電荷、真 空電容率、以及相對(duì)電容率。

接著，描述了用上述方法實(shí)際測(cè)得的載流子濃度。如下地形成樣本(M0S電容器)用于測(cè)量在玻璃襯底上形成具有300nm厚度的鈦膜；在鈦膜上形成具有IOOnm厚度的氮化鈦膜；在該氮化鈦膜上形成2μπι厚度的使用In-Ga-Zn-O-基氧化物半導(dǎo)體的氧化物半導(dǎo)體層；在氧化物半導(dǎo)體層上形成厚度300nm的氧氮化硅膜，且在該氧氮化硅膜上形成厚度300nm的銀膜。注意，用濺射法使用包含In、Ga、和Zn (In:Ga: Zn=I: I: O. 5 [原子％ ])的金屬氧化物靶形成氧化物半導(dǎo)體層。進(jìn)一歩，氧化物半導(dǎo)體層是在氬和氧的混合氣氛(流量比為 Ar:02=30 (sccm) : 15 (sccm))中形成的。圖16和圖17分別示出C-V特性和Ve與(1/C)2之間的關(guān)系。從圖17的圖的弱反型區(qū)中的(1/C)2的微分值使用公式I計(jì)算出的載流子濃度是e.OXKT/cm3。以此方式，通過使用i-型或基本i-型氧化物半導(dǎo)體(如，具有小于的載流子濃度I X IO1Vcm3，優(yōu)選地，小于或等于I X IO1Vcm3)，可獲得具有良好截止態(tài)電流特性的晶體管。使用根據(jù)這個(gè)實(shí)施例的非易失性鎖存電路和用將氧化物半導(dǎo)體用作用于形成溝道形成區(qū)的半導(dǎo)體材料的晶體管(其用作數(shù)據(jù)保持部分的開關(guān)元件)，可實(shí)現(xiàn)具有較寬溫度范圍并即使在高溫也可穩(wěn)定操作且其中即使在電源被關(guān)閉之后存儲(chǔ)數(shù)據(jù)的邏輯狀態(tài)也不被擦除的非易失性鎖存電路、或被提供有其中刷新時(shí)間段足夠長的數(shù)據(jù)保持部分的鎖存電路。由于通過晶體管的開關(guān)而執(zhí)行數(shù)據(jù)寫入，寫入的次數(shù)基本不受限制。此外，寫入電壓幾乎等于晶體管的閾值電壓；因此，晶體管可在低電壓操作。例如，操作電壓可設(shè)定為IV或更小。進(jìn)一歩，由于在數(shù)據(jù)存儲(chǔ)部分中的電容器中累積的電荷可被沒有任何變化地保持，變化的影響較小且數(shù)據(jù)被輕易地被讀取。通過使用該非易失性鎖存電路可提供各種邏輯電路。例如，通過關(guān)閉未被使用的塊的電源可減少功耗。此外，由于即使當(dāng)電源被關(guān)閉時(shí)邏輯狀態(tài)被存儲(chǔ)，能夠以高速度和低功耗，當(dāng)電源被打開時(shí)啟動(dòng)系統(tǒng)、或當(dāng)電源被關(guān)閉時(shí)中止系統(tǒng)。本實(shí)施例中描述的結(jié)構(gòu)、方法等可與其他實(shí)施例中描述的任ー結(jié)構(gòu)、方法等適當(dāng)?shù)亟M合。[實(shí)施例2]在這個(gè)實(shí)施例中，將參考圖18A和18B而描述，不同于圖IA和IB中的示例的，作為此處公開的本發(fā)明的實(shí)施例的非易失性鎖存電路的設(shè)置的另ー個(gè)示例。圖18A示出包含鎖存部分411和用于保持鎖存部分的數(shù)據(jù)的數(shù)據(jù)保持部分401的非易失性鎖存電路400的設(shè)置。圖18B示出數(shù)據(jù)保持部分401的設(shè)置。圖18A和18B示出不同于如圖IA和IB的數(shù)據(jù)保持部分401的設(shè)置的示例。特定地，在這個(gè)示例中沒有提供數(shù)據(jù)保持部分401的電容器(圖IA和IB中的電容器404)。其他設(shè)置與圖IA和IB中的ー樣；因此，省略了其中的描述。晶體管402的結(jié)構(gòu)與實(shí)施例I中的結(jié)構(gòu)類似。在數(shù)據(jù)保持部分401中，使用用氧化物半導(dǎo)體作為用于形成溝道形成區(qū)的半導(dǎo)體材料的晶體管402作為開關(guān)元件。此外，數(shù)據(jù)保持部分401包括電連接至晶體管402的源電極和漏電極中的另ー個(gè)的反相器403。晶體管402的源電極和漏電極的其中之一電連接至被提供有輸出信號(hào)的引線415。此外，反相器403的輸出電連接至被提供有輸入信號(hào)的引線414。反相器403包括晶體管420和晶體管421。晶體管420的源電極電連接至高電平電源電壓VDD。晶體管421的源電極電連接至低電平電源電壓VSS。這個(gè)實(shí)施例中的設(shè)置不包含連接至節(jié)點(diǎn)S的電容器。在這個(gè)情況下，電荷被累積在被包括于反相器403中的晶體管的柵極電容器中。此處，在被包括于反相器403中的晶體管421的柵極電容器可優(yōu)選地被制為大于被包括在反相器403中的晶體管420的柵極電容器。可根據(jù)晶體管的溝道長度L、溝道寬度W、柵絕緣膜的膜厚度、電容率等來控制柵極電容器的尺寸。以此方式，可增加在VSS和晶體管420和晶體管421的柵極電容器中的節(jié)點(diǎn)S之間形成的電容器的速率。相應(yīng)地，晶體管420和晶體管421的柵電極的電位幾乎不受VDD的變化的影響，這是優(yōu)選的。反相器403的設(shè)置不限于圖18B中所示，且可包括，例如，如圖2A中所示的n_溝道晶體管?？蛇x地，輸出可被提供有緩沖器。進(jìn)ー步可選地，可使用讀出放大器電路替代反相器403。例如，可使用如圖2B中所示的差分放大器類型的讀出放大器電路。不管哪ー種情況，重要的是輸入端子處于浮動(dòng)狀態(tài)(高阻抗?fàn)顟B(tài))。進(jìn)ー步，在圖2A的電路中，電荷被輸入并累積在晶體管421的柵極電容器中，且在圖2B的電路中，電荷被輸入并被累積在晶體管421的柵極電容器中。由于圖2A和2B中的電路的柵極電容器主要被形成在VSS和節(jié)點(diǎn)S之間，輸入端子的電位幾乎不受VDD的變化的影響，這是優(yōu)選的。使用氧化物半導(dǎo)體的晶體管402具有將鎖存部分411中所保持的數(shù)據(jù)寫入數(shù)據(jù)保持部分401中反相器403的柵極電容器的功能。此外，晶體管402具有保持被寫入數(shù)據(jù)保持部分401中反相器403的柵極電容器的數(shù)據(jù)的功能。將描述將鎖存部分411中所保持的數(shù)據(jù)寫入數(shù)據(jù)保持部分401的寫入操作、以及數(shù)據(jù)的保持、讀取以及重新寫入操作。首先，通過對(duì)晶體管402的柵電極提供晶體管402被導(dǎo)通的電位而導(dǎo)通晶體管402。相應(yīng)地，被保持在鎖存部分中的數(shù)據(jù)，即，被提供有輸出信號(hào)的引線415的電位被提供給反相器403的輸入端子。作為結(jié)果，與引線415的電位一致的電荷被累積在反相器403的柵極電容器中(這個(gè)操作對(duì)應(yīng)于寫入)。此后，晶體管402被以如此方式關(guān)閉晶體管402的柵電極的電位被設(shè)置為晶體管402被關(guān)閉的電位。相應(yīng)地，累積在反相器403的柵極電容器中的電荷被保持(保持)。可通過讀取反相器403的輸入端子的電位而讀取數(shù)據(jù)(這個(gè)操作對(duì)應(yīng)于讀取)。數(shù)據(jù)的重寫可以類似于數(shù)據(jù)的寫入和保持的方式進(jìn)行。使用根據(jù)這個(gè)實(shí)施例的非易失性鎖存電路和用將氧化物半導(dǎo)體用作用于形成溝道形成區(qū)的半導(dǎo)體材料的晶體管(其用作數(shù)據(jù)保持部分的開關(guān)元件)，可實(shí)現(xiàn)具有較寬溫度范圍并即使在高溫也可穩(wěn)定操作且其中即使在電源被關(guān)閉之后存儲(chǔ)數(shù)據(jù)的邏輯狀態(tài)也不被擦除的非易失性鎖存電路、或被提供有其中刷新時(shí)間段足夠長的數(shù)據(jù)保持部分的鎖存電路。由于通過晶體管的開關(guān)而執(zhí)行數(shù)據(jù)寫入，寫入的次數(shù)基本不受限制。此外，寫入電壓幾乎等于晶體管的閾值電壓；因此，晶體管可在低電壓操作。例如，操作電壓可設(shè)定為IV或更小。進(jìn)一歩，由于在數(shù)據(jù)存儲(chǔ)部分中的電容器中累積的電荷可被沒有任何變化地保持，變化的影響較小且數(shù)據(jù)被輕 易地被讀取。通過使用該非易失性鎖存電路可提供各種邏輯電路。例如，通過關(guān)閉未被使用的塊的電源可減少功耗。此外，由于即使當(dāng)電源被關(guān)閉時(shí)邏輯狀態(tài)被存儲(chǔ)，可以高速度和低功耗，當(dāng)電源被打開時(shí)啟動(dòng)系統(tǒng)、或當(dāng)電源被關(guān)閉時(shí)中止系統(tǒng)。本實(shí)施例模式能自由地與任何其它實(shí)施例結(jié)合。[實(shí)施例3]在這個(gè)實(shí)施例中，將參考圖19A和19B以及圖IA和IB而描述作為此處公開的本發(fā)明的實(shí)施例的非易失性鎖存電路的設(shè)置和操作的示例。圖19A示出包含鎖存部分411和用于保持鎖存部分的數(shù)據(jù)的數(shù)據(jù)保持部分401的非易失性鎖存電路400的設(shè)置。圖19B示出非易失性鎖存電路400的時(shí)序圖的示例。圖19A示出其中圖IA中的鎖存電路411的設(shè)置被具體示出的示例。圖19A示出圖IA中的鎖存部分411的設(shè)置的示例，其中為第一元件和第二元件中的每ー個(gè)而使用反相器。晶體管402的結(jié)構(gòu)與實(shí)施例I中的結(jié)構(gòu)類似。鎖存部分411包括反相器412和反相器413。鎖存部分411具有環(huán)狀結(jié)構(gòu)，其中反相器412的輸出電連接至反相器413的輸入，且反相器413的輸出電連接至反相器412的輸入。此外，鎖存部分411包括開關(guān)431和開關(guān)432，且反相器413的輸出經(jīng)由開關(guān)432電連接至反相器412的輸入。反相器412的輸入經(jīng)由開關(guān)431電連接至被提供有鎖存電路的輸入信號(hào)的引線414。反相器412的輸出電連接至被提供有該鎖存電路的輸出信號(hào)的引線415。在數(shù)據(jù)保持部分401中，使用用氧化物半導(dǎo)體作為用于形成溝道形成區(qū)的半導(dǎo)體材料的晶體管402作為開關(guān)元件。此外,數(shù)據(jù)保持部分401包括姆ー個(gè)電連接至晶體管402的源電極和漏電極中的另ー個(gè)的電容器404和反相器403。晶體管402的源電極和漏電極之一電連接至被提供有輸出信號(hào)的引線415。此外，反相器403的輸出經(jīng)由開關(guān)405電連接至被提供有輸入信號(hào)的引線414。使用氧化物半導(dǎo)體的晶體管402具有將鎖存部分411中所保持的數(shù)據(jù)寫入數(shù)據(jù)保持部分401中的電容器404和反相器403的柵極電容器的功能。此外，晶體管402具有保持被寫入數(shù)據(jù)保持部分401中的電容器404和反相器403的柵電容器的數(shù)據(jù)的功能。引線414被提供有來自在前級(jí)的電路的輸入信號(hào)IN的電位。后續(xù)級(jí)的電路被提供有作為輸出信號(hào)OUT的引線415的電位。開關(guān)431被提供有時(shí)鐘信號(hào)Φ I的電位。當(dāng)時(shí)鐘信號(hào)Φ I被提供有高電平電位時(shí)，開關(guān)431被打開。開關(guān)432被提供有時(shí)鐘信號(hào)Φ2的電位。當(dāng)時(shí)鐘信號(hào)Φ2被提供有高電平電位時(shí)，開關(guān)432被打開。晶體管402的柵極被提供有控制信號(hào)ST的電位。當(dāng)控制信號(hào)ST被提供有高電平電位時(shí)，控制信號(hào)ST具有晶體管402被導(dǎo)通的電位。開關(guān)405被提供有控制信號(hào)LD的電位。當(dāng)控制信號(hào)LD被提供有高電平電位時(shí)，控制信號(hào)LD具有開關(guān)405被打開的電位。在正常操作時(shí)間段內(nèi)，時(shí)鐘信號(hào)Φ2具有時(shí)鐘信號(hào)Φ1的反相信號(hào)。此處，示出其中當(dāng)控制信號(hào)和時(shí)鐘信號(hào)的電位處于高電平時(shí)晶體管和開關(guān)被打開的示例。數(shù)據(jù)保持部分401的反相器403和鎖存部分411的反相器412和反相器413中的每ー個(gè)被提供有高電平電源電壓VDD和低電平電源電壓VSS。接著，圖19B示出在非易失性鎖存電路400處于操作狀態(tài)的時(shí)間段內(nèi)(操作時(shí)間段)和在非易失性鎖存電路400處于停止?fàn)顟B(tài)的時(shí)間段內(nèi)(非操作時(shí)間段)的輸入信號(hào)IN、輸出信號(hào)OUT、控制信號(hào)ST、控制信號(hào)LD、時(shí)鐘信號(hào)Φ1、以及時(shí)鐘信號(hào)Φ1的電位的時(shí)序圖的示例。此外，圖19B示出數(shù)據(jù)保持部分401的節(jié)點(diǎn)S的電位和電源電壓VDD。節(jié)點(diǎn)S示出電容器404的其中一個(gè)電極的電位和反相器403的輸入端子的電位。注意，電容器404的另ー個(gè)電極被提供有固定電位，例如，接地電位。在圖19B中，時(shí)間段a、時(shí)間段b、時(shí)間段d、時(shí)間段e每ー個(gè)是操作時(shí)間段，且時(shí)間段c是非操作時(shí)間段。時(shí)間段a和時(shí)間段e每ー個(gè)是正常的操作時(shí)間段，且時(shí)鐘信號(hào)Φ1和時(shí)鐘信號(hào)Φ2每ー個(gè)被交替地提供高電平電位和低電平電位。時(shí)間段b是非操作時(shí)間段之前的準(zhǔn)備時(shí)間段。時(shí)間段b也被稱為下降時(shí)間段。時(shí)間段d是在電源電壓VDD被打開直到正常操作時(shí)間段開始的準(zhǔn)備時(shí)間段。時(shí)間段d也被稱為上升時(shí)間段。當(dāng)在正常操作時(shí)間段(時(shí)間段a)中時(shí)鐘信號(hào)Φ I被提供有高電平電位且時(shí)鐘信號(hào)Φ 2被提供有低電平電位吋，開關(guān)432被關(guān)閉且反相器環(huán)被切斷，且開關(guān)431被打開；因此，輸入信號(hào)的電位被輸入至反相器412。輸入信號(hào)的電位被反相器412反相并被作為輸出信號(hào)OUT提供至后續(xù)級(jí)的電路。如果當(dāng)時(shí)鐘信號(hào)Φ I被提供高電平電位時(shí)輸入信號(hào)的電位是高電平，可獲得具有低電平電位的輸出信號(hào)。如果當(dāng)時(shí)鐘信號(hào)Φ1被提供高電平電位時(shí)輸入信號(hào)的電位是低電平，可獲得具有高電平電位的輸出信號(hào)。當(dāng)時(shí)鐘信號(hào)Φ I被提供有低電平電位且時(shí)鐘信號(hào)Φ 2被提供有高電平電位吋，開關(guān)431被關(guān)閉，且開關(guān)432被打開且形成反相器環(huán)；因此，輸出信號(hào)OUT的電位被保持(數(shù)據(jù)被鎖存)。在正常操作時(shí)間段中，控制信號(hào)ST沒有被提供有導(dǎo)通晶體管402的電位。節(jié)點(diǎn)S具有被保持的電位。此處，節(jié)點(diǎn)S的電位被設(shè)置為未定義的值。接著，在非操作時(shí)間段之前的準(zhǔn)備時(shí)間段(時(shí)間段b)中，當(dāng)控制信號(hào)ST被提供有導(dǎo)通晶體管402的電位吋，晶體管402被導(dǎo)通且節(jié)點(diǎn)S被提供有輸出信號(hào)的電位(這個(gè)操作對(duì)應(yīng)于寫入)。當(dāng)輸出信號(hào)的電位是高電平時(shí)，節(jié)點(diǎn)S的電位是高電平。此后，通過為控制信號(hào)ST提供截止晶體管402的電位而截止晶體管402 ;因此，節(jié)點(diǎn)S的電位成為浮動(dòng)狀態(tài)。作為結(jié)果，被寫入節(jié)點(diǎn)S的電位被沒有任何變化地保持(保持)。注意，在時(shí)間段a的終止，時(shí)鐘信號(hào)Φ2和時(shí)鐘信號(hào)Φ1具有電位是足夠的?？蛇x地，在時(shí)間段a的終止的數(shù)據(jù)可通過將時(shí)鐘信號(hào)Φ2的電位固定為高電平且將時(shí)鐘信號(hào)ΦI的電位固定為低電平而被鎖存?？刂菩盘?hào)ST可被提供有在時(shí)間段b開始之后導(dǎo)通晶體管402的電位或被提供有在時(shí)間段b開始的同時(shí)導(dǎo)通晶體管402的電位。接著，在非操作時(shí)間段(時(shí)間段c)中，停止電源的提供且電源電壓VDD的電位被降低。時(shí)鐘信號(hào)Φ I、時(shí)鐘信號(hào)Φ I、輸入信號(hào)IN、以及輸出信號(hào)OUT的電位可取VDD和VSS之間的任意值。在這個(gè)時(shí)間中，控制信號(hào)ST和控制信號(hào)LD的電位各自被保持為低電位。例 如，電位各自被保持在地電位。在非操作時(shí)間段(時(shí)間段c)中，節(jié)點(diǎn)S的電位處于浮動(dòng)狀態(tài)；因此，可沒有任何變化地保持累積在節(jié)點(diǎn)S中的電荷(保持)。注意，當(dāng)電源電壓VDD被降低時(shí)，在一些情況下，或多或少地由于與電源電位耦合的電容的影響，節(jié)點(diǎn)S的電位變化。毋庸贅言，當(dāng)電源電壓VDD被再次提供吋，由于累積在節(jié)點(diǎn)S中的電荷被保持，節(jié)點(diǎn)S的電位恢復(fù)到原始電位。接著，在電源電壓VDD被打開直到正常操作時(shí)間段開始的準(zhǔn)備時(shí)間段(時(shí)間段d)中，當(dāng)控制信號(hào)LD被提供有開關(guān)405被打開的電位且時(shí)鐘信號(hào)Φ2和時(shí)鐘信號(hào)Φ1的電位每ー個(gè)被固定在低電位吋，開關(guān)405被打開，且節(jié)點(diǎn)S中所保持的電位(其由反相器403所反相)，被施加至鎖存部分411。然后，在控制信號(hào)LD被提供有開關(guān)405被打開的電位之后，時(shí)鐘信號(hào)Φ 2和時(shí)鐘信號(hào)Φ I姆ー個(gè)被提供在時(shí)間段a的終止處的電位。相應(yīng)地,時(shí)間段d的邏輯狀態(tài)可恢復(fù)為非操作時(shí)間段之前的邏輯狀態(tài)。控 制信號(hào)LD的電位可在時(shí)間段d的終止之前被設(shè)置為低電平，或者打開開關(guān)405的電位可被保持直到時(shí)間段d的終止。接著，在正常操作時(shí)間段(時(shí)間段e)中，時(shí)鐘信號(hào)Φ1和時(shí)鐘信號(hào)Φ2被交替地提供高電平電位或低電平電位，成為正常操作狀態(tài)。在正常操作時(shí)間段(時(shí)間段e)的開始時(shí)，時(shí)鐘信號(hào)Φ I和時(shí)鐘信號(hào)Φ 2的操作可從與前ー個(gè)正常操作時(shí)間段(時(shí)間段a)的終止時(shí)相同的電位開始，或者從時(shí)間段a的終止的電位的后一個(gè)狀態(tài)開始。在控制信號(hào)ST被接著提供導(dǎo)通晶體管402的電位時(shí)，節(jié)點(diǎn)S的電位可被重新寫入。因此，節(jié)點(diǎn)S的電位可被沒有任何變化地保持，直到控制信號(hào)ST被接著提供導(dǎo)通晶體管402的電位。注意，在時(shí)間段d中，電容器404的其他電極的電位V?？梢允窃赩DD和VSS之間的值。相應(yīng)地，節(jié)點(diǎn)S被提供有添加了電位V。的電位，從而讀取操作可被更穩(wěn)定地執(zhí)行。使用根據(jù)這個(gè)實(shí)施例的非易失性鎖存電路和用將氧化物半導(dǎo)體用作用于形成溝道形成區(qū)的半導(dǎo)體材料的晶體管(其用作數(shù)據(jù)保持部分的開關(guān)元件)，可實(shí)現(xiàn)具有較寬溫度范圍并即使在高溫也可穩(wěn)定操作且其中即使在電源被關(guān)閉之后存儲(chǔ)數(shù)據(jù)的邏輯狀態(tài)也不被擦除的非易失性鎖存電路、或被提供有其中刷新時(shí)間段足夠長的數(shù)據(jù)保持部分的鎖存電路。由于通過晶體管的開關(guān)而執(zhí)行數(shù)據(jù)寫入，寫入的次數(shù)基本不受限制。此外，寫入電壓幾乎等于晶體管的閾值電壓；因此，晶體管可在低電壓操作。例如，操作電壓可設(shè)定為IV或更小。進(jìn)一歩，由于在數(shù)據(jù)存儲(chǔ)部分中的電容器中累積的電荷可被沒有任何變化地保持，變化的影響較小且數(shù)據(jù)被輕易地被讀取。通過使用該非易失性鎖存電路可提供各種邏輯電路。例如，通過關(guān)閉未被使用的塊的電源可減少功耗。此外，由于即使當(dāng)電源被關(guān)閉時(shí)邏輯狀態(tài)被存儲(chǔ)，可以高速度和低功耗，當(dāng)電源被打開時(shí)啟動(dòng)系統(tǒng)、或當(dāng)電源被關(guān)閉時(shí)中止系統(tǒng)。本實(shí)施例模式能自由地與任何其它實(shí)施例結(jié)合。[實(shí)施例4]在這個(gè)實(shí)施例中，將參考圖20A和20B和圖18A和18B而描述，不同于圖19A和19B中的示例的，作為此處公開的本發(fā)明的實(shí)施例的非易失性鎖存電路的設(shè)置和操作的另ー個(gè)示例。圖20A示出包含鎖存部分411和用于保持鎖存部分的數(shù)據(jù)的數(shù)據(jù)保持部分401的非易失性鎖存電路400的設(shè)置。圖20B示出非易失性鎖存電路400的時(shí)序圖的示例。圖20A和20B示出不同于如圖19A和19B的數(shù)據(jù)保持部分401的設(shè)置的示例。特定地，在這個(gè)示例中沒有提供數(shù)據(jù)保持部分401的電容器(圖19A和19B中的電容器404)。其他設(shè)置與圖19A和19B中的ー樣；因此，省略了其中的描述。圖20A示出其中圖18A中的鎖存電路411的設(shè)置被具體示出的示例。圖20A示出圖18A中的鎖存部分411的設(shè)置的示例,其中為第一元件和第二元件中的每ー個(gè)而使用反相器。參考圖18A和18B而描述數(shù)據(jù)保持部分401的設(shè)置。晶體管402的結(jié)構(gòu)與實(shí)施例I中的類似。在數(shù)據(jù)保持部分401中，使用用氧化物半導(dǎo)體作為用于形成溝道形成區(qū)的半導(dǎo)體材料的晶體管402作為開關(guān)元件。此外，數(shù)據(jù)保持部分401包括電連接至晶體管402的源電極和漏電極中的另ー個(gè)的反相器403。晶體管402的源電極和漏電極其中之一電連接至被提供有輸出信號(hào)的引線415。此外，反相器403的輸出經(jīng)由開關(guān)405電連接至被提供有輸入信號(hào)的引線414。反相器43的設(shè)置被圖示于圖18B中，且反相器403包括晶體管420和晶體管421。晶體管420的源電極電連接至高電平電源電壓VDD。晶體管421的源電極電連接至低電平電源電壓VSS。
這個(gè)實(shí)施例中的設(shè)置不包含連接節(jié)點(diǎn)S的電容器。在這個(gè)情況下，電荷被累積在被包括于反相器403中的晶體管的柵極電容器中。此處，被包括于反相器403中的晶體管421的柵極電容器可優(yōu)選地被制為大于被包括在反相器403中的晶體管420的柵極電容器?？筛鶕?jù)晶體管的溝道長度L、溝道寬度W、柵絕緣膜的膜厚度、電容率等來控制柵極電容器的尺寸。以此方式，反相器403的輸入電容器的電容器組件主要被形成于VSS和節(jié)點(diǎn)S之間。相應(yīng)地，輸入端子的電位幾乎不受VDD的變化的影響，這是優(yōu)選的。反相器403的設(shè)置不限于圖18B中所示，且可包括，例如，如圖2A中所示的n_溝道晶體管?？蛇x地，輸出可被提供有緩沖器。進(jìn)ー步可選地，可使用讀出放大器電路替代反相器403。例如，可使用如圖2B中所示的差分放大器類型的讀出放大器電路。不管哪ー種情況，重要的是輸入端子處于浮動(dòng)狀態(tài)(高阻抗?fàn)顟B(tài))。進(jìn)一歩，圖2A中的電路的輸入的電荷被累積在晶體管421的柵極電容器中，且圖2B中的電路的輸入的電荷被累積在晶體管421的柵極電容器中。由于圖2A和2B中的電路的柵極電容器主要被形成在VSS和節(jié)點(diǎn)S之間，輸入端子的電位幾乎不受VDD的變化的影響，這是優(yōu)選的。使用氧化物半導(dǎo)體的晶體管402具有將鎖存部分411中所保持的數(shù)據(jù)寫入反相器403的柵極電容器的功能。此外，晶體管402具有保持被寫入反相器403的柵極電容器的數(shù)據(jù)的功能。圖20B示出非易失性鎖存電路400的時(shí)序圖的示例。圖20B中的時(shí)序圖幾乎類似于圖19B中的時(shí)序圖；因此，省略了其中的描述。使用根據(jù)這個(gè)實(shí)施例的非易失性鎖存電路和用將氧化物半導(dǎo)體用作用于形成溝道形成區(qū)的半導(dǎo)體材料的晶體管(其用作數(shù)據(jù)保持部分的開關(guān)元件)，可實(shí)現(xiàn)具有較寬溫度范圍并即使在高溫也可穩(wěn)定操作且其中即使在電源被關(guān)閉之后存儲(chǔ)數(shù)據(jù)的邏輯狀態(tài)也不被擦除的非易失性鎖存電路、或被提供有其中刷新時(shí)間段足夠長的數(shù)據(jù)保持部分的鎖存電路。由于通過晶體管的開關(guān)而執(zhí)行數(shù)據(jù)寫入，寫入的次數(shù)基本不受限制。此外，寫入電壓幾乎等于晶體管的閾值電壓；因此，晶體管可在低電壓操作。例如，操作電壓可設(shè)定為IV或更小。進(jìn)一歩，由于在數(shù)據(jù)存儲(chǔ)部分中的電容器中累積的電荷可被沒有任何變化地保持，變化的影響較小且數(shù)據(jù)被輕易地被讀取。通過使用該非易失性鎖存電路可提供各種邏輯電路。例如，通過關(guān)閉未被使用的塊的電源可減少功耗。此外，由于即使當(dāng)電源被關(guān)閉時(shí)邏輯狀態(tài)被存儲(chǔ)，可以高速度和低功耗，當(dāng)電源被打開時(shí)啟動(dòng)系統(tǒng)、或當(dāng)電源被關(guān)閉時(shí)中止系統(tǒng)。本實(shí)施例模式能自由地與任何其它實(shí)施例結(jié)合。[實(shí)施例5]在這個(gè)實(shí)施例中，將參考圖21A和21B而描述，不同于圖19A和19B中的示例的，作為此處公開的本發(fā)明的實(shí)施例的非易失性鎖存電路的設(shè)置和操作的另ー個(gè)示例。圖21A示出非易失性鎖存電路400的設(shè)置。該非易失性鎖存電路400的設(shè)置類似于圖19A中的設(shè)置。圖2IB示出非易失性鎖存電路400的時(shí)序圖的示例。在圖21B中所示的時(shí)序圖中，在電源電壓VDD再次被施加之后的時(shí)間段d中，控制信號(hào)ST被提供導(dǎo)通晶體管402的電位。控制信號(hào)ST具有高電平電位的上升時(shí)序可以是在控制信號(hào)LD從高電平電位下降的時(shí)序后的任何時(shí)間。此外，控制信號(hào)ST下降至低電平電位的時(shí)序可以是在時(shí)鐘信號(hào)ΦI和時(shí)鐘信號(hào)Φ2的電位在在時(shí)間段a的終止處的電位一樣、的時(shí)間段中的任何時(shí)間。在時(shí)間段d中，控制信號(hào)ST被提供有導(dǎo)通晶體管402的電位，從而節(jié)點(diǎn)S的電位可被刷新。在圖21B的時(shí)序圖中，除了控制信號(hào)ST的時(shí)序之外的其他時(shí)序類似于圖19B中所示的時(shí)序；因此，省略了其中的描述。使用根據(jù)這個(gè)實(shí)施例的非易失性鎖存電路和用將氧化物半導(dǎo)體用作用于形成溝道形成區(qū)的半導(dǎo)體材料的晶體管(其用作數(shù)據(jù)保持部分的開關(guān)元件)，可實(shí)現(xiàn)具有較寬溫度范圍并即使在高溫也可穩(wěn)定操作且其中即使在電源被關(guān)閉之后存儲(chǔ)數(shù)據(jù)的邏輯狀態(tài)也不被擦除的非易失性鎖存電路、或被提供有其中刷新時(shí)間段足夠長的數(shù)據(jù)保持部分的鎖存電路。由于通過晶體管的開關(guān)而執(zhí)行數(shù)據(jù)寫入，寫入的次數(shù)基本不受限制。此外，寫入電壓幾乎等于晶體管的閾值電壓；因此，晶體管可在低電壓操作。例如，操作電壓可設(shè)定為IV或更小。進(jìn)一歩，由于在數(shù)據(jù)存儲(chǔ)部分中的電容器中累積的電荷可被沒有任何變化地保持，變化的影響較小且數(shù)據(jù)被輕易地被讀取。通過使用該非易失性鎖存電路可提供各種邏輯電路。例如，通過關(guān)閉未被使用的塊的電源可減少功耗。此外，由于即使當(dāng)電源被關(guān)閉時(shí)邏輯狀態(tài)被存儲(chǔ)，可以高速度和低功耗，當(dāng)電源被打開時(shí)啟動(dòng)系統(tǒng)、或當(dāng)電源被關(guān)閉時(shí)中止系統(tǒng)。本實(shí)施例模式能自由地與任何其它實(shí)施例結(jié)合。[實(shí)施例6]在這個(gè)實(shí)施例中，將參考圖22而描述包括每ー個(gè)都作為此處公開的本發(fā)明的實(shí)施例的多個(gè)非易失性鎖存電路的邏輯電路的設(shè)置的示例。圖22示出邏輯電路的設(shè)置，該邏輯電路包含兩個(gè)非易失性鎖存電路400，每ー個(gè)非易失性鎖存電路400包括鎖存部分411和用于保持鎖存部分的數(shù)據(jù)的數(shù)據(jù)保持部分401。數(shù)據(jù)保持部分401的設(shè)置類似于圖IA或圖18A中的設(shè)置。在圖IA或圖18A的鎖存部分411的設(shè)置中，鎖存部分411的設(shè)置是其中NAND被用于第一元件且鐘控反相器被用于第二元件的示例。鎖存部分411包括NAND412和鐘控反相器413。鎖存部分411具有環(huán)狀結(jié)構(gòu)，其中NAND412的輸出電連接至鐘控反相器413的輸入，且鐘控反相器413的輸出電連接至NAND412的輸入。此外，鎖存部分411包括模擬開關(guān)431。NAND412的一個(gè)輸入經(jīng)由模擬開關(guān)431電連接至被提供有鎖存電路400的輸入信號(hào)的引線414。NAND412的輸出電連接至被提供有該鎖存電路400的輸出信號(hào)的引線415。NAND412的另ー個(gè)輸入電連接至被提供有信號(hào)RSTB的引線。圖22中的邏輯電路包括如上述非易失性鎖存電路400的非易失性鎖存電路400a和非易失性鎖存電路400b。非易失性鎖存電路400a電連接至被提供有來自在前級(jí)電路的輸入信號(hào)的電位的引線414。被提供有非易失性鎖存電路400a的輸出信號(hào)的電位的引線415電連接至被提供有非易失性鎖存電路400b的輸入信號(hào)的電位的引線414。非易失性鎖存電路400b電連接至被提供有后面的級(jí)的電路的輸出信號(hào)的電位的引線415。在非易失性鎖存電路400a中，模擬開關(guān)431被提供有時(shí)鐘信號(hào)Φ1和時(shí)鐘信號(hào)Φ1的反相信號(hào)，且鐘控反相器413被提供有時(shí)鐘信號(hào)Φ 2和時(shí)鐘信號(hào)Φ 2的反相信號(hào)。在非易失性鎖存電路400b中，模擬開關(guān)431被提供有時(shí)鐘信號(hào)Φ 2和時(shí)鐘信號(hào)Φ2的反相信號(hào)，且鐘控反相器413被提供有時(shí)鐘信號(hào)Φ I和時(shí)鐘信號(hào)Φ I的反相信號(hào)。 使用根據(jù)這個(gè)實(shí)施例的非易失性鎖存電路和用將氧化物半導(dǎo)體用作用于形成溝道形成區(qū)的半導(dǎo)體材料的晶體管(其用作數(shù)據(jù)保持部分的開關(guān)元件)，可實(shí)現(xiàn)具有較寬溫度范圍并即使在高溫也可穩(wěn)定操作且其中即使在電源被關(guān)閉之后存儲(chǔ)數(shù)據(jù)的邏輯狀態(tài)也不被擦除的非易失性鎖存電路、或被提供有其中刷新時(shí)間段足夠長的數(shù)據(jù)保持部分的鎖存電路。由于通過晶體管的開關(guān)而執(zhí)行數(shù)據(jù)寫入，寫入的次數(shù)基本不受限制。此外，寫入電壓幾乎等于晶體管的閾值電壓；因此，晶體管可在低電壓操作。例如，操作電壓可設(shè)定為IV或更小。進(jìn)一歩，由于在數(shù)據(jù)存儲(chǔ)部分中的電容器中累積的電荷可被沒有任何變化地保持，變化的影響較小且數(shù)據(jù)被輕易地被讀取。通過使用該非易失性鎖存電路可提供各種邏輯電路。例如，通過關(guān)閉未被使用的塊的電源可減少功耗。此外，由于即使當(dāng)電源被關(guān)閉時(shí)邏輯狀態(tài)被存儲(chǔ)，可以高速度和低功耗，當(dāng)電源被打開時(shí)啟動(dòng)系統(tǒng)、或當(dāng)電源被關(guān)閉時(shí)中止系統(tǒng)。本實(shí)施例模式能自由地與任何其它實(shí)施例結(jié)合。[實(shí)施例7]在這個(gè)實(shí)施例中，將參考圖23A到23F而描述在其上安裝了使用根據(jù)上述實(shí)施例的任意的非易失性鎖存電路的半導(dǎo)體器件的電器設(shè)備的示例。在其上安裝了使用根據(jù)上述實(shí)施例的任意的非易失性鎖存電路的半導(dǎo)體器件的電器設(shè)備具有在傳統(tǒng)技術(shù)中不能顯現(xiàn)的良好的特性。因此，可能提供具有使用非易失性鎖存電路的半導(dǎo)體器件的新穎結(jié)構(gòu)的電子設(shè)備。注意，使用根據(jù)上述實(shí)施例的任意的非易失性鎖存電路的半導(dǎo)體器件被集成并安裝在要被安裝到電子設(shè)備上的電路板等上。圖23A示出包括使用根據(jù)上述實(shí)施例中的任意的非易失性鎖存電路的半導(dǎo)體器件的膝上型個(gè)人計(jì)算機(jī)。膝上型個(gè)人計(jì)算機(jī)包括主體301、外殼302、顯示部分303、鍵盤304等。通過將根據(jù)此處公開的本發(fā)明的半導(dǎo)體器件應(yīng)用至膝上型個(gè)人計(jì)算機(jī)，可提供具有良好性能的膝上型個(gè)人計(jì)算機(jī)。圖23B示出包括使用根據(jù)上述實(shí)施例中的任意的非易失性鎖存電路的半導(dǎo)體器件的便攜式數(shù)字助理(PDA)。主體311包括顯示部分313、外部接ロ 315、操作鍵314等。此夕卜，指示筆312被提供作為用于操作的附件。通過將根據(jù)此處公開的本發(fā)明的半導(dǎo)體器件應(yīng)用至便攜式數(shù)字助理(PDA)，可提供具有良好性能的便攜式數(shù)字助理(PDA)。圖23C示出電子書閱讀器320作為包括使用根據(jù)以上實(shí)施例的任意的非易失性鎖存電路的半導(dǎo)體器件的電子紙的示例。電子書閱讀器320包括兩個(gè)外殼外殼321和外殼323。外殼321通過鉸鏈337與外殼323組合，從而可以鉸鏈337為軸來打開和關(guān)閉電子書閱讀器320。這種結(jié)構(gòu)允許電子書閱讀器320被用作紙書。外殼321包括顯示部分325，而外殼323包括顯示部分327。顯示部分325和顯示部分327可顯示連續(xù)圖像或不同圖像。用于顯示不同圖像的結(jié)構(gòu)允許文本在右顯示部分(圖23C中的顯示部分325)上顯示、并且允許圖像在左顯示部分(圖23C中的顯示部分327)上顯示。圖23C示出外殼321包括操作部分等的情況的示例。例如，外殼321包括電源按鈕331、操作鍵333、揚(yáng)聲器335等。操作鍵333允許翻頁。注意，還可在設(shè)置有顯示部分的外殼的表面上設(shè)置鍵盤、定點(diǎn)設(shè)備等。此外，外部連接端子(耳機(jī)端子、USB端子、可連接到諸如AC適配器和USB電纜之類的各種電纜的端子等)、記錄介質(zhì)插入部分等可設(shè)置在外殼的背面或側(cè)面上。電子書閱讀器320還可用作電子詞典。另外，電子書閱讀器320可具有能夠無線地發(fā)送和接收數(shù)據(jù)的結(jié)構(gòu)。通過無線通信，可從電子書服務(wù)器購買和下載想要的圖書數(shù)據(jù)等。注意，可在任何領(lǐng)域中使用電子紙，只要顯示數(shù)據(jù)即可。例如，可將電子紙應(yīng)用于海報(bào)、諸如火車等車輛中的廣告、諸如信用卡之類的各種卡、以及電子書閱讀器。通過將根據(jù)此處公開的本發(fā)明的半導(dǎo)體器件應(yīng)用至電子紙，可提供具有良好性能的電子紙。圖23D示出包括使用根據(jù)上述實(shí)施例中的任意的非易失性鎖存電路的半導(dǎo)體器件的手機(jī)。該手機(jī)包括兩個(gè)外殼外殼340和外殼341。外殼341包括顯不面板342、揚(yáng)聲器343、話筒344、指向設(shè)備346、攝像機(jī)透鏡347、外部連接端子348等。外殼340包括用于對(duì)該手機(jī)充電的太陽能電池349、外部存儲(chǔ)槽350等。天線被嵌入外殼341中。顯示面板342包括觸摸面板。在圖23D中，用虛線示出被顯示為圖像的多個(gè)操作鍵345。注意，該手機(jī)包括用于將從太陽能電池349輸出的電壓增加到每ー個(gè)電路所需的電壓的升壓電路。除了以上結(jié)構(gòu)以外，非接觸式IC芯片、小的記錄設(shè)備等可被嵌入該手機(jī)中。顯示面板342的顯示取向根據(jù)應(yīng)用模式而適當(dāng)?shù)刈兓?。此外，相機(jī)鏡頭347設(shè)置在與顯示面板342相同的表面上，從而該手機(jī)可被用作視頻電話?？蓪P(yáng)聲器343和話筒344用作視頻電話呼叫、錄音、和播放聲音等、還有語音呼叫。此外，在圖23D中被示為打開的外殼340和341可通過滑動(dòng)彼此重疊。由此，該手機(jī)可處于便攜使用的合適尺寸。外部連接端子348可連接到AC適配器、以及諸如USB電纜之類的各種電纜，該外部連接端子348允許對(duì)手機(jī)的充電、以及數(shù)據(jù)通信。另外，可通過將記錄介質(zhì)插入外部存儲(chǔ)器槽350來保存和移動(dòng)更大量的數(shù)據(jù)。除了以上功能以外，可提供紅外通信功能、電視接收功能等。通過將根據(jù)此處公開的本發(fā)明的半導(dǎo)體器件應(yīng)用至手機(jī)，可提供具有良好性能的手機(jī)。圖23E示出包括使用根據(jù)上述實(shí)施例中的任意的非易失性鎖存電路的半導(dǎo)體器件的數(shù)碼相機(jī)。該數(shù)碼相機(jī)包括主體361、顯示部分A 367、目鏡部分363、操作開關(guān)364、顯示部分B 365、電池366等。通過將根據(jù)此處公開的本發(fā)明的半導(dǎo)體器件應(yīng)用至數(shù)碼相機(jī)，可提供具有良好性能的數(shù)碼相機(jī)。圖23F示出包括使用根據(jù)上述實(shí)施例中的任意的非易失性鎖存電路的半導(dǎo)體器件的電視機(jī)。電視機(jī)370包括設(shè)置有顯示部分373的外殼371?？稍陲@示部分373上顯示、圖像。這里，外殼371由支架375支承。可通過外殼370中所包括的操作開關(guān)、或者通過單獨(dú)提供的遙控器380來操作電視機(jī)370。可通過遙控器380中所包括的操作鍵379來控制頻道和音量，并且由此可控制顯示部分373上所顯示的圖像。此外，遙控器380可設(shè)置有用于顯示從遙控器380輸出的數(shù)據(jù)的顯示部分377。注意，電視機(jī)370優(yōu)選包括接收器、調(diào)制解調(diào)器等。利用該接收器，可接收一般的電視廣播。此外，當(dāng)電視機(jī)370經(jīng)由調(diào)制解調(diào)器通過有線或無線連接而連接到通信網(wǎng)絡(luò)吋，可進(jìn)行單向(從發(fā)射器到接收器)或雙向(在發(fā)射器與接收器之間、接收器之間等)數(shù)據(jù)通信。通過將根據(jù)此處公開的本發(fā)明的半導(dǎo)體器件應(yīng)用至電視機(jī)，可提供具有良好性能的電視機(jī)。本實(shí)施例中描述的結(jié)構(gòu)、方法等可與其他實(shí)施例中描述的任ー結(jié)構(gòu)、方法等適當(dāng)?shù)亟M合。
[示例 I]在這個(gè)示例中，示出評(píng)估作為本發(fā)明的實(shí)施例的非易失性鎖存電路的操作的結(jié)
果O被用于評(píng)估的非易失性鎖存電路的設(shè)置被圖示在圖24中。圖24中的非易失性鎖存電路400包括鎖存部分411和用于保持鎖存部分的數(shù)據(jù)的數(shù)據(jù)保持部分401。鎖存部分411包括反相器412、反相器413、包括晶體管的開關(guān)431、以及包括晶體管的開關(guān)432。數(shù)據(jù)保持部分401包括使用氧化物半導(dǎo)體作為用于形成溝道形成區(qū)的半導(dǎo)體材料的晶體管402、電容器404、反相器403、以及包括晶體管的開關(guān)405。注意，節(jié)點(diǎn)S示出電容器404的一個(gè)電極和反相器403的輸入端子的電位。根據(jù)圖5A到5G和圖6A到6D的制造方法形成晶體管402，且使用具有與圖6D的結(jié)構(gòu)相類似的結(jié)構(gòu)的晶體管。晶體管402是使用被高度提純的氧化物半導(dǎo)體的晶體管，其溝道長度L為3 μ m且溝道寬度W為5 μ m。反相器412、反相器413、反相器403、包括晶體管的開關(guān)431、包括晶體管的開關(guān)432、以及包括晶體管的開關(guān)405每ー個(gè)用使用硅的晶體管形成。引線414被提供有來自在前級(jí)的電路的輸入信號(hào)IN的電位。后續(xù)級(jí)的電路被提供有作為輸出信號(hào)OUT的引線415的電位。開關(guān)431被提供有時(shí)鐘信號(hào)Φ I的電位。開關(guān)432被提供有時(shí)鐘信號(hào)Φ2的電位。晶體管402的柵極被提供有控制信號(hào)ST的電位。開關(guān)405被提供有控制信號(hào)LD的電位。圖25A和25B示出非易失性鎖存電路400的評(píng)估結(jié)果。圖25A示出在寫入操作時(shí)用示波器測(cè)量電源電壓VDD、輸入信號(hào)IN、控制信號(hào)ST、輸出信號(hào)OUT的電位的結(jié)果。圖25B示出在讀取操作時(shí)用示波器測(cè)量電源電壓VDD、輸入信號(hào)IN、控制信號(hào)LD、輸出信號(hào)OUT的電位的結(jié)果。注意，在非易失性鎖存電路400的評(píng)估中，在電源處，電源電壓VDD被設(shè)置為5V且電源電壓VSS被設(shè)置為0V。首先，此處輸出信號(hào)OUT的電位被寫入節(jié)點(diǎn)S且被保持(見圖25A)。在寫入時(shí)，輸出信號(hào)OUT的電位被設(shè)置為5V，且輸入信號(hào)IN的電位被設(shè)置為0V。通過為控制信號(hào)ST提供導(dǎo)通晶體管402的電位(此處，5V電位)而導(dǎo)通晶體管402，且然后節(jié)點(diǎn)S被提供有輸出信號(hào)OUT的電位(此處，5V電位)(這個(gè)操作對(duì)應(yīng)于寫入)。其中導(dǎo)通晶體管402的時(shí)間段被設(shè)置為200微秒。此后，通過為控制信號(hào)ST提供截止晶體管402的電位(此處，OV電位)而截止晶體管402,且然后節(jié)點(diǎn)S的電位成為浮動(dòng)狀態(tài)(保持)。在寫入和保持操作中，控制信號(hào)LD被提供關(guān)閉開關(guān)405的電位(此處，OV電位)。注意，在寫入和保持操作中，信號(hào)Φ2和信號(hào)Φ I的電位被保持在寫入操作之前的電位(此處，信號(hào)Φ 2被保持在低電平電位(OV)且信號(hào)Φ1被保持在高電平電位(5V))。
接著，停止電源的供給(也被稱為關(guān)閉電源)，且非易失性鎖存電路400被留在常溫下達(dá)10分鐘。在電源供給停止時(shí)(也被稱為非操作時(shí)間段)，電源電壓VDD的電位被降低。在這個(gè)時(shí)間中，控制信號(hào)ST和控制信號(hào)LD的電位每一個(gè)可被保持在OV電位。此后，再次開始電源供給(也被稱為打開電源)，且電源電壓VDD的電位被設(shè)置在5V0接著，進(jìn)行讀取節(jié)點(diǎn)S的電位的操作(見圖25B)。在讀取時(shí)，信號(hào)Φ2和信號(hào)Φ1的電位每一個(gè)被設(shè)置在低電平(OV)，且開關(guān)432和開關(guān)431被關(guān)閉。在這個(gè)狀態(tài)中，控制信號(hào)LD被提供有打開開關(guān)405的電位(此處，5V電位)，且開關(guān)405被打開。當(dāng)開關(guān)405被打開時(shí),5V電位被輸出作為輸出信號(hào)OUT (讀取)。輸出信號(hào)OUT的電位對(duì)應(yīng)于被經(jīng)由反相器403和反相器413輸出的節(jié)點(diǎn)S的電位。因此，根據(jù)圖25B，可確認(rèn)在電源供應(yīng)停止之前被寫入節(jié)點(diǎn)S的電位，即使在電源供應(yīng)停止之后也被沒有任何變化地保持，且因此該電位被輸出作為輸出信號(hào)OUT的電位。S卩，確認(rèn)了，在電源供給再次開始即刻之后，非易失性鎖存電路400能將邏輯狀態(tài)恢復(fù)到電源供給停止之前的邏輯狀態(tài)。本申請(qǐng)基于2009年11月20日向日本專利局提交的日本專利申請(qǐng)?zhí)?009-265738，該申請(qǐng)的全部內(nèi)容通過引用結(jié)合于此。
權(quán)利要求
1.一種非易失性鎖存電路，包括 鎖存部分；以及 用于保持所述鎖存部分的數(shù)據(jù)的數(shù)據(jù)保持部分， 所述鎖存部分包括 第一元件；以及 第二元件， 其中所述第一元件的輸出電連接至所述第二元件的輸入，且所述第二元件的輸出電連接至所述第一元件的輸入，且 其中，所述第一元件的輸入電連接至被提供有輸入信號(hào)的引線，且所述第一元件的輸出電連接至被提供有輸出信號(hào)的引線， 所述數(shù)據(jù)保持部分包括 晶體管；以及 反相器， 其中所述晶體管的溝道形成區(qū)包括氧化物半導(dǎo)體層，且 其中所述晶體管的源電極和漏電極中的一個(gè)電連接至被提供有所述輸出信號(hào)的所述引線，所述晶體管的所述源電極和漏電極中的另ー個(gè)電連接至所述反相器的輸入，且所述反相器的輸出電連接至被提供有所述輸入信號(hào)的所述弓I線。
2.如權(quán)利要求I所述的非易失性鎖存電路，其特征在于，所述氧化物半導(dǎo)體層包括銦、鎵和鋅。
3.如權(quán)利要求I所述的非易失性鎖存電路，其特征在于，所述晶體管控制數(shù)據(jù)寫入所述反相器的柵極電容器。
4.如權(quán)利要求I所述的非易失性鎖存電路，其特征在于，所述晶體管具有保持所述反相器的柵極電容器中的數(shù)據(jù)的功能。
5.如權(quán)利要求I所述的非易失性鎖存電路，其特征在于，所述第一元件是NAND，且所述第二元件是鐘控反相器。
6.—種非易失性鎖存電路,包括 鎖存部分；以及 用于保持所述鎖存部分的數(shù)據(jù)的數(shù)據(jù)保持部分， 所述鎖存部分包括 第一元件；以及 第二元件， 其中所述第一元件的輸出電連接至所述第二元件的輸入，且所述第二元件的輸出電連接至所述第一元件的輸入，且 其中，所述第一元件的輸入電連接至被提供有輸入信號(hào)的引線，且所述第一元件的輸出電連接至被提供有輸出信號(hào)的引線， 所述數(shù)據(jù)保持部分包括 晶體管， 電容器；以及 反相器，其中所述晶體管的溝道形成區(qū)包括氧化物半導(dǎo)體層，且 其中所述晶體管的源電極和漏電極中的一個(gè)電連接至被提供有所述輸出信號(hào)的所述引線，所述晶體管的所述源電極和漏電極中的另ー個(gè)電連接至所述電容器的電極中的ー個(gè)和所述反相器的輸入，且所述反相器的輸出電連接至被提供有所述輸入信號(hào)的所述引線。
7.如權(quán)利要求6所述的非易失性鎖存電路，其特征在于，所述氧化物半導(dǎo)體層包括銦、鎵和鋅。
8.如權(quán)利要求6所述的非易失性鎖存電路，其特征在干，所述晶體管控制數(shù)據(jù)寫入所述反相器的柵極電容器。
9.如權(quán)利要求6所述的非易失性鎖存電路，其特征在于，所述晶體管具有保持所述反相器的柵極電容器中的數(shù)據(jù)的功能。
10.如權(quán)利要求6所述的非易失性鎖存電路，其特征在于，所述晶體管控制數(shù)據(jù)寫入所述電容器。
11.如權(quán)利要求6所述的非易失性鎖存電路，其特征在于，所述晶體管具有保持所述電容器中的數(shù)據(jù)的功能。
12.如權(quán)利要求6所述的非易失性鎖存電路，其特征在于，所述第一元件是NAND，且所述第二元件是鐘控反相器。
13.一種非易失性鎖存電路，包括 鎖存部分；以及 用于保持所述鎖存部分的數(shù)據(jù)的數(shù)據(jù)保持部分， 所述鎖存部分包括 第一反相器；以及 第二反相器， 其中所述第一反相器的輸出電連接至所述第二反相器的輸入，且所述第二反相器的輸出電連接至所述第一反相器的輸入，且 其中，所述第一反相器的輸入電連接至被提供有輸入信號(hào)的引線，且所述第一反相器的輸出電連接至被提供有輸出信號(hào)的引線， 所述數(shù)據(jù)保持部分包括 晶體管；以及 第三反相器， 其中所述晶體管的溝道形成區(qū)包括氧化物半導(dǎo)體層，且 其中所述晶體管的源電極和漏電極中的一個(gè)電連接至被提供有所述輸出信號(hào)的所述引線，所述晶體管的所述源電極和漏電極中的另ー個(gè)電連接至所述第三反相器的輸入，且所述第三反相器的輸出電連接至被提供有所述輸入信號(hào)的所述引線。
14.如權(quán)利要求13所述的非易失性鎖存電路，其特征在于，所述氧化物半導(dǎo)體層包括銦、鎵和鋅。
15.如權(quán)利要求13所述的非易失性鎖存電路，其特征在于，所述晶體管控制數(shù)據(jù)寫入所述第三反相器的柵極電容器。
16.如權(quán)利要求13所述的非易失性鎖存電路，其特征在于，所述晶體管具有保持所述第三反相器的柵極電容器中的數(shù)據(jù)的功能。
17.一種非易失性鎖存電路，包括 鎖存部分；以及 用于保持所述鎖存部分的數(shù)據(jù)的數(shù)據(jù)保持部分， 所述鎖存部分包括 第一反相器；以及 第二反相器， 其中所述第一反相器的輸出電連接至所述第二反相器的輸入，且所述第二反相器的輸出電連接至所述第一反相器的輸入，且 其中，所述第一反相器的輸入電連接至被提供有輸入信號(hào)的引線，且所述第一反相器的輸出電連接至被提供有輸出信號(hào)的引線， 所述數(shù)據(jù)保持部分包括 晶體管， 電容器；以及 第三反相器， 其中所述晶體管的溝道形成區(qū)包括氧化物半導(dǎo)體層，且 其中所述晶體管的源電極和漏電極中的一個(gè)電連接至被提供有所述輸出信號(hào)的所述引線，所述晶體管的所述源電極和漏電極中的另ー個(gè)電連接至所述電容器的電極中的ー個(gè)和所述第三反相器的輸入，且所述第三反相器的輸出電連接至被提供有所述輸入信號(hào)的所述引線。
18.如權(quán)利要求17所述的非易失性鎖存電路，其特征在于，所述氧化物半導(dǎo)體層包括銦、鎵和鋅。
19.如權(quán)利要求17所述的非易失性鎖存電路，其特征在于，所述晶體管控制數(shù)據(jù)寫入所述第三反相器的柵極電容器。
20.如權(quán)利要求17所述的非易失性鎖存電路，其特征在于，所述晶體管具有保持所述第三反相器的柵極電容器中的數(shù)據(jù)的功能。
21.如權(quán)利要求17所述的非易失性鎖存電路，其特征在于，所述晶體管控制數(shù)據(jù)寫入所述電容器。
22.如權(quán)利要求17所述的非易失性鎖存電路，其特征在于，所述晶體管具有保持所述電容器中的數(shù)據(jù)的功能。
全文摘要
為了提供新穎的非易失性鎖存電路和使用該非易失性鎖存電路的半導(dǎo)體器件，非易失性鎖存電路包括具有環(huán)形結(jié)構(gòu)的鎖存部分，其中第一元件的輸出電連接至第二元件的輸入，且第二元件的輸出電連接至第一元件的輸入；以及用于保持該鎖存部分的數(shù)據(jù)的數(shù)據(jù)保持部分。在數(shù)據(jù)保持部分中，使用用氧化物半導(dǎo)體作為用于形成溝道形成區(qū)的半導(dǎo)體材料的晶體管作為開關(guān)元件。此外，包括了電連接至晶體管的源電極或漏電極的反相器。使用該晶體管，被保持在鎖存部分中的數(shù)據(jù)可被寫入反相器的柵極電容器或被獨(dú)立提供的電容器。
文檔編號(hào)H01L27/108GK102668077SQ20108005240
公開日2012年9月12日 申請(qǐng)日期2010年10月29日 優(yōu)先權(quán)日2009年11月20日
發(fā)明者加藤清, 小山潤 申請(qǐng)人:株式會(huì)社半導(dǎo)體能源研究所