專利名稱：液晶顯示面板、像素結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管液晶顯示裝置(TFT-LCD)。特別涉及到一種 多疇垂直取向模式液晶顯示裝置的顯示面板、像素結(jié)構(gòu)及其制造方法。
背景技術(shù)：
目前，具有高畫質(zhì)、空間利用效率佳、低消耗功率、無(wú)輻射等優(yōu)越特性的 液晶顯示器已逐漸成為市場(chǎng)的主流。為了讓使用者有更好的顯示品質(zhì)，目前液 晶顯示器皆朝向高對(duì)比(high contrast ratio)、無(wú)灰階反轉(zhuǎn)(no gray scale inversion)、色偏小(little color shift)、亮度高(high luminance)、高色飽和度、快 速反應(yīng)與廣視角等特性來(lái)發(fā)展。
液晶顯示設(shè)備中的液晶本身不發(fā)光。液晶顯示是通過(guò)電場(chǎng)控制液晶分子扭 轉(zhuǎn)從而控制液晶單元的光透過(guò)率，從而達(dá)到顯示的目的。通常情況下，TFT-LCD 中把液晶封入TFT基板和彩膜基板之間。在垂直取向TFT-LCD中，使用負(fù)性液 晶來(lái)構(gòu)成液晶單元。參考美國(guó)專利6661488B1,如圖1A所示，液晶像素上下基 板在不施加電壓的情況下，液晶分子106垂直于玻璃基板101與104排列。電 信號(hào)可以通過(guò)分別玻璃基板101與104上面的公共透明電極102與像素電極103 施加。在施加電壓的情況下，液晶分子106趨向于垂直于電場(chǎng)方向排列，從而 偏離垂直于玻璃基板101、 104的方向。具體偏轉(zhuǎn)角度跟所施加偏壓大小有關(guān)， 如圖IB所示。如此通過(guò)施加電壓信號(hào)實(shí)現(xiàn)對(duì)液晶分子的調(diào)制，改變液晶像素 的光透過(guò)特性，實(shí)現(xiàn)圖像的顯示。
當(dāng)液晶分子傾斜一定角度的時(shí)候，觀察者從不同角度將會(huì)觀察到不同的顯 示效果，這就是液晶顯示裝置的視角問(wèn)題。為解決視角問(wèn)題，多種技術(shù)被開發(fā) 出來(lái)。其中，垂直取向液晶中通過(guò)在像素中設(shè)計(jì)出傾斜角度不同的子區(qū)域(疇)，
像素的顯示特性是其中的各個(gè)疇在空間上積分平均的效果。這樣，從不同角度 觀察液晶顯示器件時(shí)看到的差別減小，視角得以改善。如圖1C所示，108為液晶顯示面板的柵極信號(hào)線，109是源極信號(hào)線，110是公共電極， 一個(gè)四疇垂
直取向液晶像素包括像素電極103和有源元件(如TFT) 112，像素電極103具 有多個(gè)狹縫107，且像素電極103連接有源元件112。位于玻璃基板101上的 突起105以及狹縫107可以影響像素電極103與公共透明電極102之間的電場(chǎng) 分布，進(jìn)而可使液晶層中液晶分子呈多方向排列，像素100內(nèi)的液晶傾斜狀況 被分為四個(gè)疇A， B， C， D。
由于垂直取向液晶顯示存在明顯的色偏，即正面看與側(cè)面看差別較大，為 進(jìn)一步改善視角，降低色偏的現(xiàn)象，目前提出了把液晶像素內(nèi)與TFT連接的透 明電極進(jìn)一步分割成不同的區(qū)域，在不同區(qū)域施加不同的電壓，使液晶分子200 傾斜程度不一樣，分別處于201與202兩種傾斜狀態(tài)，如圖2所示。這樣就增 加液晶顯示疇數(shù)，實(shí)現(xiàn)多疇顯示，從而進(jìn)一步改善視角特性?，F(xiàn)有技術(shù)有采用 電容耦合實(shí)現(xiàn)這種多疇技術(shù)，但目前的電容耦合技術(shù)通常是在形成第一導(dǎo)電金 屬的同時(shí)形成的電容耦合層，因此電容耦合層為不透光的金屬，這導(dǎo)致像素區(qū) 可透光的部分降低，從而降低像素的開口率，這導(dǎo)致制造成本的上升。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種能降低傳統(tǒng)垂直取向液晶顯示的 色偏問(wèn)題且不影響開口率的多疇垂直取向液晶顯示裝置的顯示面板、像素結(jié)構(gòu) 及其制造方法。
本發(fā)明為解決上述技術(shù)問(wèn)題而采用的技術(shù)方案是提供一種像素結(jié)構(gòu)，適用 于多疇垂直取向模式液晶顯示裝置，此像素結(jié)構(gòu)包括掃描線、數(shù)據(jù)線、薄膜晶 體管、以及像素電極。掃描線和數(shù)據(jù)線配置于基板上，以定義一像素區(qū)域，此 像素區(qū)域包括第一子像素區(qū)域和第二子像素區(qū)域。薄膜晶體管配置于基板上并 電性連接至掃描線與數(shù)據(jù)線。像素電極配置于像素區(qū)域內(nèi)，并電性連接至薄膜 晶體管的源極，其中在第一子像素區(qū)域內(nèi)的部分像素電極的高度低于在第二子 像素區(qū)域內(nèi)的部分像素電極的高度，且至少在第一子像素區(qū)域的像素電極之上 覆蓋一層透明的第一耦合電容介質(zhì)層。
在本發(fā)明的像素結(jié)構(gòu)中，像素電極上設(shè)有多個(gè)狹縫。
在本發(fā)明的像素結(jié)構(gòu)中，第一耦合電容介質(zhì)層還覆蓋第二子像素區(qū)域，且第一子像素區(qū)域與第二子像素區(qū)域的高度相同。
在本發(fā)明的像素結(jié)構(gòu)，第二子像素區(qū)域的像素電極之上覆蓋一層透明的第 二耦合電容介質(zhì)層，且第二耦合電容介質(zhì)層的厚度小于第一耦合電容介質(zhì)層的 厚度，其中第一耦合電容介質(zhì)層與第二耦合電容介質(zhì)層的介電常數(shù)不同。
本發(fā)明提供一種液晶顯示面板，適用于多疇垂直取向模式液晶顯示裝置，此 液晶顯示面板包括一薄膜晶體管陣列基板，其具有多個(gè)上述的像素結(jié)構(gòu)； 一彩 膜基板，與所述薄膜晶體管陣列基板相對(duì)設(shè)置；以及一液晶層，配置于所述薄
膜晶體管陣列基板與所述彩膜基板之間。
本發(fā)明還提出一種像素結(jié)構(gòu)的制造方法，包括以下步驟在一基板上形成 包括柵電極、掃描線以及共用電極線的第一導(dǎo)電層；在第一導(dǎo)電層上沉積柵絕 緣層；在柵絕緣層上形成包括半島體層和歐姆接觸層的半島體島；在半導(dǎo)體島 上形成薄膜晶體管的源極和漏極，且在柵絕緣層上形成數(shù)據(jù)線，其中數(shù)據(jù)線與 所述掃描線定義一像素區(qū)域，其包括第一子像素區(qū)域和第二子像素區(qū)域；在基 板上沉積鈍化絕緣層；在鈍化絕緣層上形成像素電極的接觸孔，同時(shí)去除所述 第一子像素區(qū)域中的鈍化絕緣層和柵絕緣層；在所述像素區(qū)域形成圖形化的像 素電極，其中所述第一子像素區(qū)域中的像素電極高度低于所述第二子像素區(qū)域 中的像素電極；以及沉積一透明的第一耦合電容介質(zhì)層，其至少覆蓋所述第一 子像素區(qū)域。
在上述的像素結(jié)構(gòu)的制造方法中，像素電極上設(shè)有多個(gè)狹縫。
在上述的像素結(jié)構(gòu)的制造方法中，第一耦合電容介質(zhì)層還覆蓋所述第二子 像素區(qū)域，且第一子像素區(qū)域和第二子像素區(qū)域的高度相同。
在上述的像素結(jié)構(gòu)的制造方法中，還包括在所述第二子像素區(qū)域的像素電 極之上覆蓋一層透明的第二耦合電容介質(zhì)層，且所述第二耦合電容介質(zhì)層的厚 度小于第一耦合電容介質(zhì)層的厚度，其中第一耦合電容介質(zhì)層與第二耦合電容 介質(zhì)層的介電常數(shù)不同。
本發(fā)明由于采用以上技術(shù)方案，使之與現(xiàn)有技術(shù)相比，不但可以降低傳統(tǒng) 液晶顯示器的色偏問(wèn)題，同時(shí)由于所形成的耦合電容介質(zhì)層是透明的，因此不 會(huì)降低像素的開口率。


為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，以下結(jié)合附圖對(duì)本發(fā) 明的具體實(shí)施方式
作詳細(xì)說(shuō)明，其中
圖1A表示現(xiàn)有的一種多疇垂直取向液晶顯示裝置在不施加電壓的情況下 液晶分子的排布情況示意圖。
圖1B表示圖1A所示液晶顯示裝置在施加一定電壓的情況下液晶分子的排 布情況示意圖。
圖1C表示現(xiàn)有的一種多疇垂直取向液晶顯示裝置的平面版圖示意圖。 圖2表示對(duì)像素進(jìn)行區(qū)域劃分由四疇增加到八疇的現(xiàn)有技術(shù)中，像素進(jìn)一 步分割成的子區(qū)域液晶分子傾斜狀態(tài)有輕微差別的示意圖。
圖3為本發(fā)明第一實(shí)施例的像素結(jié)構(gòu)。
圖4A 圖4F、圖5A 圖5F為本發(fā)明第一實(shí)施例的像素結(jié)構(gòu)制造流程圖， 其中圖4A 圖4F表示沿圖3中C-C'方向的截面圖，圖5A 圖5F表示沿圖3 中D-D'方向的截面圖。
圖6為本發(fā)明第一實(shí)施例的像素結(jié)構(gòu)的等效電路圖。
圖7為本發(fā)明第二實(shí)施例的像素結(jié)構(gòu)的制造流程圖。
圖8為本發(fā)明第三實(shí)施例的像素結(jié)構(gòu)的制造流程圖。
圖9為本發(fā)明第二和第三實(shí)施例的像素結(jié)構(gòu)的等效電路圖。
具體實(shí)施例方式
圖3示出本發(fā)明的適用于多疇垂直取向模式液晶顯示裝置的一種像素結(jié)構(gòu)， 其中包括配置于薄膜晶體管陣列基板(圖未示)上的掃描線310、數(shù)據(jù)線320、 TFT 340、像素電極350、以及耦合電容介質(zhì)層360。其中兩條相鄰的掃描線310 和兩條相鄰的數(shù)據(jù)線320定義一像素區(qū)域。此像素區(qū)域進(jìn)一步區(qū)分為第一子像 素區(qū)域A和第二子像素區(qū)域B。
像素電極350上具有多條狹縫351組成的狹縫圖案，且像素電極350通過(guò) 接觸孔341連接TFT 340的源極，TFT 340的柵極連接掃描線310， TFT 340的 漏極連接數(shù)據(jù)線320。
上述像素結(jié)構(gòu)是配置在薄膜晶體管陣列基板上，此基板上還配置有公共電極線3ii，與之相對(duì)的彩膜玻璃基板(圖未示)上配置有多個(gè)凸起370。薄膜晶體管陣列基板與彩膜玻璃基板之間填充液晶分子以形成液晶層(圖未示)。 薄膜晶體管陣列基板、彩膜玻璃基板以及其間的液晶層組成本發(fā)明的液晶顯示面板。通過(guò)參照?qǐng)D4A 圖4F以及圖5A 圖5F的像素結(jié)構(gòu)制造方法，當(dāng)能更清 楚的了解本發(fā)明。其中圖4A 圖4F表示沿圖3中C-C'方向的截面圖，圖5A 圖5F表示沿圖3中D-D'方向的截面圖。首先，請(qǐng)參照?qǐng)D4A和圖5A所示，首先在透明基板300上沉積第一導(dǎo)電 層，采用第一道掩模工藝把第一導(dǎo)電層進(jìn)行圖案化，形成柵電極312、掃描線 310以及共用電極線311。接著，如圖4B和圖5B所示，在圖案化的第一導(dǎo)電層上沉積柵絕緣層315， 然后是半島體層318和歐姆接觸層319。之后，采用第二道掩模工藝對(duì)半島體 層318和歐姆接觸層319進(jìn)行島刻，形成半島體島316。之后，如圖4C和圖5C所示，在半導(dǎo)體島316上濺射第二導(dǎo)電層，然后采 用第三道掩模工藝形成數(shù)據(jù)線320，以及薄膜晶體管的源極321和漏極322。再接著，如圖4D和圖5D所示，沉積鈍化絕緣層325，覆蓋薄膜晶體管區(qū) 域、數(shù)據(jù)線區(qū)域以及像素區(qū)域，然后進(jìn)行孔刻，形成接觸孔341，同時(shí)把第一 子像素區(qū)域(參照?qǐng)D3)中的絕緣層刻掉。接著參照?qǐng)D4E和圖5E所示，濺射透明導(dǎo)電層，在像素區(qū)域中形成圖形化 的像素電極350，以及像素電極中的狹縫351，其中形成第一子像素區(qū)域A的 像素電極的高度會(huì)低于第二子像素區(qū)域B中的像素電極的高度，形成臺(tái)階差， 且第一、第二子像素區(qū)域A和B電性連接。最后，參照?qǐng)D4F和圖5F所示，采用透明的第一耦合電容介質(zhì)層360選擇 性的把高度較低第一子像素區(qū)域A平坦化為與第二子像素區(qū)域B的高度大致相 同。本發(fā)明第一實(shí)施例的像素結(jié)構(gòu)的等效電路如圖6所示，第一子像素區(qū)域A通過(guò)平坦化介質(zhì)層形成耦合電容Ccp，因此作用在像素區(qū)域A的電壓Va與像素區(qū)域B的電壓Vb不同，其中Va = Vb——^, CLCA + CcpCLCA為像素區(qū)域A的液晶電容。因此，本發(fā)明的上述實(shí)施例通過(guò)使不同像素區(qū)域A、 B具有不同的電壓，使液晶分子傾斜程度不一樣，而降低色偏效果但并不影響開口率。圖7為本發(fā)明第二實(shí)施例的像素結(jié)構(gòu)的制造流程圖。其中其他步驟與上述 第一實(shí)施例類似，不同之處在于把整個(gè)像素區(qū)域進(jìn)行了平坦化，即第一耦合電 容介質(zhì)層360還覆蓋第二子像素區(qū)域B，且子像素區(qū)域A、 B的高度仍然大致 相同。顯然，第二子像素區(qū)域B中的耦合電容介質(zhì)層的厚度較小。圖8為本發(fā)明第三實(shí)施例的像素結(jié)構(gòu)的制造流程圖。其中其他步驟與上述 第一實(shí)施例類似，不同之處在于第二子像素區(qū)域B采用介電常數(shù)不同的第二耦 合電容介質(zhì)層361進(jìn)行平坦化，但第二子像素區(qū)域B中的耦合電容介質(zhì)層的厚 度較小，使子像素區(qū)域A、 B的高度仍然大致相同。上述第二和第三實(shí)施例的等效電路如圖9所示。第一子像素區(qū)域A通過(guò)平 坦化介質(zhì)層形成耦合電容Ccpl，而第二子像素區(qū)域B通過(guò)平坦化介質(zhì)層形成 電容值不同的耦合電容Ccp2，因此作用在像素區(qū)域A的電壓Va與像素區(qū)域B 的電壓Vb不同。綜上所述，本發(fā)明的像素結(jié)構(gòu)、液晶顯示面板能夠改善傳統(tǒng)垂直取向的色 偏問(wèn)題，同時(shí)由于所形成的耦合電容介質(zhì)層是透明的，因此不會(huì)降低像素的開 口率。雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何本 領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的修改和完善， 因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書所界定的為準(zhǔn)。
權(quán)利要求
1.一種像素結(jié)構(gòu)，適用于多疇垂直取向模式液晶顯示裝置，其特征在于，所述像素結(jié)構(gòu)包括掃描線和數(shù)據(jù)線，配置于一基板上，以定義一像素區(qū)域，所述像素區(qū)域包括第一子像素區(qū)域和第二子像素區(qū)域；一薄膜晶體管，配置于所述基板上，并電性連接至所述掃描線與所述數(shù)據(jù)線；以及一像素電極，配置于所述像素區(qū)域內(nèi)，并電性連接至所述薄膜晶體管的源極，其中在所述第一子像素區(qū)域內(nèi)的部分像素電極的高度低于在所述第二子像素區(qū)域內(nèi)的部分像素電極的高度，且至少在所述第一子像素區(qū)域的像素電極之上覆蓋一層透明的第一耦合電容介質(zhì)層。
2. 如權(quán)利要求l所述的像素結(jié)構(gòu)，其特征在于，所述像素電極上設(shè)有多個(gè)狹縫。
3. 如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，所述第一耦合電容介質(zhì)層 還覆蓋所述第二子像素區(qū)域，且所述第一子像素區(qū)域與所述第二子像素區(qū)域的 高度相同。
4. 如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，所述第二子像素區(qū)域的像 素電極之上覆蓋一層透明的第二耦合電容介質(zhì)層，且所述第二耦合電容介質(zhì)層 的厚度小于所述第一耦合電容介質(zhì)層的厚度，其中所述第一耦合電容介質(zhì)層與 所述第二耦合電容介質(zhì)層的介電常數(shù)不同。
5. —種液晶顯示面板，適用于多疇垂直取向模式液晶顯示裝置，其特征在 于，所述液晶顯示面板包括一薄膜晶體管陣列基板，具有多個(gè)像素結(jié)構(gòu)，每一像素結(jié)構(gòu)包括掃描線和數(shù)據(jù)線，配置于一基板上，以定義一像素區(qū)域，所述像素區(qū)域包括第一子像素區(qū)域和第二子像素區(qū)域；一薄膜晶體管，配置于所述基板上，并電性連接至所述掃描線與所述數(shù)據(jù)線；以及一像素電極，配置于所述像素區(qū)域內(nèi)，并電性連接至所述薄膜晶體管的源極，其中在所述第一子像素區(qū)域內(nèi)的部分像素電極的高度低于在所述 第二子像素區(qū)域內(nèi)的部分像素電極的高度，且至少在所述第一子像素區(qū)域 的像素電極之上覆蓋一層透明的第一耦合電容介質(zhì)層； 一彩膜基板，與所述薄膜晶體管陣列基板相對(duì)設(shè)置；以及 一液晶層，配置于所述薄膜晶體管陣列基板與所述彩膜基板之間。
6. —種像素結(jié)構(gòu)的制造方法，其特征在于包括以下步驟 在一基板上形成包括柵電極、掃描線以及共用電極線的第一導(dǎo)電層； 在第一導(dǎo)電層上沉積柵絕緣層；在柵絕緣層上形成包括半島體層和歐姆接觸層的半島體島； 在半導(dǎo)體島上形成薄膜晶體管的源極和漏極，且在柵絕緣層上形成數(shù)據(jù)線，其中數(shù)據(jù)線與所述掃描線定義一像素區(qū)域，其包括第一子像素區(qū)域和第二子像素區(qū)域；在基板上沉積鈍化絕緣層；在鈍化絕緣層上形成像素電極的接觸孔，同時(shí)去除所述第一子像素區(qū)域中 的鈍化絕緣層和柵絕緣層；在所述像素區(qū)域形成圖形化的像素電極，其中所述第一子像素區(qū)域中的像 素電極高度低于所述第二子像素區(qū)域中的像素電極；沉積一透明的第一耦合電容介質(zhì)層，其至少覆蓋所述第一子像素區(qū)域。
7. 如權(quán)利要求6所述的像素結(jié)構(gòu)的制造方法，其特征在于，所述像素電極上 設(shè)有多個(gè)狹縫。
8. 如權(quán)利要求6所述的像素結(jié)構(gòu)的制造方法，其特征在于，所述第一耦 合電容介質(zhì)層還覆蓋所述第二子像素區(qū)域，且所述第一子像素區(qū)域和第二子像 素區(qū)域的高度相同。
9. 如權(quán)利要求6所述的像素結(jié)構(gòu)的制造方法，其特征在于，還包括在所 述第二子像素區(qū)域的像素電極之上覆蓋一層透明的第二耦合電容介質(zhì)層，且所 述第二耦合電容介質(zhì)層的厚度小于所述第一耦合電容介質(zhì)層的厚度，其中所述第一耦合電容介質(zhì)層與所述第二耦合電容介質(zhì)層的介電常數(shù)不同。
全文摘要
本發(fā)明涉及一種像素結(jié)構(gòu)，適用于多疇垂直取向模式液晶顯示裝置，該像素結(jié)構(gòu)包括掃描線、數(shù)據(jù)線、薄膜晶體管和像素電極。掃描線和數(shù)據(jù)線定義一像素區(qū)域，此像素區(qū)域包括第一子像素區(qū)域和第二子像素區(qū)域。薄膜晶體管，配置于基板上并電性連接至掃描線與數(shù)據(jù)線。像素電極，配置于像素區(qū)域內(nèi)，并電性連接至薄膜晶體管的源極，其中在第一子像素區(qū)域內(nèi)的部分像素電極的高度低于在第二子像素區(qū)域內(nèi)的部分像素電極的高度，且至少在第一子像素區(qū)域的像素電極之上覆蓋一層透明的第一耦合電容介質(zhì)層。本發(fā)明還公開此像素結(jié)構(gòu)的制造方法以及液晶顯示面板。
文檔編號(hào)H01L21/70GK101236345SQ20081003406
公開日2008年8月6日 申請(qǐng)日期2008年2月29日 優(yōu)先權(quán)日2008年2月29日
發(fā)明者李喜峰 申請(qǐng)人:上海廣電光電子有限公司