專利名稱：用于鐵電薄膜裝置的鈍化結構的制作方法
技術領域：
本發(fā)明大體上涉及鈦酸鋇鍶(BST)薄膜裝置的制造，且更明確地說涉及BST薄膜 電容器的鈍化和BST薄膜電阻器的制造。
背景技術：
半導體裝置的制造工藝通常包含一個或一個以上鈍化層。鈍化層可用于(例如)使 有源組件或有源層(例如，金屬線)分離。其也可用作MTM或叉指型電容器的電介質。 另外，鈍化層可用于防止最終所制造的裝置的污染并增強其可靠性。
通?；诠に嚳捎眯浴⑴c先前處理的兼容性和所需特性來選擇用于鈍化層的材料。 明確地說，可在設計的其它部分中利用的材料優(yōu)選會減小設計復雜性并使制造成本最小 化。鈍化層材料的典型實例包含氮化硅(Si3N4)、 二氧化硅(Si02)和氧化鋁(A1203)。 Si3N4合乎需要是因為其能夠界定較小臨界尺寸，但其厚度可能由于應力效應而受到限
制。相比之下，Si02可在較小應力效應的情況下用于較厚層。
用于制造工藝中的鈍化層預期對下伏裝置的性能和特性具有極少或不具有影響。然 而，實踐中，鈍化層與其它有源層之間的界面可產生供泄漏電流流動的路徑。這些路徑 (也稱為"泄漏路徑")對于功率有效性和可靠性是不合需要的。
圖1是使用包含常規(guī)鈍化方案的半導體工藝技術制造的集成電路ioo的橫截面圖。 集成電路100包含可調諧BST電容器105和固定電容器110。作為電子電路的基本構造 塊的電容器可以各種配置制造，電容器的一種設計是平行板配置，其中電介質夾置在兩 個電極之間，如圖1中針對電容器105、 110所示。半導體工藝技術的使用允許在單個 晶片上制造許多電容器，且還允許電容器與其它電路集成。
圖1中，可調諧BST電容器105包含底部電極115，其可以是形成在襯底120上的 導電層(例如，金屬)。鐵電BST薄膜介電層125夾置在底部電極115與頂部電極130 之間，所述頂部電極BO可以是另一金屬層?？商峁╊~外導電層135以形成與頂部電極 130的低電阻接觸。第一鈍化層140保護底部電極115、介電層125和頂部電極130。由 于BST的高介電常數的緣故，頂部電極130有時在物理尺寸上較小，從而要求第一鈍化 層140具有優(yōu)良的階梯覆蓋性并能夠圖案化小臨界尺寸。對于半導體工藝，通常使用 Si3N4，但也可使用SiCb和A1203。第二鈍化層145保護整個結構，且包含開口 150以允許與BST電容器105電接觸。
固定電容器110包含底部電極155，其可使用與BST電容器105的底部電極115相 同的導電層形成。鈍化層140用作固定電容器110的介電層，而導電層135用作固定電 容器110的頂部電極。
然而，BST電容器105的常規(guī)鈍化的主要缺點是沿著介電層125與第一鈍化層140 的界面形成泄漏路徑160，如圖1所示。頂部電極130與底部電極115之間的此泄漏路 徑160對于功率有效性和可靠性可能是不合需要的，在其未受控制的情況下尤其如此。
因此，需要減少和/或控制在鐵電薄膜裝置的電極之間沿著鐵電介電層的界面形成的 泄漏路徑。

發(fā)明內容
本發(fā)明實施例通過提供用于鐵電薄膜裝置(例如，電容器和集成電阻器)的鈍化結 構及其制造方法來克服現有技術的局限性。所述鈍化結構可減少和控制可在裝置的電極 之間沿著鐵電薄膜介電層與鈍化層的界面形成的泄漏路徑，從而改進裝置的長期可靠性 和DC功率消耗。有利地，可在不對現有制造工藝作出重大變化的情況下獲得所述鈍化 結構，且本文描述的裝置和工藝的實施例允許BST工藝與典型半導體工藝兼容。并且， 本文描述的裝置和工藝的實施例可保留第一鈍化層(通常為Si3N4)以利用其益處(例 如，嚴格的處理容限)且還減少或排除其缺點(明確地說，導致泄漏路徑)。
在所揭示的實施例的一個方面，鐵電薄膜裝置具有集成在襯底上的第一電極、接觸 第一電極的鐵電薄膜層和接觸鐵電薄膜層的第二電極。第一鈍化層上覆于第一電極、鐵 電薄膜層和第二電極上，且包含沿著一路徑而暴露鐵電薄膜層的一部分的開口，所述路
徑在第一電極與第二電極之間沿著鐵電薄膜層的表面延伸。第二鈍化層通過所述開口而 接觸鐵電薄膜層。在特定設計實施例中，所述開口還暴露第二電極的一部分，且第二鈍 化層還接觸第二電極。
在所揭示的實施例的另一方面，鐵電平行板電容器具有第一電極、上覆于第一電極 的一部分上的介電層和上覆于介電層的一部分上的第二電極。第一鈍化層上覆于第一電 極、介電層和第二電極上，且包含沿著一路徑而暴露介電層的一部分的開口，所述路徑 在頂部電極與底部電極之間沿著介電層的表面延伸。第二鈍化層通過所述開口而接觸介 電層。在特定設計實施例中，所述開口還暴露第二電極的一部分，且第二鈍化層還接觸 第二電極。
在所揭示的實施例的另一方面，可通過形成由襯底支撐的底部電極來制造鐵電平行板電容器。鐵電薄膜介電層形成在底部電極上。頂部電極形成在介電層上。第一鈍化層 形成為上覆于底部電極、介電層和頂部電極上。第一鈍化層中的開口沿著一路徑而暴露 介電層的一部分，所述路徑在頂部電極與底部電極之間沿著介電層的表面延伸。第二鈍 化層形成為上覆于第一鈍化層上且通過所述開口而接觸介電層。在特定設計實施例中， 第二鈍化層還通過所述開口而接觸底部電極。
在所揭示的實施例的另一方面，鐵電薄膜電阻器具有集成在襯底卜.的第一電極、接 觸第一電極的鐵電薄膜層和接觸鐵電薄膜層的第二電極。第一鈍化層上覆于第一電極、 鐵電薄膜層和第二電極上。通過電阻器的電流在鐵電薄膜層與第一鈍化層之間的界面處 流動。在特定設計實施例中，第一鈍化層包含沿著一路徑而暴露鐵電薄膜層的一部分的 開口，所述路徑在沿著鐵電薄膜層與第一鈍化層之間的界面的電極之間，且上覆于第一 鈍化層上的第二鈍化層通過所述開口而接觸鐵電薄膜層。
在所揭示的實施例的各個方面，第一鈍化層中的開口可具有多種形狀以視需要中斷 鐵電裝置的泄漏路徑。舉例來說，所述幵口可在裝置的有源區(qū)周圍形成環(huán)結構，或者所 述開口可僅部分圍繞有源區(qū)裝置。作為特定實例，所述開口可以是矩形環(huán)。
在特定設計實施例中， 一個或兩個電極可以是鉑，第一鈍化層可以是氮化硅，第二 鈍化層可以是聚酰亞胺，且鐵電薄膜層可以是鈦酸鋇、鈦酸鍶或兩者的復合物。


所揭示的實施例具有其它優(yōu)點和特征，結合附圖考慮從以下詳細描述和所附權利要
求書中將更容易了解所述其它優(yōu)點和特征，附圖中-
圖1是使用包含常規(guī)鈍化方案的半導體工藝技術制造的集成電路的橫截面圖。 圖2是根據本發(fā)明的包含鈍化結構的BST電容器的一個實施例的橫截面圖。 圖3A和圖3B分別是圖1的BST電容器和圖2的BST電容器的放大橫截面圖。 圖4將常規(guī)BST裝置與根據本發(fā)明以環(huán)鈍化結構制成的BST裝置的泄漏電流與電
壓特性進行比較。
圖5是根據本發(fā)明另一實施例的包含鈍化結構的BST電容器的橫截面圖。 圖6A-6H是俯視圖和橫截面圖對，其說明根據本發(fā)明的BST平行板電容器的示范 性制造工藝。
圖7是根據本發(fā)明另一實施例的包含鈍化結構的BST電容器的橫截面圖。 圖8A-8H是俯視圖和橫截面圖對，其說明根據本發(fā)明的BST平行板電容器的另一 示范性制造工藝。圖9A是根據本發(fā)明另一實施例的包含由鈍化結構產生的集成電阻器的BST電容器 的俯視圖和橫截面圖對。
圖9B是模仿圖9A的BST電容器的電路圖的一個實施例。
圖IOA和圖IOB是根據本發(fā)明的使用鈍化結構形成的示范性集成電阻器的俯視圖和 橫截面圖對。
圖11A是使用包含常規(guī)鈍化方案的半導體工藝技術制造的常規(guī)BST間隙電容器的 橫截面圖。
圖11B是根據本發(fā)明一個實施例的包含鈍化結構的BST間隙電容器的橫截面圖。 圖12A-12D是俯視圖和橫截面圖對，其說明根據本發(fā)明圖11B的BST間隙電容器
的制造工藝的示范性實施例。
具體實施例方式
本文描述用于鐵電薄膜裝置(例如，BST電容器)的鈍化結構(包含制造方法)的 實施例。所述鈍化結構及其制造方法有利地需要對現有制造工藝作出最小變化。 平行板電容器
圖2是根據本發(fā)明一個實施例的包含鈍化結構的BST電容器200的橫截面圖。與圖 1的BST電容器105類似，BST電容器200集成在襯底120卜.且包含底部電極115、頂 部電極130和夾置在頂部電極130與底部電極115之間的BST薄膜介電層125。電容器 的有源區(qū)由頂部電極130、介電層125與底部電極115之間的重疊界定。提供額外導電 層135以形成與頂部電極130的低電阻接觸。與圖1中一樣，第一鈍化層140 (例如， Si3N4)保護底部電極115、介電層125和頂部電極130，而第二鈍化層145保護整個結 構，且包含開口 150以允許與BST電容器200電接觸。
然而，BST電容器200的鈍化層140還包含開口 205以中斷泄漏路徑，所述泄漏路 徑可形成在頂部電極130與底部電極115之間在介電層125與鈍化層140的界面處。圖 3A和圖3B分別是圖1的BST電容器105和圖2的BST電容器200的放大橫截面圖， 其說明鈍化層140中的開口 205的功能。圖3A的常規(guī)BST電容器105中存在的泄漏路 徑160由圖3B的BST電容器200中的鈍化層140中的開口 205斷開。由于鈍化層(例 如，鈍化層140)中的大多數開口是通過干式或濕式蝕刻獲得的，所以應通過使鈍化層 140的一部分保持完好來保護介電層125的靠近頂部電極130的區(qū)域。然而，可去除鈍 化層140的處于或靠近介電層125的邊緣的另一部分，以形成開口 205從而防止頂部電 極130與底部電極115之間的電流流動。暴露的介電層125由第二鈍化層145覆蓋，所述第二鈍化層145可以是(例如)不會引起泄漏路徑160的聚酰亞胺或雙苯并環(huán)丁烯 (BCB)層。
圖4將常規(guī)BST裝置與根據本發(fā)明以環(huán)鈍化結構制成的BST裝置的泄漏電流與電 壓特性進行比較。所測量的所有裝置均為由相同晶片制成的15)LimX15nmBST電容器。 標準(即，常規(guī))BST裝置(例如圖1的BST電容器105)由菱形指示。根據本發(fā)明的 BST裝置(例如圖2的BST電容器200)由正方形指示并標記為"N1一環(huán)"，且包含成形 為圍繞第一鈍化層(Nl)中的電容器的環(huán)的開口。圖4指示根據本發(fā)明一個實施例以鈍 化結構制成的BST電容器的泄漏電流顯著低于標準BST電容器的泄漏電流。
圖5是根據本發(fā)明另一實施例的包含鈍化結構的BST電容器500的橫截面圖。BST 電容器500類似于圖2的BST電容器200，且包含襯底120、底部電極115、頂部電極 130和夾置在頂部電極130與底部電極115之間的BST薄膜介電層125。導電層135形 成與頂部電極130的低電阻接觸。與圖2中一樣，第一鈍化層140 (例如，Si3N4)保護 底部電極115、介電層125和頂部電極130。第二鈍化層145保護整個BST電容器500， 且包含開口 150以允許以導電層555與BST電容器500電接觸。第三鈍化層560上覆于 整個結構上。與圖2中一樣，BST電容器500的鈍化層140還包含開口 505以中斷泄漏 路徑，所述泄漏路徑可形成在頂部電極130與底部電極115之間在介電層125與鈍化層 140的界面處。然而，開口 505大于圖2的開口 205，且還暴露底部電極115的.'部分。 所屬領域的技術人員將了解，開口 205和505僅說明對于本發(fā)明的鈍化結構來說可能實 現的各種配置。
圖6A-6H是俯視圖和橫截面圖對，其說明根據本發(fā)明的BST平行板電容器的示范 性制造工藝。每一個別圖式展示不同的制造階段，而圖式序列展示整個制造工藝。每一 圖式展示制造期間電容器的俯視圖和相應的橫截面圖(穿過線A-A)。所述序列的最后 圖式中展示制成的電容器。在每一圖式的俯視圖中，以加重線展示當前正處理的層，但 所述序列的最后一個圖式除外，其以加重線展示第一鈍化層。雖然圖6A-6H中描述的工 藝說明圖5的BST電容器500的制造，但所述工藝還可用于制造其它BST電容器，例 如圖2的BST電容器200。
參看圖6A，所述工藝以包含夾置層結構的襯底120開始，所述夾置層結構包括底 部電極115、 BST薄膜介電層125和頂部電極130。為了減少成本，通常優(yōu)選耐熱、便 宜的絕緣襯底120，包含(但不限于)高電阻率硅(HR Si)、藍寶石晶體(A1203)、氮 化鋁(A1N)、石英和玻璃。這些襯底優(yōu)選地經拋光以實現低表面粗糙度，以便與具有高 擊穿場(breakdown field)的平滑鐵電膜的成長兼容。在所述制造工藝的一個特定實施例中，底部電極115是薄鉑層，其可通過濺鍍或蒸 發(fā)而沉積在襯底120上。選擇鉑是為了與BST薄膜處理兼容。底部電極115的薄層優(yōu)選 地使后續(xù)處理期間的粗糙度最小化。在此實施例中，頂部電極130也可以是形成在BST 薄膜介電層125上的薄鉑層。
用于BST薄膜介電層125的適宜的BST薄膜材料的實例包含鈦酸鋇、鈦酸鍶和兩 者的復合物。為了方便起見，全文中使用術語"BST"表示所有這些材料，但嚴格來說， 鈦酸鋇不含有鍶且鈦酸鍶不含有鋇。術語"鈦酸鋇"、"鈦酸鍶"和"鈦酸鋇鍶"將用于 指特定材料。這全然是為了方便起見，以免必須在全文中重復"鈦酸鋇、鈦酸鍶和/或鈦 酸鋇鍶"。BST材料還可包含較小濃度的一種或一種以上摻雜劑以修改某些特性。BST 薄膜介電層125可成長或沉積在底部電極115的層上。
如圖6A所示，使用標準光刻和蝕刻技術去除頂部電極層的選定部分以形成頂部電 極130的橫向形狀而將頂部電極130形成在鉑層中。明確地說，將光致抗蝕劑層沉積在 頂部電極層上并將其圖案化以界定頂部電極130。接著(例如)通過離子銑削而蝕刻掉 頂部電極層的暴露部分。
參看圖6B，接著使用標準蝕刻技術蝕刻BST薄膜介電層125?？?例如)通過離 子銑削而對介電層125進行濕式蝕刻或干式蝕刻。圖案化光致抗蝕劑層可用作蝕刻掩模。
參看圖6C，接著使用標準光刻和蝕刻技術(例如，離子銑削)去除底部電極層的 選定部分以形成底部電極115的橫向形狀而將底部電極115形成在最下面的鉑層中。
參看圖6D，形成鈍化結構。在此實例中，用于第一鈍化層140的材料為氮化硅Si3N4， 其沉積在所述結構上并使用標準光刻和蝕刻技術(例如，反應離子蝕刻)來蝕刻。明確 地說，Si3N4層經圖案化以形成中心開口來提供對頂部電極130的接達。SbN4層還經圖 案化以形成幵口 505來斷開形成在頂部電極130與底部電極115之間在介電層125與鈍 化層140的界面處的泄漏路徑。如圖6D的俯視圖所示，在此實例中，開口 505在BST 電容器的有源區(qū)周圍形成矩形環(huán)。然而，在替代實例中，其它橫向形狀是可能的；例如，
所述開口可能不形成完整的環(huán)或者其可呈不同多邊形的形狀。
參看圖6E，形成導電層135以接觸頂部電極130和底部電極115。導電層可以是(例 如)金，其提供與電極115、 130的低電阻電接觸。有利地將導電層135放置成緊密接 近BST電容器的有源區(qū)以減小由鉑電極115、 130產生的總電阻。在此實例中，可(例 如)使用剝離工藝對金進行圖案化，其中首先使用標準光刻技術沉積和圖案化光致抗蝕 劑層。接著可能在沉積粘合層之后將金沉積在光致抗蝕劑上。去除光致抗蝕劑層留下圖 案化導電層135?；蛘撸稍趫D案化光致抗蝕劑層之前沉積金，并接著使用腐蝕金但不腐蝕BST或鉑的基于碘的金蝕刻劑對金進行濕式蝕刻。
參看圖6F，接著沉積并干式蝕刻第二鈍化層145。第二鈍化層145可以是(例如) 聚酰亞胺。明確地說，鈍化層145使BST薄膜介電層125和底部電極115的暴露于開口 505中的區(qū)鈍化。
參看圖6G,接著形成導電層555以產生金屬布線，從而提供與BST電容器的接觸。 在此實例中，導電層555為金，其可通過電鍍而沉積在表面上。如果必要，可使用標準 光刻和蝕刻技術(例如，濕式蝕刻)來對金進行圖案化。
參看圖6H，將第二鈍化層560沉積在整個結構上以保護BST電容器500。第三鈍 化層560可以是(例如)雙苯并環(huán)丁烯(BCB)。在以上工藝期間，通常使用標準退火 技術來(例如)通過修復BST處理步驟期間可能已發(fā)生的損壞而改進BST材料的質量。 退火還可改進BST薄膜介電層125與電極115、 130之間的界面的質量。
圖7是根據本發(fā)明另一實施例的包含鈍化結構的BST電容器700的橫截面圖。BST 電容器700類似于圖5的BST電容器500，包含具有與圖5中相同標號的許多類似層。 雖然圖5和圖7中的相同標號指示共同層，然而所述層的橫向配置在圖5和圖7中可能 不同。舉例來說，在圖7所示的實施例中，BST薄膜介電層125延伸超過底部電極115 的邊緣765，并沿著襯底120的表面的 一部分延伸。介電層125的此橫向配置防止鈍化 層140沿著底部電極115的邊緣765接觸底部電極115。這防止在頂部電極130與底部 電極115之間沿著底部電極115的邊緣765形成泄漏路徑。因此，圖7的實施例中的開 口 705具有與圖5的開口 505不同的橫向配置。明確地說，開口 705主要位于留下鈍化 層140原本會在頂部電極130與底部電極115之間沿著BST薄膜介電層125的界面形成 泄漏路徑的區(qū)域中。如圖7所示，開口 705位于導電層135接觸底部電極U5的區(qū)域中， 使得BST薄膜介電層125的邊緣暴露于第二鈍化層145并暴露于導電層135。
圖8A-8H是俯視圖和橫截面圖對，其說明根據本發(fā)明的BST平行板電容器的另一 示范性制造工藝。與圖6A-6H—樣，每一個別圖式展示不同的制造階段，而圖式序列展 示整個制造工藝。每一圖式展示制造期間電容器的俯視圖和相應的橫截面圖(穿過線 A-A)。所述序列的最后一個圖式中展示制成的電容器。在每一圖式的俯視圖中，以加重 線展示當前正處理的層，但序列的最后一個圖式除外，其以加重線展示第一鈍化層。雖 然圖8A-8H中描述的工藝說明圖7的BST電容器700的制造，但所述工藝還可用于制 造其它BST電容器，例如圖5的BST電容器500。
參看圖8A，所述工藝以襯底120開始，襯底120可以是(例如)高電阻率硅(HR Si)、 藍寶石晶體(A1203)、氮化鋁(A1N)、石英、玻璃或另一襯底。這些襯底優(yōu)選地經拋光以實現低表面粗糙度，以便與具有高擊穿場的平滑鐵電膜的成長兼容。使用(例如)剝 離工藝在襯底120上形成底部電極115，其中光致抗蝕劑層沉積在襯底120上并使用標 準光刻技術圖案化。在所述制造工藝的一個實施例中，底部電極115是薄鉑層，其可通 過濺鍍或蒸發(fā)而沉積在襯底120上的光致抗蝕劑剝離掩模上。優(yōu)選薄層以使后續(xù)處理期 間的粗糙度最小化，同時鉑提供與后續(xù)BST處理的兼容性。去除光致抗蝕劑掩模在襯底 120上留下圖案化底部電極115?；蛘?，可在襯底120上沉積鉑薄層，并隨后使用標準 光刻和蝕刻技術將薄鉑層圖案化到底部電極115中。
參看圖8B，將BST薄膜介電層125沉積在底部電極115上并使用標準蝕刻技術蝕 刻。明確地說，光致抗蝕劑層可經沉積并使用標準光刻技術圖案化以用作濕式蝕刻掩模。 如之前所論述，術語"BST"是指薄膜電介質，例如由鈦酸鋇、鈦酸鍶和兩者的復合物 組成的那些薄膜電介質，其還可包含較小濃度的一種或一種以上摻雜劑以修改某些特 性。
如圖8C所示，形成頂部電極130以上覆于BST薄膜介電層125和底部電極115上。 在此實施例中，頂部電極130也可以是薄鉑層?？?例如)使用剝離工藝形成頂部電極 130，其1'光致抗蝕劑層經沉積并圖案化以ffl作剝離掩模。接著(例如)通過蒸發(fā)或濺 鍍在剝離掩模上沉積導電層。去除光致抗蝕劑剝離掩模留下圖案化頂部電極130。或者， 可使用標準光刻和蝕刻技術形成頂部電極130，其中可在所述圖案化光致抗蝕劑之前沉 積導電材料，且蝕刻掉導電層的選定部分以形成頂部電極130的橫向形狀。
參看圖8D，接著形成鈍化結構。在此實例中，用于第一鈍化層140的材料為氮化 硅Si3N4，其沉積在所述結構上并使用標準光刻和蝕刻技術(例如，反應離子蝕刻)來 蝕刻。明確地說，Si3N4層經圖案化以形成中心開口來提供對頂部電極130的接達。Si3N4 層還經圖案化以形成開口 705來斷開形成在頂部電極130與底部電極U5之間在介電層 125與鈍化層140的界面處的泄漏路徑。如圖8D的俯視圖所示，在此實例中，開口705 包含在BST電容器的有源區(qū)周圍的三側矩形環(huán)，即成為方形的U的形狀。然而，在替 代實例中，其它橫向形狀是可能的，例如，所述開口可形成完整的環(huán)或者呈不同多邊形 的形狀。
參看圖8E，形成導電層135以接觸頂部電極130和底部電極115。導電層可以是(例 如)金，其提供與電極115、 130的低電阻電接觸。有利地將導電層135放置成緊密接 近BST電容器的有源區(qū)以減小由鉑電極115、 130產生的總電阻。在此實例中，可(例 如)使用剝離工藝對金進行蝕刻，其中首先使用標準光刻技術沉積和圖案化光致抗蝕劑 層。接著可能在沉積粘合層之后將金沉積在光致抗蝕劑上。去除光致抗蝕劑層留下圖案化導電層135。或者，可在所述圖案化光致抗蝕劑層之前沉積金，并接著使用腐蝕金但 不腐蝕BST或鉑的基于碘的金蝕刻劑對金進行濕式蝕刻。
參看圖8F,接著沉積并干式蝕刻第二鈍化層145。第二鈍化層145可以是(例如) 聚酰亞胺。明確地說，鈍化層145使BST薄膜介電層125和底部電極115的暴露于開口 705中的區(qū)鈍化。
參看圖8G，接著形成導電層555以產生金屬布線從而提供與BST電容器的接觸。 在此實例中，導電層555為金，其可通過電鍍而沉積在表面上。如果必要，可使用標準 光刻和蝕刻技術(例如，濕式蝕刻)來對金進行圖案化。
參看圖8H，第三鈍化層560沉積在整個結構上以保護BST電容器700。第三鈍化 層560可以是(例如)BCB層。在以上工藝期間，通常使用標準退火技術(例如)通過 修復BST處理步驟期間可能已發(fā)生的損壞來改進BST材料的質量。退火還可改進BST 薄膜介電層125與電極115、 130之間的界面的質量。
盡管已相當詳細地描述關于平行板BST電容器的實施例，但其它實施例將顯而易 見。明確地說，圖2-8中的電容器被描繪為對于電極115、 130、介電層125以及第一鈍 化層140中的開口 205、 505、 705具有特定形狀。然而，這并不意味著是一種限制，因 為并不要求所示的特定幾何結構和形狀。所述圖用于說明用以斷開電極115、 130之間 在BST薄膜介電層125與第--鈍化層140的界面處的泄漏路徑的鈍化結構?？赡芫哂胁?同幾何結構的類似鈍化結構可應用于不同形狀的平行板電容器。舉例來說，可顛倒頂部 與底部電極的形狀，基本上在襯底上將電容器設計倒置。作為另一實例，所述結構的形 狀可彎曲，例如圓形、半圓形或螺旋形。結構之間可存在不同的重疊量。作為另一實例， 上文描述的原理還適用于電容器陣列。明確地說，作為最后的實例，鈍化層中的開口的 形狀可具有各種幾何結構，例如圍繞有源區(qū)的完整的環(huán)、圍繞有源區(qū)的部分環(huán)、矩形環(huán)、 其它多邊形環(huán)、圓環(huán)以及其它幾何結構。
此外，所述圖展示電容器的大多數相關結構，但這并不意味著不存在其它結構或層。 舉例來說，根據常規(guī)技術，位于那些所示層之間的額外層可用于各種目的。實例包含用 于增加粘合力、用于提供擴散勢壘或用于改進肖特基(Schottky)勢壘高度的層。作為 另一實例，底部電極115始終被展示為由襯底120直接支撐。這是為了方便起見，且其 它層或結構可位于底部電極115與襯底120之間。另外，每一層115、 125、 130還可包 含一種或一種以上類型的材料，但其被展示和描述為單一材料層。
此外，制造工藝不需要使用上文描述的所有處理技術。各種實施例可僅使用其中一 些技術。類似地， 一個圖式序列中說明的技術可與另一圖式序列中說明的技術組合。舉例來說，特定步驟可被描述為使用選擇性濕式蝕刻來形成襯底的橫向形狀。在替代實施 例中，可改為使用剝離工藝、干式蝕刻或其它標準工藝。 集成電阻器
圖9A是根據本發(fā)明另一實施例包含由鈍化結構產生的集成電阻器975 (由疊加的 電阻器符號表示)的BST電容器900的俯視圖和橫截面圖對。所述圖展示俯視圖和相應 的橫截面圖(穿過線A-A)。 BST電容器900類似于圖7的BST電容器700，包含具有 與圖7中相同標號的許多類似層。雖然圖7和圖9A中的相同標號指示共同層，然而所 述層的橫向配置在圖7和圖9A中可能不同。舉例來說，在圖9A所示的實施例的橫截 面圖中，形成集成電阻器975，因為第一鈍化層140的一部分接觸介電層125，從而沿 著層125、 140之間的界面從頂部電極130到底部電極115提供泄漏路徑。
穿過第一鈍化層140的功能與圖7中的開口 705類似的開口 905A和905B僅出現在 圖9A的俯視圖中。開口 905A、 905B通過允許第二鈍化層145接觸介電層125而中斷 沿著層125、 140之間的界面的泄漏路徑。開口 905A、 905B的形狀和大小直接影響集成 電阻器975的值，因為開口 905A、 905B直接影響泄漏路徑的面積。所屬領域的技術人 員將了解，圖9A中的開口 905A、 905B的大小、形狀和數目僅用于說明的目的。開口 905A、 905B的大小、形狀和數目可改變以實現集成電阻器975的各種各樣的值。
圖9B是模仿圖9A的BST電容器900的電路圖980。電路圖980展示與集成電阻 器975并聯(lián)耦合的BST電容器900。 BST電容器900及其集成電阻器975可使用例如圖 8A-8H所示的工藝來制造。
圖10A和圖10B是根據本發(fā)明實施例的使用鈍化結構形成的示范性集成電阻器 IOOOA、 1000B的俯視圖和橫截面圖對。每一圖展示俯視圖和相應的橫截面圖(穿過線 A-A)。集成電阻器IOOOA、 1000B包含具有與圖5中相同標號的類似于圖5的BST電 容器500的許多層。雖然圖5以及圖IOA和圖10B中的相同標號指示共同層，然而，所 述層的橫向配置在圖5以及圖IOA和圖10B中可能不同?？?例如)使用與圖8A-8H 中描述的工藝類似的工藝來制造集成電阻器IOOOA、 IOOOB。
集成電阻器IOOOA、 1000B形成在電極115 A、 115B之間，所述電極115A、 115B 由與圖5的底部電極115相同的材料形成。集成電阻器IOOOA、 1000B形成在介電層125 與第一鈍化層140之間的界面處，如疊加的電阻器鏈所指示。集成電阻器IOOOA、 1000B 的值取決于界面的各自面積。在圖10A的集成電阻器1000A的情況下，界面的面積與 第一鈍化層140的最內部正方形相關，如俯視圖中所見。在圖10B的集成電阻器1000B 的情況下，已通過以下操作而修改了界面面積穿過第一鈍化層140形成開口 1005從而允許第二鈍化層145接觸介電層125，由此中斷電極115 A、 115B之間沿著介電層125 與第一鈍化層140之間的界面的泄漏路徑。所屬領域的技術人員將了解，包括集成電阻 器1000A、 1000B的層的配置僅是說明性的，且可通過改變第一鈍化層140的橫向形狀 以及穿過第一鈍化層140的任何開口 1005的大小和形狀來制造多種集成電阻器。 間隙電容器
圖11A是使用包含常規(guī)鈍化方案的半導體工藝技術制造的常規(guī)BST間隙電容器 1100A的橫截面圖。BST間隙電容器UOOA包含類似于圖2、圖5和圖7的BST電容器 200、 500和700的若干層。這些層的標號與圖2、圖5和圖7中類似。雖然圖11A以及 圖2、圖5和圖7中的相同標號指示共同層，但BST間隙電容器1100A的物理結構不同 于圖2、圖5和圖7的平行板BST電容器200、 500和700。
明確地說，BST間隙電容器IIOOA包含毯覆式BST薄膜介電層125。如之前所論述， BST薄膜介電層125可包含鈦酸鋇、鈦酸鍶和兩者的復合物。第一電極1115和第二電 極1130由相同導電材料層(例如，鉑)形成。第一鈍化層140 (例如，Si3N4)上覆于 第一電極1115、介電層125和第二電極1130并對其進行保護。額外導電層135形成與 電極1115、 1130的低電阻接觸。第二鈍化層145保護整個結構，且包含開口 150以允 許與BST間隙電容器1100A電接觸。
與圖1的常規(guī)平行板BST電容器105 —樣，BST間隙電容器1100A的常規(guī)鈍化的 主要缺點是沿著介電層125與第一鈍化層140的界面形成泄漏路徑160，如圖IIA所示。 第一電極1115和第二電極1130之間的此泄漏路徑160對于功率有效性和可靠性可能是 不合需要的，在其未受控制的情況下尤其如此。
圖11B是根據本發(fā)明一個實施例的包含鈍化結構的BST間隙電容器1100B的橫截 面圖。圖IIA和圖11B中的類似參考標號表示類似結構。然而，BST間隙電容器1100B 還包含第一鈍化層140中的開口 1105，其操作以斷開圖11A的泄漏路徑160。
圖12A-12D是俯視圖和橫截面圖對，其說明根據本發(fā)明圖11B的BST間隙電容器 1100B的制造工藝的示范性實施例。與圖6A-6H—樣，每一個別圖式展示不同的制造階 段，而圖式序列展示整個制造工藝。每一圖式展示制造期間電容器的俯視圖和相應的橫 截面圖(穿過線A-A)。所述序列的最后一個圖式中展示制成的電容器。在每一圖式的 俯視圖中，以加重線展示當前正處理的層。
參看圖12A,所述工藝以襯底120開始，襯底120可以是(例如)高電阻率硅(HR Si)、藍寶石晶體(A1203)、氮化鋁(A1N)、石英、玻璃或另一襯底。這些襯底優(yōu)選地 經拋光以實現低表面粗糙度，以便與具有高擊穿場的平滑鐵電膜的成長兼容。毯覆式BST薄膜介電層125成長或沉積在襯底120上。如之前所論述，術語"BST"是指薄膜 電介質，例如那些由鈦酸鋇、鈦酸鍶和兩者的復合物組成的薄膜電介質，其還可包含較 小濃度的一種或一種以上摻雜劑以修改某些特性。
仍參看圖12A，使用標準光刻和蝕刻技術去除導電層的選定部分以形成電極1115、 1130的橫向形狀而將電極1115、 1130形成在導電層中，所述導電層可以是(例如)鉬。 明確地說，將光致抗蝕劑層沉積在導電層上并圖案化以界定電極1115、 1130。接著(例 如)通過離子銑削而蝕刻掉導電層的暴露部分。
參看圖12B，形成鈍化結構。在此實例中，用于第一鈍化層140的材料為氮化硅 Si3N4，其沉積在所述結構上并使用標準光刻和蝕刻技術(例如，反應離子蝕刻)來蝕刻。 明確地說，Si3N4層經圖案化以形成開口來提供對電極1115、 1130的接達。Si3N4層還經 圖案化以形成開口 1105來斷開形成在電極1115與電極1130之間在介電層125與鈍化層 140的界面處的泄漏路徑。如圖12B的俯視圖所示，在此實例中，開口 1105在間隙電容 器的有源區(qū)上形成矩形。然而，在替代實例中，其它橫向形狀是可能的。
參看圖12C,形成導電層135以接觸電極1115、 1130。導電層可以是(例如)金， 其提供與電極1115、 1130的低電阻電接觸。在此實例中，可(例如)使用剝離工藝對 金進行蝕刻，其中首先使用標準光刻技術沉積和圖案化光致抗蝕劑層。接著可能在沉積 粘合層之后將金沉積在光致抗蝕劑上。去除光致抗蝕劑層留下圖案化導電層135?；蛘?， 可在所述圖案化光致抗蝕劑層之前沉積金，并接著使用腐蝕金但不腐蝕BST或鉑的基于
碘的金蝕刻劑對金進行濕式蝕刻。
參看圖12D，接著沉積并干式蝕刻第二鈍化層145?？尚纬砷_口 150以接觸導電層 135。第二鈍化層145可以是(例如)聚酰亞胺。明確地說，鈍化層145使BST薄膜介 電層125的暴露于開口 1105中的區(qū)鈍化，由此中斷可形成在電極1115、130之間在介 電層125與第一鈍化層140的界面處的泄漏路徑。
盡管已相當詳細地描述圖11B的間隙電容器IIOOB，但其它實施例將顯而易見。舉 例來說，代替于毯覆式BST層，BST的島可用用于電極1115、 1130的部分在介電層125 上且部分在襯底120上的金屬形成。另外，圖11B中的間隙電容器1100B圖示為對于電 極1115、 1130、介電層125以及第一鈍化層140中的開口 1105具有特定形狀。然而， 這并不意味著是一種限制，因為并不要求所示的特定幾何結構和形狀。所述圖用于說明 用以斷開電極1115、 1130之間在BST薄膜介電層125與第一鈍化層140的界面處的泄 漏路徑的鈍化結構?？赡芫哂胁煌瑤缀谓Y構的類似鈍化結構可應用于不同形狀的間隙電 容器。盡管詳細描述含有許多細節(jié)，但這些細節(jié)不應解釋為限制本發(fā)明的范圍，而是僅應 解釋為說明本發(fā)明的不同實例和方面。應了解，本發(fā)明的范圍包含上文未詳細論述的其
它實施例?？稍诓幻撾x如所附權利要求書中界定的本發(fā)明的精神和范圍的情況下，在本 文揭示的本發(fā)明的方法和設備的布置、操作和細節(jié)上作出所屬領域的技術人員將了解的 各種其它修改、變化和變更。因此，本發(fā)明的范圍應由所附權利要求書及其合法等效物 確定。
權利要求
1.一種鐵電薄膜裝置，所述裝置包括襯底；第一電極，其集成在所述襯底上；鐵電薄膜介電層，其接觸所述第一電極；第二電極，其接觸所述介電層；第一鈍化層，其上覆于所述第一電極、所述介電層和所述第二電極上，其中所述第一鈍化層進一步包括沿著所述第一電極與所述第二電極之間的路徑暴露所述介電層的一部分的開口，所述路徑沿著所述介電層的表面延伸；以及第二鈍化層，其通過所述開口接觸所述介電層。
2. 根據權利要求1所述的裝置，其中所述鐵電薄膜介電層包括選自由以下各項組成的 群組的材料中的至少一者鈦酸鋇(BT)、鈦酸鍶(ST)和鈦酸鋇鍶(BST)。
3. 根據權利要求1所述的裝置，其中所述第一鈍化層包括氮化硅。
4. 根據權利要求1所述的裝置，其中所述第一鈍化層包括二氧化硅或氧化鋁。
5. 根據權利要求1所述的裝置，其中所述第二鈍化層包括聚酰亞胺或雙苯并環(huán)丁烯。
6. 根據權利要求1所述的裝置，其中所述第一電極包括鉑。
7. 根據權利要求1所述的裝置，其中所述第二電極包括鉑。
8. 根據權利要求1所述的裝置，其中所述裝置包括電容器。
9. 根據權利要求8所述的裝置，其中所述開口包括圍繞所述裝置的有源區(qū)的環(huán)。
10. 根據權利要求9所述的裝置，其中所述環(huán)的形狀包括矩形。
11. 根據權利要求8所述的裝置，其中所述開口僅部分圍繞所述裝置的有源區(qū)。
12. 根據權利要求8所述的裝置，其中所述開口還暴露所述第二電極的一部分。
13. 根據權利要求12所述的裝置，其中所述第二鈍化層還接觸通過所述開口暴露的所 述第二電極。
14. 根據權利要求8所述的裝置，其中所述電容器包括平行板電容器，其中所述鐵電薄 膜介電層夾置在所述第一電極與所述第二電極之間。
15. 根據權利要求1所述的裝置，其中所述裝置包括電阻器，其中通過所述電阻器的電 流主要在所述介電層與所述第一鈍化層之間的界面處流動。
16. 根據權利要求1所述的裝置，其中所述裝置包括與集成電阻器并聯(lián)耦合的電容器， 其中通過所述電阻器的電流主要在所述介電層與所述第一鈍化層之間的界面處流動。
17. —種鐵電平行板電容器，其包括第一電極；介電層，其上覆于所述第一電極的一部分上； 第二電極，其上覆于所述介電層的一部分上；第一鈍化層，其上覆于所述第一電極、所述介電層和所述第二電極上，其中所述 第一鈍化層進一步包括沿著所述第一電極與所述第二電極之間的路徑暴露所述介 電層的一部分的開口，所述路徑沿著所述介電層的表面延伸；以及第二鈍化層，其通過所述開口接觸所述介電層。
18. 根據權利要求17所述的電容器，其中所述介電層包括選自由以下各項組成的群組 的材料中的至少一者鈦酸鋇(BT)、鈦酸鍶(ST)和鈦酸鋇鍶(BST)。
19. 根據權利要求n所述的電容器，其中所述第一鈍化層包括氮化硅。
20. 根據權利要求17所述的電容器，其中所述第一鈍化層包括二氧化硅或氧化鋁。
21. 根據權利要求17所述的電容器，其中所述第二鈍化層包括聚酰亞胺或雙苯并環(huán)丁 烯。
22. 根據權利要求17所述的電容器，其中所述第一電極包括鉑。
23. 根據權利要求n所述的電容器，其中所述第二電極包括鉑。
24. 根據權利要求17所述的電容器，其中所述開口包括圍繞所述電容器的有源區(qū)的環(huán)。
25. 根據權利要求24所述的電容器，其中所述環(huán)的形狀包括矩形。
26. 根據權利要求n所述的電容器，其中所述開口僅部分圍繞所述電容器的有源區(qū)。
27. 根據權利要求17所述的電容器，其中所述開口還暴露所述第二電極的一部分。
28. 根據權利要求27所述的電容器，其中所述第二鈍化層還接觸通過所述開口暴露的 所述第二電極。
29. —種制造鐵電平行板電容器的方法，所述方法包括形成由襯底支撐的底部電極；在所述底部電極上形成鐵電薄膜介電層；在所述介電層上形成頂部電極；形成第一鈍化層，其上覆于所述底部電極、所述介電層和所述頂部電極上，所述 第一鈍化層包含沿著所述頂部電極與所述底部電極之間的路徑暴露所述介電層的 一部分的開口，所述路徑沿著所述介電層的表面延伸；以及形成第二鈍化層，其上覆于所述第一鈍化層上且通過所述開口接觸所述介電層。
30. 根據權利要求29所述的方法，其中所述第二鈍化層還通過所述開口接觸所述底部 電極。
31. 根據權利要求29所述的方法，其中所述形成第一鈍化層的步驟包括在所述襯底上沉積第一鈍化材料；在所述第一鈍化材料上沉積蝕刻掩模，所述蝕刻掩模界定包含所述開口的所述第 一鈍化層的橫向形狀；以及去除所述第一鈍化材料的一部分，由此通過所述開口暴露所述介電層的一部分。
32. 根據權利要求31所述的方法，其中所述去除所述第一鈍化材料的一部分的步驟進 一步包括通過所述開口暴露所述底部電極的一部分。
33. 根據權利要求32所述的方法，其中所述第二鈍化層還通過所述開口接觸所述底部電極。
34. 根據權利要求29所述的方法,
35. 根據權利要求29所述的方法， 成。
36. 根據權利要求29所述的方法, 丁烯組成。
37. 根據權利要求29所述的方法，
38. 根據權利要求29所述的方法,其中所述第一鈍化層基本上由氮化硅組成。 其中所述第一鈍化層基本上由氧化鋁或二氧化硅組其中所述第二鈍化層基本上由聚酰亞胺或雙苯并環(huán)其中所述底部電極包括鉑。其中所述鐵電薄膜介電層包括選自由以下各項組成 的群組的材料中的至少一者鈦酸鋇(BT)、鈦酸鍶(ST)和鈦酸鋇鍶(BST)。
39. 根據權利要求29所述的方法，其中所述開口包括圍繞所述電容器的有源區(qū)的環(huán)。
40. 根據權利要求39所述的方法，其中所述環(huán)的形狀包括矩形。
41. 根據權利要求29所述的方法，其中所述開口僅部分圍繞所述電容器的有源區(qū)。
42. —種鐵電薄膜電阻器，所述電阻器包括襯底；第一電極，其集成在所述襯底上；鐵電薄膜層，其接觸所述第一電極； 第二電極，其接觸所述鐵電薄膜層；以及第一鈍化層，其上覆于所述第一電極、所述鐵電薄膜層和所述第二電極上，通過 所述電阻器的電流在所述鐵電薄膜層與所述第一鈍化層之間的界面處。
43. 根據權利要求42所述的電阻器，其中所述鐵電薄膜層包括選自由以下各項組成的 群組的材料中的至少一者鈦酸鋇(BT)、鈦酸鍶(ST)和鈦酸鋇鍶(BST)。
44. 根據權利要求42所述的電阻器，其中所述第一鈍化層包括氮化硅。
45. 根據權利要求42所述的電阻器，其中所述第一鈍化層包括二氧化硅或氧化鋁。
46. 根據權利要求42所述的電阻器，其中所述第一電極包括鉑。
47. 根據權利要求42所述的電阻器，其中所述第一鈍化層包含沿著所述第一電極與所 述第二電極之間的路徑暴露所述鐵電薄膜層的一部分的開口，所述路徑沿著所述鐵 電薄膜層與所述第一鈍化層之間的所述界面延伸。
48. 根據權利要求47所述的電阻器，其進一步包括上覆于所述第一鈍化層上的第二鈍 化層，其中所述第二鈍化層通過所述開口接觸所述鐵電薄膜層。
全文摘要
本發(fā)明描述鐵電薄膜裝置，其包含鈍化結構以減少或控制兩個電極之間且沿著鐵電薄膜層與鈍化層之間的界面的泄漏路徑。本發(fā)明還揭示用于制造所述裝置的方法。所述鈍化結構包含第一鈍化層(140，圖2)，其包含開口(205)，所述開口暴露所述鐵電薄膜層(125)的一部分從而允許第二鈍化層(145)通過所述開口接觸所述薄膜層(125)。在示范性實施例中，所述開口是圍繞電容器的有源區(qū)的矩形環(huán)(505，圖6D)。在另一示范性實施例中，所述第二鈍化層還接觸第二電極，所述第二電極的一部分也通過所述開口暴露。在另一示范性實施例中，電流在集成電阻器(975，圖9A)中沿著所述薄膜層與所述鈍化層之間的界面流動。
文檔編號H01L21/02GK101288183SQ200680034918
公開日2008年10月15日 申請日期2006年9月12日 優(yōu)先權日2005年9月22日
發(fā)明者儷云·V·陳 申請人:安捷爾射頻公司