專利名稱：銅鑲嵌工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種銅鑲嵌工藝，尤其涉及一種可改善銅鑲嵌結(jié)構(gòu)可靠度 的銅鑲嵌工藝。
背景技術(shù)：
隨著半導(dǎo)體工業(yè)的進(jìn)展，為了符合該些高密度集成電路的開發(fā)與設(shè)計(jì)， 各式元件的尺寸皆降至亞微米以下。該些集成電路的性能表現(xiàn)，除了取決 于其內(nèi)部元件的可靠度外，亦受制于用以傳遞各元件間電子信號(hào)的金屬內(nèi) 連線。因此，隨著目前持續(xù)縮小集成電路尺寸的趨勢(shì)，集成電路工藝已朝向多重金屬內(nèi)連線方向發(fā)展。而為了解決在多層(multi-layer)中制作金屬內(nèi) 連線的困難，鑲嵌工藝(damascene process)是受到廣泛研究與發(fā)展；另外， 由于銅(Cu)具有比鋁(A1)和絕大多數(shù)金屬更低的電阻系數(shù)和優(yōu)異的電子遷 移(electromigration)抗拒性，且低介電常數(shù)(low-k)材料可幫助降低金屬導(dǎo)線 之間的電阻-電容延遲歲丈應(yīng)(resistance-capacitance ， RC delay effect)，因此銅 已被大量的用于制作單鑲嵌結(jié)構(gòu)(single damascene structure)與雙鑲嵌結(jié)構(gòu) (dual damascene structure)。銅工藝亦被認(rèn)為是解決未來(lái)深亞微米(deep sub-half micron)集成電路金屬連線問(wèn)題的新技術(shù)。請(qǐng)參閱圖1至圖4，圖1至圖4是一廣為使用的介層孔優(yōu)先(via-first) 銅雙鑲嵌結(jié)構(gòu)的制作方法示意圖。如圖l所示，首先提供一基底IOO,基底 100內(nèi)已設(shè)置多個(gè)功能元件(圖未示)。接著于基底IOO上依序形成一保護(hù)蓋 層(caplayer)110、 一堆疊介電層120與一氮化硅構(gòu)成的停止層128。其中， 堆疊介電層120包括有一第一介電層122、 一蝕刻停止層124、與一第二介 電層126。保護(hù)蓋層110、堆疊介電層120與停止層128是利用光刻暨蝕刻 方法形成介層孔(via hole)132、 142與溝槽(trench)134、 144，之后再于介層 孔132、 142與溝槽134、 144的底部與側(cè)壁上形成一擴(kuò)散阻障層(diffiision barrier layer)150。待擴(kuò)散阻障層150形成后，再利用晶種層(seed layer)以及 電鍍等方式，于基底100上形成一填滿介層孔132、 142與溝槽134、 144 的銅金屬層。請(qǐng)參閱圖2。接下來(lái)進(jìn)行一化學(xué)機(jī)械拋光(chemical mechanical polishing, 以下簡(jiǎn)稱為CMP)工藝去除多余的金屬而形成雙鑲嵌結(jié)構(gòu)130、 140，隨后再 利用CMP或蝕刻等方式去除擴(kuò)散阻止層150與停止層128，并使雙鑲嵌結(jié) 構(gòu)130、 140的表面與堆疊介電層120共面(coplanar)。另外，如圖2所示， 于雙鑲嵌結(jié)構(gòu)130、 140與堆疊介電層120的表面形成一氮化硅(SiN)或碳化 硅(SiC)層160，此碳化硅層160除了可作為后續(xù)工藝中雙鑲嵌結(jié)構(gòu)130、 140 與堆疊介電層120的保護(hù)蓋層之外，亦可用來(lái)防止雙鑲嵌結(jié)構(gòu)130、 140中 的銅原子沿著周圍介電材料的接面發(fā)生擴(kuò)散。請(qǐng)參閱圖3。由于進(jìn)行CMP工藝時(shí)，銅極易氧化及腐蝕，因此使用于 銅CMP工藝中的拋光液(slurry)經(jīng)常加入含有三氮唑(triazole)等有機(jī)物的溶 液以保護(hù)被拋光晶片表面的銅鑲嵌結(jié)構(gòu)的圖案。接著為去除該些有機(jī)物并 且還原CMP工藝中形成的氧化銅170,業(yè)界是慣于CMP工藝之后利用一含 氫的等離子體對(duì)基底表面作一還原處理，并于其后再進(jìn)行一熱處理以期將 基底表面所殘余的不純物(impurities)揮發(fā)去除。然而，在先前技術(shù)中，該些 處理并無(wú)法完全去除CMP工藝后基底表面上的殘余物(residua1)172。請(qǐng)參閱圖4。當(dāng)殘余物172無(wú)法完全去除時(shí)，覆蓋于銅鑲嵌結(jié)構(gòu)的殘余 物172會(huì)阻礙含氫等離子體的作用，使其無(wú)法確實(shí)還原氧化銅170，甚至造 成銅導(dǎo)線失去導(dǎo)電功能；而且殘留于堆疊介電層120上的殘余物172亦會(huì) 造成氣泡(blister)的形成，并降低堆疊介電層120與氮化硅層或碳化硅層160 的附著力，使得銅原子可藉由銅鑲嵌結(jié)構(gòu)130、堆疊介電層120、氮化硅或 碳化硅層160的接面擴(kuò)散出來(lái)，造成接面的漏電流，并降低介電層的擊穿 電壓(breakdown voltage),進(jìn)而嚴(yán)重影響元件的可靠性。發(fā)明內(nèi)容因此，本發(fā)明于此提供一種銅鑲嵌工藝，可有效改善銅鑲嵌結(jié)構(gòu)的可靠度。根據(jù)本發(fā)明，提供一種銅鑲嵌工藝，包括提供一基底，該基底包括有 一介電層設(shè)于其表面、形成至少一銅鑲嵌結(jié)構(gòu)于該介電層內(nèi)、對(duì)該基底進(jìn) 行一熱處理、以及對(duì)該銅鑲嵌結(jié)構(gòu)的表面進(jìn)行一還原等離子體處理。根據(jù)本發(fā)明，另提供一種銅鑲嵌工藝，包括提供一基底，該基底包括 有一介電層設(shè)于其表面、形成至少一銅鑲嵌結(jié)構(gòu)于該介電層內(nèi)、對(duì)該基底 表面進(jìn)行一氧化等離子體處理、以及對(duì)該銅鑲嵌結(jié)構(gòu)的表面進(jìn)行一還原等 離子體處理。根據(jù)本發(fā)明，更提供一種銅鑲嵌工藝，包括提供一基底，該基底包括 有一介電層設(shè)于其表面、形成至少一銅鑲嵌結(jié)構(gòu)于該介電層內(nèi)、對(duì)該基底表面進(jìn)行一紫外光(ultraviolate, UV)處理、以及對(duì)該銅鑲嵌結(jié)構(gòu)的表面進(jìn)行 一還原等離子體處理。由于本發(fā)明所提供的銅鑲嵌工藝是于形成銅鑲嵌結(jié)構(gòu)后進(jìn)行一熱處 理、氧化等離子體處理、或紫外光處理，因此，銅鑲嵌工藝所殘余的不純 物可藉由該些處理移除，而后續(xù)進(jìn)行的還原等離子體處理亦因此可完全還 原該銅鑲嵌結(jié)構(gòu)，以達(dá)到改善銅鑲嵌結(jié)構(gòu)的目的。


圖1至圖4為一現(xiàn)有銅雙鑲嵌結(jié)構(gòu)的制作方法示意圖；圖5至圖8為本發(fā)明所提供的銅鑲嵌工藝的第一優(yōu)選實(shí)施例的示意圖；圖9為本發(fā)明所提供的銅鑲嵌工藝與現(xiàn)有銅鑲嵌工藝所得的銅鑲嵌結(jié) 構(gòu)的介電層斜坡?lián)舸╇妷簻y(cè)試(VRDB)的正規(guī)化圖；圖10為本發(fā)明所提供的銅鑲嵌工藝不同工藝參數(shù)下所得的銅鑲嵌結(jié)構(gòu) 的介電層斜坡?lián)舸╇妷簻y(cè)試的正規(guī)化圖；圖11為本發(fā)明所提供的另一優(yōu)選實(shí)施例的示意圖；圖12為本發(fā)明所提供銅鑲嵌工藝的流程圖。主要元件符號(hào)說(shuō)明100基底110保護(hù)蓋層120堆疊介電層122第一介電層124蝕刻停止層126第二介電層128停止層130、140 雙鑲嵌結(jié)構(gòu)132、142 介層孔134、144 溝槽150擴(kuò)散阻障層160氮化硅或氧化^5圭層170氧化銅172殘余物200基底210保護(hù)蓋層220堆疊介電層222第一介電層
224 228 232 250 272 300 310蝕刻停止層停止層介層孔擴(kuò)散阻障層不純物226 第二介電層230 雙鑲嵌結(jié)構(gòu)234 溝槽270 氧化銅 260保護(hù)蓋層提供一基底于該基底上依序形成一保護(hù)蓋層、 一堆疊介電層、與一蝕刻停止 層320于保護(hù)蓋層、堆疊介電層、與蝕刻停止層內(nèi)形成至少一介層孔與 一溝槽330于介層孔與溝槽的底部與側(cè)壁上形成一擴(kuò)散阻障層，以及一填滿 介層孔與溝槽的銅金屬層340進(jìn)行一化學(xué)才幾4成拋光工藝形成一雙鑲嵌結(jié)構(gòu)350進(jìn)行一熱處理352進(jìn)行一氧化等離子體處理354進(jìn)行一紫外光處理360進(jìn)行一還原等離子體處理具體實(shí)施方式
請(qǐng)參閱圖5至圖8，圖5至圖8是本發(fā)明所提供的銅鑲嵌工藝的第一優(yōu) 選實(shí)施例的示意圖。如圖5所示，首先提供一基底200，基底200內(nèi)已設(shè)置 多個(gè)功能元件(圖未示)。接著于基底200上依序形成一保護(hù)蓋層210、 一堆 疊介電層220與一氮化硅構(gòu)成的停止層228。其中，堆疊介電層220包括有 一第一介電層222、 一蝕刻停止層224、與一第二介電層226。而第一介電 層222與第二介電層226包括一介電常數(shù)低于3.5的低介電常數(shù)材料；該些 介電層亦可包括含碳氧化物(carbon-doped oxide ， CDO)或成孔材料 (porogen)，但不限于此。堆疊介電層220可藉由等離子體增強(qiáng)化學(xué)氣相沉積 方法(plasma enhanced chemical vapor disposition, PECVD)或旋轉(zhuǎn)涂布方法 (spin-on coating, SOC)形成于基底210上。此外，可利用溝渠優(yōu)先 (trench-first)、介層孔優(yōu)先(via-first)或部分介層孔優(yōu)先(partial-via-first)等的雙 鑲嵌工藝，于保護(hù)蓋層210、堆疊介電層220與停止層228中形成至少一個(gè)
介層孔232與一溝槽234,之后再于介層孔232與溝槽234的底部與側(cè)壁 上形成一擴(kuò)散阻障層250，待擴(kuò)散阻障層250形成后，再利用晶種層以及電 鍍等方式，于基底200上形成一填滿介層孔232與溝槽234的銅金屬層。
請(qǐng)參閱圖6。接下來(lái)進(jìn)行一CMP工藝去除多余的金屬與擴(kuò)散阻止層250 而形成一雙鑲嵌結(jié)構(gòu)230,隨后再利用CMP或蝕刻等方式去除停止層228， 使雙鑲嵌結(jié)構(gòu)230的表面與堆疊介電層220共面(coplanar)。另外，停止層 228亦可保留于堆疊介電上層220而不去除。請(qǐng)繼續(xù)參閱圖6，由于CMP 工藝中為保護(hù)拋光晶片表面的雙鑲嵌結(jié)構(gòu)230的圖案而添加的有機(jī)物容易 殘留于晶片表面，故為移除該CMP工藝后殘余的不純物(impurities)272,接 下來(lái)是進(jìn)行一熱處理。
本第一優(yōu)選實(shí)施例的熱處理可于一熱爐管(fiimace)、 一快速加熱工藝反 應(yīng)室(rapid thermal processing,, RTP chamber)、 一熱墊板(hot-plate)、 一等離 子體增強(qiáng)化學(xué)氣相沉積工藝反應(yīng)室(PECVD chamber)、或一次大氣壓化學(xué)氣 相沉積工藝反應(yīng)室(sub-atmospheric chemical vapor deposition ， SACVD chamber)中進(jìn)行。熱處理的溫度范圍為200~ 600°C,優(yōu)選為250~450°C; 而熱處理的時(shí)間范圍為1秒 600秒，優(yōu)選為10秒 60秒。另外，熱處理 是于一操作壓力下進(jìn)行，且該操作壓力的范圍為1.0-760托(Torr)。該操作 壓力是由 一 氣體流量為100 ~ 10,000每分鐘標(biāo)準(zhǔn)毫升(standard cubic centimeter per minute, sccm)的氮?dú)?、氧化氣體、或如氦氣等的惰性氣體用 以提供該操作壓力。此外，為使不純物272能完全去除，熱處理亦可為一 循環(huán)處理，其循環(huán)次數(shù)則可依各晶片需求與不純物272殘余程度調(diào)整。
在完全去除不純物272之后，請(qǐng)參閱圖7，隨后進(jìn)行一還原等離子體處 理，利用一含有氨或氫的等離子體還原于CMP工藝中形成的氧化銅270。 另外，熱處理與還原等離子體處理可以原位(in-situ)方式進(jìn)行，亦可以非原 位(ex-situ)方式進(jìn)行。
請(qǐng)參閱圖8。最后于雙鑲嵌結(jié)構(gòu)230與堆疊介電層220的表面形成一氮 化硅或碳化硅層260，此碳化硅層260除了可作為后續(xù)工藝中雙鑲嵌結(jié)構(gòu) 230與堆疊介電層220的保護(hù)蓋層之外，亦可用來(lái)防止雙鑲嵌結(jié)構(gòu)230的銅 原子沿著周圍介電材料的接面發(fā)生擴(kuò)散。
請(qǐng)參閱圖9，圖9是本發(fā)明所提供的銅鑲嵌工藝與現(xiàn)有銅鑲嵌工藝所得 的銅鑲嵌結(jié)構(gòu)的介電層斜坡?lián)舸╇妷簻y(cè)試(voltage ramp dielectricbreakdown,以下簡(jiǎn)稱為VRDB)的正規(guī)化(normalized)結(jié)果。如圖9所示，編 號(hào)#01-#04的晶片具有根據(jù)現(xiàn)有銅鑲嵌工藝所得的銅鑲嵌結(jié)構(gòu)，其VRDB測(cè) 試值是正規(guī)化為100.0%;而編號(hào)#05-#06晶片則為根據(jù)本發(fā)明所提供的銅鑲 嵌工藝所得的銅鑲嵌結(jié)構(gòu)。本實(shí)施例中于銅鑲嵌結(jié)構(gòu)形成后進(jìn)行熱處理的 時(shí)間為5秒。由圖9可知，#05-#06晶片的VRDB測(cè)試結(jié)果表示本發(fā)明所提 供的銅鑲嵌工藝可大幅提升銅鑲嵌結(jié)構(gòu)的擊穿電壓至140%。請(qǐng)參閱圖10,圖IO為本發(fā)明所提供的銅鑲嵌工藝于不同工藝參數(shù)下所 得的銅鑲嵌結(jié)構(gòu)的VRDB的正規(guī)化結(jié)果。如圖10所示，編號(hào)#01-#03晶片 表示熱處理時(shí)間為5秒，編號(hào)#04-#06晶片表示熱處理時(shí)間為15秒，而編 號(hào)#07-#09晶片則表示熱處理時(shí)間為25秒。由圖10可知，#01-#03晶片的 測(cè)試結(jié)果是正規(guī)化為100°/。， #04-#09晶片的測(cè)試結(jié)果可到達(dá)150%，甚或是 200%。因此，可得一銅鑲嵌結(jié)構(gòu)的VRDB值于熱處理時(shí)間15秒之后即有 顯著提升的結(jié)論。綜上所述，現(xiàn)有銅鑲嵌工藝中，由于CMP工藝所殘余的不純物無(wú)法移 除干凈而殘留于介電層上，造成銅離子擴(kuò)散而降低介電層的擊穿電壓，或 無(wú)法確實(shí)還原氧化銅而造成銅導(dǎo)線失去導(dǎo)電功能等電性問(wèn)題，可根據(jù)本發(fā) 明所提供的銅鑲嵌工藝完全避免，故本發(fā)明可有效提升銅鑲嵌結(jié)構(gòu)的可靠 度。另外，本發(fā)明于此再提供一第二優(yōu)選實(shí)施例。請(qǐng)參閱圖11，圖11為本 發(fā)明所提供的第二優(yōu)選實(shí)施例的示意圖。由于本第二優(yōu)選實(shí)施例中CMP工 藝前與還原等離子體處理、形成一氮化硅或碳化硅層作為保護(hù)蓋層的步驟 可參照第一優(yōu)選實(shí)施例，故于此不再贅述。如圖11所示，為去除CMP工 藝后殘余的不純物，本優(yōu)選實(shí)施例是于CMP工藝后直接進(jìn)行一氧化等離子 體處理。此氧化等離子體處理是利用一含有氧的等離子體進(jìn)行處理，以去 除CMP工藝中為保護(hù)拋光晶片表面的銅鑲嵌結(jié)構(gòu)230的圖案而添加的有機(jī) 物。且此氧化等離子體處理可與后續(xù)的還原等離子體處理于同 一反應(yīng)室內(nèi) 進(jìn)行；亦可于不同反應(yīng)室內(nèi)進(jìn)行。本發(fā)明于此更提供一銅鑲嵌工藝的第三優(yōu)選實(shí)施例，由于本第三優(yōu)選 實(shí)施例中CMP工藝與還原等離子體處理、形成一氮化硅或碳化硅層作為保 護(hù)蓋層的步驟亦可參照第一優(yōu)選實(shí)施例，故于此不再贅述。請(qǐng)?jiān)賲㈤唸D11, 為去除CMP工藝后殘余的不純物，本第三優(yōu)選實(shí)施例是于CMP工藝后進(jìn) 行一紫外光處理，以去除CMP工藝中為保護(hù)拋光晶片表面的銅鑲嵌結(jié)構(gòu) 230的圖案而添加的有機(jī)物。且紫外光處理與后續(xù)的該還原等離子體處理可 以原位方式進(jìn)行；亦可以非原位方式進(jìn)行。請(qǐng)參閱圖12,圖12是本發(fā)明所提供銅鑲嵌工藝的流程圖，其可概分為 以下步驟步驟300:提供一基底，基底內(nèi)已設(shè)置多個(gè)功能元件；步驟310:于該基底上依序形成一保護(hù)蓋層、一堆疊介電層與一停止層。 其中，堆疊介電層包括有一第一介電層、 一停止層、與一第二介電層；步驟320:利用一光刻暨蝕刻方法于保護(hù)蓋層、堆疊介電層與停止層內(nèi) 形成至少一個(gè)介層孔與一溝槽；步驟330:于介層孔與溝槽的底部與側(cè)壁上形成一擴(kuò)散阻障層以及一填 滿介層孔與溝槽的銅金屬層；步驟340:進(jìn)行一化學(xué)機(jī)械拋光工藝移除多余的金屬而形成一雙鑲嵌結(jié)構(gòu)；步驟350:進(jìn)行一熱處理，以去除CMP后殘余的不純物； 步驟352:進(jìn)行一氧化等離子體處理，以去除CMP后殘余的不純物； 步驟354:進(jìn)行一紫外光處理，以去除CMP后殘余的不純物；以及 步驟360:進(jìn)行一還原等離子體處理，以還原CMP工藝中氧化的氧化銅。其中，步驟350、步驟352、步驟354是可依機(jī)臺(tái)調(diào)配、產(chǎn)品特性與工 藝需求擇一進(jìn)行。綜上所述，本發(fā)明所提供的銅鑲嵌工藝，可于銅鑲嵌結(jié)構(gòu)形成后擇一 進(jìn)行一熱處理、氧化等離子體處理、或紫外光處理，以去除CMP工藝所殘 余的不純物，故現(xiàn)有的不純物殘留于介電層上造成銅離子擴(kuò)散降低介電層 的擊穿電壓，或無(wú)法確實(shí)還原氧化銅而造成銅導(dǎo)線失去導(dǎo)電功能等電性問(wèn) 題可完全避免，故可提升銅鑲嵌結(jié)構(gòu)的可靠度。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等 變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1. 一種銅鑲嵌工藝，包括以下步驟 提供基底，包括有介電層設(shè)于該基底的表面； 形成至少一銅鑲嵌結(jié)構(gòu)于該介電層內(nèi)； 對(duì)該基底進(jìn)行熱處理；以及 對(duì)該銅鑲嵌結(jié)構(gòu)的表面進(jìn)行還原等離子體處理。
2. 如權(quán)利要求1所述的工藝，其中該介電層包括介電常數(shù)低于3.5的 低介電常數(shù)材料。
3. 如權(quán)利要求1所述的工藝，其中該介電層還包括含碳氧化物或成孔材料。
4. 如權(quán)利要求l所述的工藝，其中該介電層是藉由等離子體增強(qiáng)化學(xué) 氣相沉積方法或旋轉(zhuǎn)涂布方法形成于該基底上。
5. 如權(quán)利要求l所述的工藝，其中形成該銅鑲嵌結(jié)構(gòu)于該介電層內(nèi)的 步驟還包括于該介電層上形成該銅鑲嵌結(jié)構(gòu)的開口圖案；于該基底上形成擴(kuò)散阻障層，且該擴(kuò)散阻障層覆蓋該開口圖案的底部 與側(cè)壁表面；于該擴(kuò)散阻障層上形成銅金屬層，該銅金屬層填滿該開口圖案；以及 進(jìn)行化學(xué)機(jī)械拋光步驟，去除該介電層表面的部分該銅金屬層，以形 成該銅鑲嵌結(jié)構(gòu)。
6. 如權(quán)利要求5所述的工藝，其中該熱處理是用以移除該化學(xué)機(jī)械拋 光步驟后殘余的不純物。
7. 如權(quán)利要求1所述的工藝，其中該熱處理的溫度范圍為200~600°C。
8. 如權(quán)利要求7所述的工藝，其中該熱處理的溫度范圍為250 ~ 450°C 。
9. 如權(quán)利要求1所述的工藝，其中該熱處理的時(shí)間范圍為1秒~600秒。
10. 如權(quán)利要求9所述的工藝，其中該熱處理的時(shí)間范圍為10秒~60秒。
11. 如權(quán)利要求l所述的工藝，其中該熱處理是于一操作壓力下進(jìn)行， 且該操作壓力的范圍為1.0-760托。
12. 如4又利要求11所述的工藝，其中該熱處理中還包4舌氮?dú)饣蚨栊詺?體用以提供該操作壓力。
13. 如權(quán)利要求12所述的工藝，其中該些氣體的氣體流量為100-10,000每分4f標(biāo)準(zhǔn)毫升。
14. 如權(quán)利要求11所述的工藝，其中該熱處理中還包括氧化氣體用以 提供該操作壓力。
15. 如權(quán)利要求14所述的工藝，其中該些氣體的氣體流量為100-10,000每分鐘標(biāo)準(zhǔn)毫升。
16. 如權(quán)利要求1所述的工藝，其中該熱處理是于熱爐管、快速加熱工 藝反應(yīng)室、熱墊板、等離子體增強(qiáng)化學(xué)氣相沉積工藝反應(yīng)室、或次大氣壓 化學(xué)氣相沉積工藝反應(yīng)室中進(jìn)行。
17. 如權(quán)利要求1所述的工藝
18. 如權(quán)利要求1所述的工藝 以原^f立方式進(jìn)4亍。
19. 如權(quán)利要求1所述的工藝 以非原位方式進(jìn)行。
20. 如權(quán)利要求1所述的工藝 或氫的等離子體進(jìn)行處理。
21. 如權(quán)利要求1所述的工藝 基底表面形成保護(hù)蓋層。
22. 如權(quán)利要求21所述的工藝，其中該保護(hù)蓋層包括氮化硅或碳化硅。
23. —種銅鑲嵌工藝，包括提供基底，包括有介電層設(shè)于該基底的表面； 形成至少一銅鑲嵌結(jié)構(gòu)于該介電層內(nèi)； 對(duì)該基底表面進(jìn)行氧化等離子體處理；以及 對(duì)該銅鑲嵌結(jié)構(gòu)的表面進(jìn)行還原等離子體處理。
24. 如權(quán)利要求23所述的工藝，其中該介電層是由介電常數(shù)低于3.5 的低介電常數(shù)材料所構(gòu)成。
25. 如權(quán)利要求23所述的工藝，其中該介電層還包括含碳氧化物或成 孔材料。
26. 如權(quán)利要求23所述的工藝，其中該介電層是藉由等離子體增強(qiáng)化 ,其中該熱處理為循環(huán)處理。，其中該熱處理與該還原等離子體處理是，其中該熱處理與該還原等離子體處理是,其中該還原等離子體處理是利用含有氨,還包括于該還原等離子體處理后，于該學(xué)氣相沉積方法或41轉(zhuǎn)涂布方法形成于該基底上。
27. 如權(quán)利要求23所述的工藝，其中該形成該銅鑲嵌結(jié)構(gòu)于該介電層 內(nèi)的步驟還包括于該介電層上形成該銅鑲嵌結(jié)構(gòu)的開口圖案；于該基底上形成擴(kuò)散阻障層，且該擴(kuò)散阻障層覆蓋該開口圖案的底部 與側(cè)壁表面；于該擴(kuò)散阻障層上形成銅金屬層，該銅金屬層填滿該開口圖案； 進(jìn)行化學(xué)機(jī)械拋光步驟，去除該介電層表面的部分該銅金屬層，以形 成該銅鑲嵌結(jié)構(gòu)。
28. 如權(quán)利要求27所述的工藝，其中該氧化等離子體處理是用以移除 該化學(xué)機(jī)械拋光步驟后殘余的不純物。
29. 如權(quán)利要求23所述的工藝 氧的等離子體進(jìn)行處理。
30. 如權(quán)利要求23所述的工藝 氨或氬的等離子體進(jìn)行處理。
31. 如權(quán)利要求23所述的工藝 離子體處理是進(jìn)行于同 一反應(yīng)室。
32. 如權(quán)利要求23所述的工藝 離子體處理是進(jìn)行于不同反應(yīng)室。
33. 如權(quán)利要求23所述的工藝 理后，于該基底表面形成保護(hù)蓋層。
34. 如權(quán)利要求33所述的工藝，其中該保護(hù)蓋層包括氮化硅或碳化硅。
35. —種銅鑲嵌工藝，包括提供基底，包括有介電層設(shè)于該基底的表面； 形成至少一銅鑲嵌結(jié)構(gòu)于該介電層內(nèi)； 對(duì)該基底的表面進(jìn)行紫外光處理；以及 對(duì)該銅鑲嵌結(jié)構(gòu)的表面進(jìn)行還原等離子體處理。
36. 如權(quán)利要求35所述的工藝，其中該介電層是由介電常數(shù)低于3.5 的低介電常數(shù)材料所構(gòu)成。
37. 如權(quán)利要求35所述的工藝，其中該介電層還包括含碳氧化物或成 孔材料。,其中該氧化等離子體處理是利用含有 ，其中該還原等離子體處理是利用含有 ,其中該氧化等離子體處理與該還原等 ，其中該氧化等離子體處理與該還原等 ，還包括一步驟，于該還原等離子體處學(xué)氣相沉積方法或41轉(zhuǎn)涂布方法形
38. 如權(quán)利要求35所述的工藝，其中該介電層是藉由等離子體增強(qiáng)化 學(xué)氣相沉積方法或旋轉(zhuǎn)涂布方法形成于該基底上。
39. 如權(quán)利要求35所述的工藝，其中該形成該銅鑲嵌結(jié)構(gòu)于該介電層 內(nèi)的步驟還包括于該介電層上形成該銅鑲嵌結(jié)構(gòu)的開口圖案；于該基底上形成擴(kuò)散阻障層，且該擴(kuò)散阻障層覆蓋該開口圖案的底部 與側(cè)壁表面；于該擴(kuò)散阻障層上形成銅金屬層，該銅金屬層填滿該開口圖案； 進(jìn)行化學(xué)機(jī)械拋光步驟，去除該介電層表面的部分該銅金屬層，以形 成該銅鑲嵌結(jié)構(gòu)。
40. 如權(quán)利要求39所述的工藝，其中該紫外光處理是用以移除該化學(xué) 機(jī)械拋光步驟后殘余的不純物。
41. 如權(quán)利要求35所述的工藝，其中該紫外光處理與該還原等離子體 處理是以原位方式進(jìn)行。
42. 如權(quán)利要求35所述的工藝，其中該紫外光處理與該還原等離子體 處理是以非原位方式進(jìn)行。
43. 如權(quán)利要求35所述的工藝，其中該還原等離子體處理是利用含有 氨或氫的等離子體進(jìn)行處理。
44. 如權(quán)利要求35所述的工藝，還包括于該還原等離子體處理后，于 該基底表面形成保護(hù)蓋層。
45. 如權(quán)利要求44所述的工藝，其中該保護(hù)蓋層包括氮化硅或碳化硅。
全文摘要
一種銅鑲嵌工藝，包括提供一基底，該基底包括有一介電層設(shè)于其表面、形成至少一銅鑲嵌結(jié)構(gòu)于該介電層內(nèi)、對(duì)該基底進(jìn)行一熱處理以移除銅鑲嵌工藝殘余的不純物、以及對(duì)該銅鑲嵌結(jié)構(gòu)的表面進(jìn)行一還原等離子體處理以還原該銅鑲嵌結(jié)構(gòu)，達(dá)到改善銅鑲嵌結(jié)構(gòu)的目的。
文檔編號(hào)H01L21/768GK101123215SQ20061011075
公開日2008年2月13日 申請(qǐng)日期2006年8月11日 優(yōu)先權(quán)日2006年8月11日
發(fā)明者蘇世芳, 賴國(guó)智, 陳哲明, 陳孟祺, 陳新興, 陳美玲 申請(qǐng)人:聯(lián)華電子股份有限公司