專利名稱：通過鑲嵌工藝制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實(shí)施例涉及一種半導(dǎo)體器件，更具體而言，涉及一種通過鑲嵌工藝(damascene process)制造半導(dǎo)體器件的方法。
背景技術(shù)：
作為制造半導(dǎo)體存儲(chǔ)器件的一個(gè)示例性工藝，首先形成位線，隨后形成存儲(chǔ)節(jié)點(diǎn)接觸插塞。例如，位線以線的形式被圖案化，并且隨后形成孔型接觸掩模，接著通過刻蝕以形成接觸孔，在其中形成存儲(chǔ)節(jié)點(diǎn)接觸掩模。然而，隨著半導(dǎo)體器件集成密度的增加，用于形成存儲(chǔ)節(jié)點(diǎn)接觸插塞的區(qū)域減少，并且存儲(chǔ)節(jié)點(diǎn)接觸插塞的高度變得更高，因而掩模光刻會(huì)具有限制。這樣的限制使執(zhí)行位線圖案化工藝與存儲(chǔ)節(jié)點(diǎn)接觸插塞工藝?yán)щy。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)實(shí)施例涉及一種制造半導(dǎo)體器件的方法，其可以在不執(zhí)行位線圖案化工藝的情況下形成位線并且可以在不使用孔型接觸掩模的情況下形成存儲(chǔ)節(jié)點(diǎn)接觸插塞。根據(jù)本發(fā)明的一個(gè)實(shí)施例，制造半導(dǎo)體器件的方法包括:在底層結(jié)構(gòu)之上形成通過多個(gè)溝槽來彼此隔離的多個(gè)隔離圖案；形成填充在溝槽中的多個(gè)導(dǎo)線；通過去除隔離圖案的第一部分來形成接觸孔，其中通過所述多個(gè)導(dǎo)線以及在去除隔離圖案的第一部分之后留下的隔離圖案的第二部分來限定接觸孔；以及形成填充在接觸孔中的插塞。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，制造半導(dǎo)體器件的方法包括在底層結(jié)構(gòu)之上形成通過多個(gè)第一溝槽來彼此隔離的多個(gè)犧牲圖案；形成填充在第一溝槽中的多個(gè)導(dǎo)線；通過去除部分犧牲圖案來形成第二溝槽，其中犧牲圖案作為整體沿與導(dǎo)線交叉的方向延伸；形成填充在第二溝槽中的隔離圖案；通過去除犧牲圖案來形成接觸孔，其中通過所述多個(gè)導(dǎo)線與隔離圖案來限定接觸孔；以及形成填充在接觸孔中的插塞。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，制造半導(dǎo)體器件的方法包括:在底層結(jié)構(gòu)之上形成通過多個(gè)第一溝槽來彼此隔離的多個(gè)犧牲圖案；形成填充在所述多個(gè)第一溝槽中的多個(gè)導(dǎo)線；通過去除部分犧牲圖案來形成多個(gè)第一孔，其中犧牲圖案作為整體沿與導(dǎo)線交叉的方向延伸；形成填充在多個(gè)第一孔中的隔離圖案；通過去除犧牲圖案來形成接觸孔，其中通過所述多個(gè)導(dǎo)線與隔離圖案來限定接觸孔；形成在接觸孔的側(cè)壁上形成具有空隙的間隔件；以及形成填充在接觸孔中的插塞。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，制造半導(dǎo)體器件的方法包括在底層結(jié)構(gòu)之上形成絕緣層與刻蝕停止層；在刻蝕停止層上形成通過多個(gè)第一溝槽來彼此隔離的多個(gè)犧牲圖案；形成填充在多個(gè)第一溝槽中的多個(gè)位線；通過去除部分犧牲圖案來形成多個(gè)第一孔，其中犧牲圖案作為整體沿與導(dǎo)線交叉的方向延伸；形成填充在多個(gè)第一孔中的隔離圖案；通過去除犧牲圖案來形成接觸孔，其中通過所述多個(gè)位線與隔離圖案來限定接觸孔；在接觸孔的底部刻蝕絕緣層與刻蝕停止層；刻蝕絕緣層暴露出來的側(cè)壁；以及形成填充在接觸孔中的存儲(chǔ)節(jié)點(diǎn)接觸插塞。


圖1A至IH是示出根據(jù)本發(fā)明第一實(shí)施例的制造半導(dǎo)體器件的方法的俯視圖。圖2A至2H、3A至3H以及4A至4H是分別沿著圖1A至IH的線A-A^ ,B-Bi以及C-C,的截面圖。圖5A至5F是示出根據(jù)本發(fā)明第二實(shí)施例的制造半導(dǎo)體器件的方法的俯視圖。圖6A至6F、7A至7F以及8A至8F是分別沿著圖5A至5F的線A-A^ ,B-Bi以及C-C,的截面圖。
具體實(shí)施例方式下面將參照 附圖更詳細(xì)地描述本發(fā)明的示例性實(shí)施例。但是，本發(fā)明可以以不同的方式實(shí)施，而不應(yīng)解釋為限定為本發(fā)明所列的實(shí)施例。確切地說，提供這些實(shí)施例是為了使本說明書充分與完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在說明書中，相同的附圖標(biāo)記在本發(fā)明的不同附圖與實(shí)施例中表示相同的部分。附圖并非一定按比例繪制，在某些情況下，為了清楚地示出實(shí)施例的特征可能對(duì)比例做夸大處理。當(dāng)提及第一層在第二層“上”或在襯底“上”時(shí)，其不僅涉及第一層直接形成在第二層上或在襯底上的情況，還涉及在第一層與第二層之間或在第一層與襯底之間存在第三層的情況。圖1A至IH是示出根據(jù)本發(fā)明的第一實(shí)施例的一種制造半導(dǎo)體器件的方法的俯視圖。圖2A至2H、3A至3H以及4A至4H是分別沿著圖1A至IH的線A-A^ ,B-Bi以及C-C'的截面圖。如圖1A、2A、3A以及4A所示，形成底層結(jié)構(gòu)21。底層結(jié)構(gòu)21或者可以包括由單晶娃、多晶娃、場(chǎng)氧化物層、場(chǎng)氮化物層、著陸插塞(landing plug)等組成的多個(gè)圖案,或者可以包括絕緣層。例如，底層結(jié)構(gòu)21可以包括具有被器件隔離層限定的有源區(qū)的半導(dǎo)體襯底。此外，著陸插塞可以形成在有源區(qū)上。著陸插塞可以被層間絕緣層絕緣。刻蝕停止層22形成在底層結(jié)構(gòu)上?？涛g停止層22可以包括氧化物、氮化物等。多個(gè)第一犧牲層圖案23形成在刻蝕停止層22上。第一犧牲層圖案23可以包括氧化物或氧化硅?？紤]到隨后形成的圖案的高度來控制第一犧牲層圖案23的厚度。這里，隨后形成的圖案可以包括位線、存儲(chǔ)節(jié)點(diǎn)接觸插塞等。可以使用第一掩模圖案24刻蝕第一犧牲層圖案23。第一掩模圖案24是線/間隔(L/S)圖案。更具體地說，第一掩模圖案24是線的形式并且在線之間具有間隔。第一掩模圖案24可以包括光致抗蝕劑圖案與硬掩模圖案。此外，可以使用光致抗蝕劑圖案來圖案化第一掩模圖案24。如果使用硬掩模，則硬掩?？梢跃哂卸鄬咏Y(jié)構(gòu)。多層硬掩?？梢杂啥嗑Ч?、SiON、氧化物、碳化合物或其組合組成。第一掩模圖案24可以是用于存儲(chǔ)節(jié)點(diǎn)接觸部的掩模圖案。例如，第一掩模圖案24可以包括要形成存儲(chǔ)節(jié)點(diǎn)接觸部的一部分，以及可以通過開放的溝槽在存儲(chǔ)節(jié)點(diǎn)接觸插塞之間形成絕緣部分。為了形成第一犧牲層圖案23，可以使用SPT (間隔件圖案化技術(shù))工藝。SPT工藝能使線與間隔的數(shù)量增加到兩倍。第一掩模圖案24的形狀可以轉(zhuǎn)移到第一犧牲層圖案23。因此，第一犧牲層圖案23可以是線/間隔圖案。通過在刻蝕停止層上首先形成第一犧牲層以及隨后使用第一掩模圖案24作為刻蝕掩模來刻蝕第一犧牲層，形成第一犧牲層圖案23。在刻蝕工藝中，相對(duì)于刻蝕停止層22，第一犧牲層具有高刻蝕選擇性以致刻蝕停止在刻蝕停止層22，并且第一犧牲層圖案23具有垂直刻蝕形狀。例如，當(dāng)?shù)谝粻奚鼘訄D案23由氧化物組成，而刻蝕停止層22由氮化物組成時(shí)，基于CxFy(x = 3 5，y = 5 8)諸如C4F6、C4F、或C5F8的氣體被用作刻蝕氣體。此夕卜，基于CHxFyU = I 5，y = O 8)諸如CH2F2或CH3F的氣體或者諸如COS、O2或SiCl4的氣體可以添加作為輔助氣體，或者可以添加Ar或Xe氣體以穩(wěn)定等離子體并且提高刻蝕選擇性。此外，可以使用ICP(電感性耦合等離子體)或ECR(電子回旋共振)系統(tǒng)執(zhí)行刻蝕工藝以防止條紋。另外，50w-500w的偏置功率可以用于刻蝕工藝以形成條紋并且實(shí)現(xiàn)垂直刻蝕形狀。如圖1B、2B、3B以及4B所示，去除第一掩模圖案24。隔離層25形成在第一犧牲層圖案23與刻蝕停止層22之上，以填充第一犧牲層圖案23之間的溝槽。隔離層可以包括相對(duì)于第一犧牲層圖案23具有刻蝕選擇性的材料。例如，如果第一犧牲層圖案23包括氧化物，則隔離層25可以包括氮化物。隔離層25可以用于位線之間的絕緣。此外，隔離層25可以在存儲(chǔ)節(jié)點(diǎn)接觸插塞之間絕緣。如圖1C、2C、3C與4C所示，第二掩模圖案26形成在隔離層25上。第二掩模圖案26是線/間隔(L/S)圖案。第二掩模圖案26可以包括光致抗蝕劑圖案與硬掩模圖案。如果第二掩模圖案26包括硬掩模，則硬掩?？梢允褂霉庵驴刮g劑圖案來圖案化。硬掩?？梢跃哂卸鄬咏Y(jié)構(gòu)。多層硬掩?？梢杂啥嗑Ч?、SiON、氧化物、碳化合物或其組合組成。第二掩模圖案26可以是用于位線的掩模圖案。例如，第二掩模圖案26可以包括要形成位線的部分，并且位線之間的絕緣部分被線覆蓋。第二掩模圖案26可以與圖1A所示的第一掩模圖案24正交。使用第二掩模圖案26作為刻蝕掩模來刻蝕隔離層25。隨后，在隔離層25之下的第一犧牲層圖案23被刻蝕。因此，形成初步隔離圖案25A與犧牲圖案23A。第二掩模圖案26的形狀可以轉(zhuǎn)移到初步隔離圖案25A。因此，初步隔離圖案25A可以是線/間隔圖案。因?yàn)榈诙谀D案26與第一犧牲層圖案23交叉，當(dāng)俯視時(shí)犧牲層圖案23A具有正方形形狀。因此，初步隔離圖案25A與底層犧牲圖案23A交疊。為了形成初步隔離圖案25A，可以使用SPT(間隔件圖案化技術(shù))工藝。SPT工藝使線與間隔的數(shù)量能增加到兩倍。此外，可以使用ICP(電感性耦合等離子體)或ECR(電子回旋共振)系統(tǒng)來執(zhí)行刻蝕工藝以防止條紋。另外，50w-500w的偏置功率可以用于刻蝕工藝中以形成條紋并且實(shí)現(xiàn)垂直刻蝕形狀。在刻蝕工藝之后形成溝槽100。溝槽100也稱為“鑲嵌圖案”。如圖1D、2D、3D以及4D所示，第二掩模圖案26被去除。首先，間隔件層27可以形成在溝槽100中以及初步隔離圖案25A上。隨后，第二犧牲層圖案28填充溝槽100并且形成在間隔件層27上以及間隔件層27之間。第二犧牲層圖案28可以包括旋涂碳(SOC)。第二犧牲層圖案28可以通過施加旋涂碳來形成，接著平坦化。如圖1E、2E、3E以及4E所示，第三掩模圖案29形成在包括第二犧牲層圖案28的所得結(jié)構(gòu)之上。第三掩模圖案29可以包括光致抗蝕劑圖案。第三掩模圖案29可以是線/間隔圖案。例如，第三掩模圖案29可以與初步隔離圖案25A正交。第三掩模圖案29是用于開放位線接觸區(qū)的掩模圖案。因此，第三掩模圖案29可以稱作為“位線接觸掩模圖案”并且可以是BLC線掩模圖案。第三掩模圖案29可以被形成以開放位線接觸區(qū)以及覆蓋存儲(chǔ)節(jié)點(diǎn)接觸插塞區(qū)。使用第三掩模圖案29作為刻蝕掩模，第二犧牲層圖案28與間隔件層27被刻蝕。因此，位線接觸區(qū)的第二犧牲層圖案28與間隔件層27被刻蝕，以暴露底層結(jié)構(gòu)21的表面30。盡管初步隔離圖案25A的一部分可以通過第三掩模圖案29被暴露出來，但是初步隔離圖案25A不被刻蝕。更具體而言，相對(duì)于第二犧牲層圖案28，初步隔離圖案25A具有刻蝕選擇性。間隔件層27保留在要形成存儲(chǔ)節(jié)點(diǎn)接觸插塞的區(qū)域。其余的間隔件層27A在位線與存儲(chǔ)節(jié)點(diǎn)接觸插塞之間提供絕緣。其余的間隔件層27A成為“位線間隔件”27A。底層結(jié)構(gòu)的表面30用作“位線接觸區(qū)”30。如圖1F、2F、3F以及4F所示，第三掩模圖案29被去除。接著，其余的第二犧牲層圖案28被去除。因此，溝槽(圖2C中的100)再次被暴露出來，并且在每個(gè)溝槽底部的位線接觸區(qū)30被暴露出來。溝槽100中的每一個(gè)被部分地填充，以形成與位線接觸區(qū)30接觸的位線31。在形成位線31之后，形成填充在位線31以上的溝槽100的位線硬掩模32。形成溝槽100并且隨后在溝槽100中填充位線31的上述工藝稱作為鑲嵌工藝。位線31與位線硬掩模32以下面的方式形成。首先，導(dǎo)電層形成在包括位線間隔件27A的所得結(jié)構(gòu)之上，以填充溝槽100。隨后，順序執(zhí)行CMP工藝與回蝕工藝。位線31可以包括包含金屬的材料。位線31可以由多晶硅、CVD TiN, PVD TiN, PVD Co、CVD W、PVD W 或其組合組成。隨后形成位線硬掩模32。位線硬掩模32填充在位線31以上的溝槽100。為了形成位線硬掩模32，可以執(zhí)行CMP工藝或回蝕工藝。執(zhí)行CMP工藝直到犧牲圖案23A暴露在A-A'方向與B-B'方向上。結(jié)果，初步隔離圖案25A的頂部被平坦化，并且隔離圖案25B保留在犧牲圖案23A之間。位線硬掩模32可以包括氮化物。當(dāng)位線31與位線硬掩模32如上述形成時(shí)，位線31被位線硬掩模32與位線間隔件27A包圍。因此，使位線31與在位線31以上要形成的電容器以及存儲(chǔ)節(jié)點(diǎn)接觸插塞絕緣。此外，存儲(chǔ)節(jié)點(diǎn)接觸插塞將在被正方形犧牲圖案23A限定的區(qū)域中形成，其通過絕緣圖案25B以及位線間隔件27A彼此絕緣。如圖1G、2G、3G以及4G所示，犧牲圖案23A被有選擇地去除。可以通過濕法刻蝕來去除犧牲圖案23A。隔離圖案25B不被去除，因?yàn)橄鄬?duì)于犧牲圖案23A，隔離圖案25B具有刻蝕選擇性。當(dāng)犧牲圖案23A被去除時(shí)，刻蝕停止層22被暴露出來。如果犧牲圖案23A包括氧化物并且隔離圖案25B包括氮化物，則使用當(dāng)氧化物層被濕法刻蝕時(shí)相對(duì)于氮化物層具有高刻蝕比的刻蝕溶液來執(zhí)行刻蝕工藝。例如，可以使用BOE(緩沖氧化物刻蝕劑)、HF (氫氟酸)或稀釋的HF。
為了去除犧牲圖案23A，除了濕法刻蝕以外可以使用干法刻蝕。例如，基于CxFy(x=3 5，y = 5 8)諸如C4F6、C4F或C5F8的氣體被用作刻蝕氣體。此外，可以添加基于CHxFy(x = I 5，y = O 8)諸如CH2F2或CH3F的氣體、或者諸如C0S、02或SiCl4的氣體，或者可以添加Ar或Xe氣體以穩(wěn)定等離子體并且提高刻蝕選擇性。當(dāng)犧牲圖案23A如上述被去除時(shí)，形成用于存儲(chǔ)節(jié)點(diǎn)接觸插塞的間隔。這些間隔被稱作為存儲(chǔ)節(jié)點(diǎn)接觸孔101。隨后，刻蝕停止層22在存儲(chǔ)節(jié)點(diǎn)接觸孔101的底部被刻蝕，以暴露出底層結(jié)構(gòu)21的表面。如圖1H、2H、3H以及4H所示，存儲(chǔ)節(jié)點(diǎn)接觸插塞33形成在存儲(chǔ)節(jié)點(diǎn)接觸孔中。經(jīng)由一系列工藝形成存儲(chǔ)節(jié)點(diǎn)接觸插塞33，這些工藝包括犧牲圖案的形成、隔離圖案的形成、犧牲圖案的去除、以及存儲(chǔ)節(jié)點(diǎn)接觸孔101的填充。這一系列工藝稱作為鑲嵌工藝。更具體而言，不用必須使用孔型接觸掩模就可以形成存儲(chǔ)節(jié)點(diǎn)接觸插塞33。為了形成存儲(chǔ)節(jié)點(diǎn)接觸插塞33，導(dǎo)電層被沉積以填充存儲(chǔ)節(jié)點(diǎn)接觸孔101。在存儲(chǔ)節(jié)點(diǎn)接觸孔101中沉積導(dǎo)電層之后，可以使用CMP工藝或回蝕工藝來執(zhí)行隔離工藝。通過執(zhí)行隔離工藝形成存儲(chǔ)節(jié)點(diǎn)接觸插塞33。存儲(chǔ)節(jié)點(diǎn)接觸插塞33具有通過位線間隔件27A與隔離圖案25B來絕緣的正方形接觸形狀。存儲(chǔ)節(jié)點(diǎn)接觸插塞33可以由多晶硅、CVD TiN, PVD TiN, PVD Co、CVD W、PVDff或
其組合組成。根據(jù)上述第一實(shí)施例，使用鑲嵌工藝形成位線31與存儲(chǔ)節(jié)點(diǎn)接觸插塞33。圖5A至圖5F是示出根據(jù)本發(fā)明的第二實(shí)施例的制造半導(dǎo)體器件的方法的俯視圖。圖6A至6F、7A至7F 以及8A至8F是分別沿著圖5A至5F的線A-A^ ,B-Bi以及C-C'的截面圖。如圖5A、6A、7A以及8A所示，形成底層結(jié)構(gòu)41。底層結(jié)構(gòu)或者可以包括由單晶硅、多晶硅、場(chǎng)氧化物層、場(chǎng)氮化物層、著陸插塞等組成的多個(gè)圖案，或可以包括絕緣層。例如，底層結(jié)構(gòu)41可以包括具有由器件隔離層限定的有源區(qū)的半導(dǎo)體襯底。此外，著陸插塞可以形成在有源區(qū)上?？梢酝ㄟ^層間絕緣層來絕緣著陸插塞。第一絕緣層42與第二絕緣層43形成在底層結(jié)構(gòu)41上。第一絕緣層42可以包括氧化物層，以及第二絕緣層43可以包括氮化物層。通過濕法刻蝕來刻蝕第一絕緣層42，從而刻蝕的第一絕緣層42增加存儲(chǔ)節(jié)點(diǎn)接觸插塞與有源區(qū)之間的接觸區(qū)。第二絕緣層43用作刻蝕停止層。第二絕緣層43與第一絕緣層42被刻蝕以形成位線接觸孔。位線接觸間隔件44形成在位線接觸孔的側(cè)壁上，以及在形成位線接觸間隔件44之后，位線接觸插塞45形成在位線接觸孔中。硬掩模層可以用來形成位線接觸孔，并且可以通過位線接觸掩模被圖案化。位線接觸掩?？梢杂晒庵驴刮g劑層組成。硬掩模層可以包括非晶碳層與氮氧化硅。位線接觸間隔件44可以包括氮化物層。位線接觸插塞45可以包括T1、TiN、WN、WSix、W等。為了形成位線接觸插塞45，用于位線接觸插塞的導(dǎo)電層被沉積，并且可以隨后執(zhí)行回蝕或CMP工藝。位線接觸間隔件44可以被省略。在形成位線接觸插塞45的第二絕緣層43上，形成犧牲層圖案46。犧牲層圖案46通過溝槽48彼此隔離。犧牲層圖案46可以包括氧化物或氧化硅?？紤]到隨后形成的圖案的高度來控制犧牲層圖案46的厚度。這里，隨后形成的圖案可以包括位線或存儲(chǔ)節(jié)點(diǎn)接觸插塞?？梢允褂镁哂芯€/間隔(L/S)圖案形狀的第一掩模圖案47作為刻蝕掩模來形成犧牲層圖案46。第一掩模圖案47的形狀可以轉(zhuǎn)移到犧牲層圖案46。因此，犧牲層圖案46可以是線/間隔圖案。第一掩模圖案47是線的形式并且在線之間具有間隔。第一掩模圖案47可以包括光致抗蝕劑圖案與硬掩模圖案?？梢允褂霉庵驴刮g劑圖案來圖案化硬掩模。硬掩?？梢跃哂卸鄬咏Y(jié)構(gòu)。多層硬掩?？梢杂啥嗑Ч?、SiON、氧化物、碳化合物或其組合組成。第一掩模圖案47可以稱作位線掩模。例如，可以形成第一掩模圖案47，使得位線之間的絕緣部分通過線來覆蓋，以及一部分可以通過開放其中要形成位線的間隔來形成。為了形成犧牲層圖案46，可以使用SPT(間隔件圖案化技術(shù))工藝，SPT工藝能使線與間隔件的數(shù)量增加到兩倍。在形成犧牲層圖案46的刻蝕工藝中，相對(duì)于氮化物層，犧牲層圖案46具有高刻蝕選擇性以致刻蝕停止在第二絕緣層43，并且所得犧牲層圖案具有垂直刻蝕形狀?？梢允褂肅CP(電容性耦合等離子體)系統(tǒng)以形成垂直刻蝕形狀。如果犧牲層圖案46由氧化物組成并且第二絕緣層43由氮化物組成，則基于CxFy (X = 3 5，y = 5 8)諸如C4F6X4F或C5F8的氣體被用作刻蝕氣體。此外，可以添加基于CHxFyU = I 5，y = O 8)諸如CH2F2或CH3F的氣體或者諸如COS、O2或SiCl4的氣體作為輔助氣體，或者可以添加Ar或Xe氣體以穩(wěn)定等離子體并且提高刻蝕選擇性。此外，可以使用ICP(電感性耦合等離子體)或ECR(電子回旋共振)系統(tǒng)來執(zhí)行刻蝕以防止條紋。另外，50w-500w的偏置功率可以用于形成條紋并且實(shí)現(xiàn)垂直刻蝕形狀。如圖5B、6B、7B以及8B所示，第一掩模圖案47被去除。位線間隔件49形成在犧牲層圖案46的側(cè)壁上。位線間隔件49可以包括氮化物層。為了形成位線間隔件49，氮化物層可以被沉積，并且可以隨后執(zhí)行回蝕工藝。除了氮化物層以外，具有氧化物層、氧化物層/氮化物層的雙層、氮化物層/氧化物層/氮化物層的三層、或氮化物層/空隙/氮化物層結(jié)構(gòu)的間隔件可以形成為位線間隔件49，以減少位線寄生電容(Cb)。填充溝槽48 —部分的位線50形成在包括位線間隔件49的所得結(jié)構(gòu)之上。為了形成位線50，導(dǎo)電層被填充，并且隨后順序執(zhí)行CMP工藝與回蝕工藝。位線50可以包括包含金屬的材料。位線50可以由CVD TiN, PVD TiN, PVD Co、CVD W、PVD W、或其組合組成。在回蝕工藝中，可以使用Cl2、NF3> SF6, HBr, Ar、O2或CF4氣體來執(zhí)行干法刻蝕?？蛇x地，可以使用硫酸或過氧化氫執(zhí)行濕法刻蝕，或者可以執(zhí)行干法刻蝕與濕法刻蝕的組合。形成位線50之后，形成位線硬掩模51。位線硬掩模51填充在位線50以上的溝槽48。為了形成位線硬掩模51，可以執(zhí)行CMP工藝或回蝕工藝。如上所述，使用第一掩模圖案47形成犧牲層圖案46的工藝與填充位線50的工藝稱作鑲嵌位線工藝。如圖5C、6C、7C以及8C所示，形成第二掩模圖案52。第二掩模圖案是線/間隔(L/S)圖案。第二掩模圖案52可以包括光致抗蝕劑圖案和硬掩模。如果第二掩模圖案52包括硬掩模，則可以使用光致抗蝕劑圖案來圖案化硬掩模。硬掩模可以具有多層結(jié)構(gòu)。多層硬掩模可以由多晶硅、SiON、氧化物、碳化合物或其組合組成。第二掩模圖案52可以是用于位線的掩模圖案。例如，形成第二掩模圖案52，使得其中要形成存儲(chǔ)節(jié)點(diǎn)接觸插塞的一部分通過線來覆蓋，并且通過間隔來開放存儲(chǔ)節(jié)點(diǎn)接觸插塞之間的絕緣部分。第二掩模圖案52可以與圖6A、7A以及8A所示的第一掩模圖案46正交。使用第二掩模圖案52作為刻蝕掩模，形成犧牲層圖案46。結(jié)果，形成犧牲層圖案46A并且通過孔46B彼此隔離。當(dāng)刻蝕犧牲層圖案46時(shí)，基于CxFy (x = 3 5，y = 5 8)諸如C4F6、C4F或C5F8的氣體被用作刻蝕氣體。此外，可以添加基于CHxFyU = I 5，y=O 8)諸如CH2F2或CH3F的氣體或者諸如COS、O2或SiCl4的氣體作為輔助氣體，或者可以添加Ar或Xe氣體以穩(wěn)定等離子體并且提高刻蝕選擇性。此外，可以使用ICP(電感性耦合等離子體)或ECR(電子回旋共振)系統(tǒng)來執(zhí)行刻蝕工藝以防止條紋。另外，可以使用50w-500w的偏置功率來執(zhí)行刻蝕工藝，以形成條紋并且實(shí)現(xiàn)垂直刻蝕形狀。孔46B是正方形孔。如圖 、6D、7D以及8D所示，去除第二掩模圖案52。隔離層53形成在包括犧牲層圖案46A與孔46B的所得結(jié)構(gòu)之上，以填充在犧牲層圖案46A之間的孔46B，并且在形成隔離層53之后執(zhí)行平坦化工藝。隔離層53可以包括相對(duì)于犧牲層圖案46A具有刻蝕選擇性的材料。如果犧牲層圖案46A包括氧化物，則隔離層53可以包括氮化物。隔離層53可以在位線之間絕緣。另外，隔離層53可以在存儲(chǔ)節(jié)點(diǎn)接觸插塞之間絕緣。如圖5E、6E、7E以及8E所示，犧牲層圖案46A被有選擇地去除?？梢酝ㄟ^濕法刻蝕來去除犧牲層圖案。隔離層53不被刻蝕，因?yàn)槠湟誀奚鼘訄D案46A具有刻蝕選擇性。此夕卜，當(dāng)犧牲層圖案46A被去除時(shí)，第二絕緣層43被暴露出來。BOE (緩沖氧化物刻蝕劑)、HF或稀釋的HF可以用作刻蝕溶液，當(dāng)氧化物被濕法刻蝕時(shí)所述刻蝕溶液相對(duì)于氮化物層有高刻蝕選擇性。也可以通過干法刻蝕來去除犧牲層圖案46A。當(dāng)犧牲層圖案46A如上所述被去除時(shí)，形成用于存儲(chǔ)節(jié)點(diǎn)接觸插塞的間隔。這些間隔稱作存儲(chǔ)節(jié)點(diǎn)接觸孔54。在去除犧牲層圖案46A之后，氮化物層可以沉積到loA-150人的厚度，以形成氮化物層間隔件來阻止存儲(chǔ)節(jié)點(diǎn)接觸插塞與位線之間的短路。隨后，第二絕緣層43與第一絕緣層42被刻蝕，以暴露出底層結(jié)構(gòu)41的表面。隨后，第一絕緣層42的暴露出來的側(cè)壁被各向異性刻蝕。因此，可以使存儲(chǔ)節(jié)點(diǎn)接觸孔54的底部54A變寬，并且可以增加底層結(jié)構(gòu)41與存儲(chǔ)節(jié)點(diǎn)接觸插塞之間的接觸面積。如圖5F、6F、7F以及8F所示，導(dǎo)電層填充在存儲(chǔ)節(jié)點(diǎn)接觸孔54中，并且隨后執(zhí)行隔離工藝。結(jié)果，形成存儲(chǔ)節(jié)點(diǎn)接觸插塞55。當(dāng)執(zhí)行如上所述隔離工藝時(shí)，形成由間隔件層49以及隔離層53絕緣的、正方形的存儲(chǔ)節(jié)點(diǎn)接觸插塞55。存儲(chǔ)節(jié)點(diǎn)接觸插塞55可以由多晶硅、CVD TiN, PVD TiN, PVD Co、CVD W、PVD W 或其組合組成。如上所述，通過執(zhí)行使用第二掩模圖案52形成犧牲層圖案46A的工藝、填充隔離層53的工藝、形成存儲(chǔ)節(jié)點(diǎn)接觸插塞54的工藝以及填充存儲(chǔ)節(jié)點(diǎn)接觸插塞55的工藝，來形成存儲(chǔ)節(jié)點(diǎn)接觸插塞55。根據(jù)如上所述的第二實(shí)施例，使用鑲嵌工藝形成位線50。另外，使用鑲嵌工藝形成存儲(chǔ)節(jié)點(diǎn)接觸插塞55。更具體而言，使用第二掩模圖案52和鑲嵌工藝形成存儲(chǔ)節(jié)點(diǎn)接觸插塞55，而不是使用孔型接觸掩模形成存儲(chǔ)節(jié)點(diǎn)接觸插塞55。根據(jù)本發(fā)明的半導(dǎo)體器件可以包括在存儲(chǔ)器單元和存儲(chǔ)器單元陣列中。位線與字線可以基于與存儲(chǔ)器單元陣列連接的列譯碼器和行譯碼器施加的電壓來存儲(chǔ)或輸出數(shù)據(jù)。根據(jù)本發(fā)明的存儲(chǔ)器單元陣列可以包括在存儲(chǔ)器器件中。存儲(chǔ)器器件可以包括存儲(chǔ)器單元陣列、行譯碼器、列譯碼器以及讀出放大器。行譯碼器從存儲(chǔ)器單元陣列的字線中選擇與要執(zhí)行讀操作或?qū)懖僮鞯拇鎯?chǔ)單元一致的字線，并且行譯碼器傳輸字線選擇信號(hào)到半導(dǎo)體存儲(chǔ)器單元陣列。列譯碼器從存儲(chǔ)器單元陣列的位線中選擇與要執(zhí)行讀操作或?qū)懖僮鞯拇鎯?chǔ)單元一致的位線，并且列譯碼器傳輸位線選擇信號(hào)到存儲(chǔ)器單元。另外，讀出放大器感測(cè)通過行譯碼器和列譯碼器選擇并且存儲(chǔ)在存儲(chǔ)器單元中的數(shù)據(jù)。根據(jù)本發(fā)明的存儲(chǔ)器器件可以應(yīng)用于、但不限制于:DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)、SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)、快閃存儲(chǔ)器、FeRAM(鐵電隨機(jī)存取存儲(chǔ)器)、MRAM(磁性隨機(jī)存取存儲(chǔ)器)、PRAM (相變隨機(jī)存取存儲(chǔ)器)等。上述存儲(chǔ)器器件可以主用應(yīng)用于臺(tái)式計(jì)算機(jī)、筆記本型計(jì)算機(jī)以及用在服務(wù)器中的計(jì)算存儲(chǔ)器、以及各種規(guī)格的圖形存儲(chǔ)器和移動(dòng)存儲(chǔ)器。另外，存儲(chǔ)器器件不僅可以應(yīng)用于便攜式存儲(chǔ)介質(zhì)，諸如記憶棒、MMC, SD、CF、X維圖像卡以及USB閃存器件，而且可以應(yīng)用于各種數(shù)字應(yīng)用，包括MP3P、PMP、數(shù)碼相機(jī)、攝像機(jī)以及移動(dòng)電話。此外，存儲(chǔ)器器件可以應(yīng)用于半導(dǎo)體器件產(chǎn)品、MCP(多芯片封裝)、D0C(芯片上的磁盤)、嵌入式器件等。而且，存儲(chǔ)器器件也可以應(yīng)用在用于各種應(yīng)用的CIS (CMOS圖像傳感器)，包括手機(jī)照相機(jī)、網(wǎng)絡(luò)照相機(jī)、以及為醫(yī)學(xué)使用的小型攝影系統(tǒng)。根據(jù)本發(fā)明存儲(chǔ)器器件可以用在存儲(chǔ)器模塊中。存儲(chǔ)器器件包括安裝在模塊襯底上的多個(gè)存儲(chǔ)器器件、指令鏈路和數(shù)據(jù)鏈路，指令鏈路使存儲(chǔ)器器件能從外部控制器接收控制信號(hào)(地址信號(hào)、指令信號(hào)、或點(diǎn)擊信號(hào))，數(shù)據(jù)鏈路與存儲(chǔ)器器件連接以傳輸數(shù)據(jù)。這里，指令鏈路與數(shù)據(jù)鏈路能夠以與用于現(xiàn)有的半導(dǎo)體模塊的那些方式相同或相似的方式形成。在存儲(chǔ)器模塊中，存儲(chǔ)器器件可以安裝在模塊襯底的前側(cè)上，存儲(chǔ)器器件也可以安裝在模塊襯底的后側(cè)上。更具體而言，存儲(chǔ)器器件可以安裝在模塊襯底的一個(gè)或兩個(gè)側(cè)面上，并且安裝的存儲(chǔ)器器件的數(shù)量不限。另外，不具體限制模塊襯底的材料與結(jié)構(gòu)。根據(jù)本發(fā)明存儲(chǔ)器模塊可以用在存儲(chǔ)器系統(tǒng)中，存儲(chǔ)器系統(tǒng)包括至少一個(gè)具有多個(gè)安裝其上的存儲(chǔ)器器件的存儲(chǔ)器模塊和控制器，控制器在外部系統(tǒng)之間提供雙向接口以控制存儲(chǔ)器模塊的操作。根據(jù)本發(fā)明的存儲(chǔ)器系統(tǒng)可以用在電子單元中，電子單元包括存儲(chǔ)器系統(tǒng)和與其電連接的處理器。這里，處理器包括CPU (中央處理單元)、MPU(微處理器單元)、MCU (微控制器單元)、GPU (圖形處理單元)以及DSP (數(shù)字信號(hào)處理器)。這里，CPU或MPU是多個(gè)控制單元(CU)的形式，其以ALU(算術(shù)邏輯單元)讀取與分析指令以控制每個(gè)單元。如果處理器是CPU或MPU，則電子單元優(yōu)選地包括計(jì)算機(jī)器件或移動(dòng)設(shè)備。此外，GPU是用于圖形處理的CPU，用來計(jì)算具有小數(shù)點(diǎn)的數(shù)字并且用于在屏幕上實(shí)時(shí)繪制圖形。如果處理器是GPU，電子單元優(yōu)選地包括圖形器件。此外，DSP指如下處理器:其高速地將模擬信號(hào)(如聲音)轉(zhuǎn)換為數(shù)字信號(hào)并且計(jì)算術(shù)字信號(hào)，或再次將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)。DSP可以計(jì)算數(shù)字?jǐn)?shù)值。如果處理器是DSP，電子單元優(yōu)選地包括聲音和圖像器件。另外，處理器包括APU(加速處理器單元)，其具有CPU與GPU組合的形式并且執(zhí)行圖形卡的作用。根據(jù)本發(fā)明，使用鑲嵌工藝而并不使用孔型接觸掩模和位線刻蝕工藝來形成存儲(chǔ)節(jié)點(diǎn)接觸插塞和位線，由此提高高度集成半導(dǎo)體器件的制造產(chǎn)量。
盡管參照具體實(shí)施例描述了本發(fā)明，但是顯然對(duì)本領(lǐng)域技術(shù)人員而言，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神與范圍下，可以進(jìn)行各種變化與修改。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，所述方法包括: 在底層結(jié)構(gòu)之上，形成通過多個(gè)溝槽彼此隔離的多個(gè)隔離圖案； 形成填充在所述溝槽中的多個(gè)導(dǎo)線； 通過去除所述隔離圖案的第一部分來形成接觸孔，其中，通過所述多個(gè)導(dǎo)線以及在去除隔離圖案的第一部分之后留下的隔離圖案的第二部分來限定接觸孔；以及形成填充在所述接觸孔中的插塞。
2.如權(quán)利要求1所述的方法，其中，所述形成接觸孔包括: 在所述導(dǎo)線與所述隔離圖案之上，形成與所述導(dǎo)線正交的掩模圖案；以及 使用所述掩模圖案作為刻蝕掩模來刻蝕所述隔離圖案的第一部分。
3.如權(quán)利要求1所述的方法，其中，所述接觸孔具有正方形形狀。
4.如權(quán)利要求1所述的方法，其中，所述隔離圖案具有線的形式，每一個(gè)都包括第一層和相對(duì)于所述第一層具有刻蝕選擇性的第二層的層疊。
5.如權(quán)利要求4所述的方法，其中，所述第一層包括氮化物，并且所述第二層包括氧化物。
6.如權(quán)利要求4所述的方法，其中，在形成所述接觸孔時(shí)，通過濕法刻蝕或干法刻蝕來去除所述第二層。
7.如權(quán)利要求1所述的方法，其中，所述底層結(jié)構(gòu)包括有源區(qū)、半導(dǎo)體襯底與著陸插塞中的至少一個(gè)。
8.如權(quán)利要求1所述的方法，還包括: 在形成所述多個(gè)導(dǎo)線之前，在所述溝槽的側(cè)壁上形成間隔件。
9.如權(quán)利要求1所述的方法，其中，所述導(dǎo)線包括位線，并且所述插塞包括存儲(chǔ)節(jié)點(diǎn)接觸插塞。
10.一種制造半導(dǎo)體器件的方法，所述方法包括: 在底層結(jié)構(gòu)之上，形成通過多個(gè)溝槽彼此隔離的多個(gè)犧牲圖案； 形成填充在所述溝槽中的多個(gè)導(dǎo)線； 通過去除所述犧牲圖案的部分來形成第一孔，其中，所述犧牲圖案作為整體沿與導(dǎo)線交叉的方向延伸； 形成填充在所述第一孔中的隔離圖案； 通過去除所述犧牲圖案來形成接觸孔，其中，通過所述多個(gè)導(dǎo)線與所述隔離圖案來限定所述接觸孔；以及 形成填充在所述接觸孔中的插塞。
11.如權(quán)利要求10所述的方法，還包括: 在形成所述多個(gè)導(dǎo)線之前，在所述溝槽的側(cè)壁上形成間隔件。
12.如權(quán)利要求10所述的方法，其中，所述形成第一孔包括: 在所述導(dǎo)線與所述犧牲圖案之上，形成與所述導(dǎo)線正交的掩模圖案；以及 使用所述掩模圖案作為刻蝕掩模來刻蝕所述犧牲圖案。
13.如權(quán)利要求10所述的方法，其中，所述接觸孔與所述第一孔具有正方形形狀。
14.如權(quán)利要求10所述的方法，其中，所述犧牲圖案包括氧化物，并且所述隔離圖案包括氮化物。
15.如權(quán)利要求10所述的方法，其中，所述導(dǎo)線包括位線，并且所述插塞包括存儲(chǔ)節(jié)點(diǎn)接觸插塞。
16.一種制造半導(dǎo)體器件的方法，所述方法包括: 在底層結(jié)構(gòu)之上，形成通過多個(gè)溝槽彼此隔離的多個(gè)犧牲圖案； 形成填充在所述多個(gè)溝槽中的多個(gè)導(dǎo)線； 通過去除所述犧牲圖案的部分來形成多個(gè)第一孔，其中，所述犧牲圖案作為整體沿與導(dǎo)線交叉的方向延伸； 形成填充在所述多個(gè)第一孔中的隔離圖案； 通過去除所述犧牲圖案來形成接觸孔，其中，通過所述多個(gè)導(dǎo)線與所述隔離圖案來限定所述接觸孔； 在所述接觸孔的側(cè)壁上形成具有空隙的間隔件；以及 形成填充在所述接觸孔中的插塞。
17.如權(quán)利要求16所述的方法，其中，所述間隔件具有第一氮化物層與第二氮化物層之間的空隙。
18.如權(quán)利要求16所述的方法，其中，所述導(dǎo)線包括位線，并且所述插塞包括存儲(chǔ)節(jié)點(diǎn)接觸插塞。
19.如權(quán)利要求16所述的方法，其中，所述接觸孔具有正方形形狀。
20.一種制造半導(dǎo)體器件的方法，所述方法包括: 在底層結(jié)構(gòu)之上形成絕緣層與刻蝕停止層； 在所述刻蝕停止層上，形成通過多個(gè)溝槽彼此隔離的多個(gè)犧牲圖案； 形成填充在所述多個(gè)溝槽中的多個(gè)位線； 通過去除所述犧牲圖案的部分來形成多個(gè)第一孔，其中，所述犧牲圖案作為整體沿與導(dǎo)線交叉的方向延伸； 形成填充在所述多個(gè)第一孔中的隔離圖案； 通過去除所述犧牲圖案來形成接觸孔，其中，通過所述多個(gè)導(dǎo)線與所述隔離圖案來限定所述接觸孔； 在所述接觸孔的底部刻蝕所述刻蝕停止層與所述絕緣層； 刻蝕所述絕緣層的暴露出的側(cè)壁；以及 形成填充在所述接觸孔中的存儲(chǔ)節(jié)點(diǎn)接觸插塞。
21.如權(quán)利要求20所述的方法，其中，所述接觸孔具有正方形形狀。
22.如權(quán)利要求20所述的方法，其中，所述犧牲圖案與所述絕緣層包括氧化物，并且所述隔離圖案與所述刻蝕停止層包括氮化物。
全文摘要
一種制造半導(dǎo)體器件的方法，包括在底層結(jié)構(gòu)之上形成通過多個(gè)溝槽彼此隔離的多個(gè)隔離圖案；形成填充在所述溝槽中的多個(gè)導(dǎo)線，通過去除所述隔離圖案的第一部分來形成接觸孔，其中通過所述多個(gè)導(dǎo)線以及在去除隔離圖案的第一部分之后留下的隔離圖案的第二部分來限定接觸孔；以及形成填充在所述接觸孔中的插塞。
文檔編號(hào)H01L21/8239GK103165538SQ201210209370
公開日2013年6月19日 申請(qǐng)日期2012年6月25日 優(yōu)先權(quán)日2011年12月9日
發(fā)明者劉載善 申請(qǐng)人:海力士半導(dǎo)體有限公司