使用電阻式存儲(chǔ)器的具有保持力的存儲(chǔ)器單元的制作方法
【專利說(shuō)明】使用電阻式存儲(chǔ)器的具有保持力的存儲(chǔ)器單元
【背景技術(shù)】
[0001] 處理器和SoC(片上系統(tǒng))是功率受限的并且采用功率口控來(lái)"關(guān)斷"未在使用中的 塊（即，進(jìn)入邏輯塊的休眠狀態(tài)），從而節(jié)省了漏泄功率。傳統(tǒng)上，將塊切換到休眠狀態(tài)中需 要時(shí)間，W保存為正確的操作而必須保持的任何數(shù)據(jù)。該數(shù)據(jù)可W存儲(chǔ)在嵌入式存儲(chǔ)器陣 列中、觸發(fā)器中、W及鎖存器中，并且要花費(fèi)時(shí)間將該數(shù)據(jù)保存到"始終接通的"儲(chǔ)存器中， 并且當(dāng)再次向塊施加功率時(shí)也要花費(fèi)時(shí)間來(lái)恢復(fù)所存儲(chǔ)的數(shù)據(jù)。該數(shù)據(jù)的保存時(shí)間和恢復(fù) 時(shí)間限制了可W對(duì)塊進(jìn)行功率口控的頻繁程度，并且還會(huì)引起減少整體增益的功率損失。
[0002] 用于保存數(shù)據(jù)和恢復(fù)數(shù)據(jù)（即，內(nèi)容）的標(biāo)準(zhǔn)方法包含將數(shù)據(jù)移動(dòng)到始終被加電的 存儲(chǔ)器陣列中。替代地，狀態(tài)保持觸發(fā)器已經(jīng)用于:通過(guò)使觸發(fā)器的一部分隔離并且將觸發(fā) 器的該部分連接到始終接通的電源來(lái)將所需的數(shù)據(jù)本地保存在觸發(fā)器自身中。運(yùn)些觸發(fā)器 允許快速保存和恢復(fù)內(nèi)容，因?yàn)椴恍枰獙顟B(tài)（即，數(shù)據(jù))移動(dòng)到存儲(chǔ)器陣列中。然而，運(yùn)種 觸發(fā)器需要將始終接通的電源路由到每個(gè)狀態(tài)保持觸發(fā)器，并且即使在休眠模式期間觸發(fā) 器的部分也會(huì)消耗漏泄功率。
【附圖說(shuō)明】
[0003] 根據(jù)下文所給出的【具體實(shí)施方式】、并且根據(jù)本公開(kāi)內(nèi)容的各種實(shí)施例的附圖，將 更加充分地理解本公開(kāi)內(nèi)容的實(shí)施例，然而，【具體實(shí)施方式】和附圖不應(yīng)被看作將本公開(kāi)內(nèi) 容限制于具體實(shí)施例，而是僅用于解釋和理解。
[0004] 圖1是具有兩個(gè)MTJ(磁性隧道結(jié))的傳統(tǒng)保持觸發(fā)器。
[0005] 圖2A是根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的使用單個(gè)電阻式元件和靜態(tài)恢復(fù)方案的 具有保持力的存儲(chǔ)器單元。
[0006] 圖2B是根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的示出在圖2A的靜態(tài)恢復(fù)方案的恢復(fù)操作 期間的時(shí)序波形的圖。
[0007] 圖3是根據(jù)本公開(kāi)內(nèi)容的另一個(gè)實(shí)施例的使用單個(gè)電阻式元件和靜態(tài)恢復(fù)方案的 具有保持力的存儲(chǔ)器單元。
[000引圖4是根據(jù)本公開(kāi)內(nèi)容的另一個(gè)實(shí)施例的使用單個(gè)電阻式元件和靜態(tài)恢復(fù)方案的 具有保持力的存儲(chǔ)器單元。
[0009] 圖5A是根據(jù)本公開(kāi)內(nèi)容的另一個(gè)實(shí)施例的使用單個(gè)電阻式元件和動(dòng)態(tài)恢復(fù)方案 的具有保持力的存儲(chǔ)器單元。
[0010] 圖5B是根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的示出在圖5A的動(dòng)態(tài)恢復(fù)方案的恢復(fù)操作 期間的時(shí)序波形的圖。
[0011] 圖6是根據(jù)本公開(kāi)內(nèi)容的另一個(gè)實(shí)施例的使用單個(gè)電阻式元件和動(dòng)態(tài)讀取恢復(fù)方 案的具有保持力的存儲(chǔ)器單元。
[0012] 圖7是根據(jù)本公開(kāi)內(nèi)容的另一個(gè)實(shí)施例的使用單個(gè)電阻式元件和動(dòng)態(tài)恢復(fù)方案的 具有保持力的存儲(chǔ)器單元。
[0013] 圖8是根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的具有使用單個(gè)電阻式元件的具有保持力的 存儲(chǔ)器單元的智能設(shè)備或計(jì)算機(jī)系統(tǒng)或SoC(片上系統(tǒng)）。
【具體實(shí)施方式】
[0014]圖1是具有兩個(gè)MTJ(磁性隧道結(jié)）的傳統(tǒng)保持觸發(fā)器100。觸發(fā)器100由主級(jí)、從級(jí) 和保持級(jí)構(gòu)成，所述主級(jí)具有反相器（inv)Invl、Inv2、Inv3、Inv4和Inv5 W及傳輸口 1 (TGl);所述從級(jí)具有Inv6、Inv7和11^8^及162;并且所述保持級(jí)具有兩個(gè)腳\1--MTJl和 MTJ2 W及如圖所示禪合在一起的休眠晶體管MNl和休眠晶體管MN2。
[001日]Invl接收節(jié)點(diǎn)化ta上的輸入化化信號(hào)，并且在節(jié)點(diǎn)化ta_b上產(chǎn)生化化信號(hào)的反相 信號(hào)。術(shù)語(yǔ)節(jié)點(diǎn)和節(jié)點(diǎn)上的信號(hào)可W互換地使用。例如，節(jié)點(diǎn)化化和節(jié)點(diǎn)化化上的信號(hào)化化 可W被簡(jiǎn)稱為化化。TGl禪合在節(jié)點(diǎn)Data_b與節(jié)點(diǎn)Data_bd之間。當(dāng)啟用TGl時(shí)，TGl接收信號(hào) 化ta_b并且提供信號(hào)化化_b作為節(jié)點(diǎn)化ta_bd上的信號(hào)化ta_bd。當(dāng)信號(hào)(：1〇。4_13是邏輯高 電平并且信號(hào)〇〇〇4_(1是邏輯低電平時(shí)，啟用TGl。
[0016] 信號(hào)Data_bd由Inv2接收，Inv2產(chǎn)生信號(hào)Data_bd的反相信號(hào)，即節(jié)點(diǎn)Data_2bd上 的信號(hào)化ta_^cLInv3和Inv4處于時(shí)鐘路徑中。Inv3接收信號(hào)Clock,并且產(chǎn)生信號(hào)Clock的 反相信號(hào)作為節(jié)點(diǎn)〔1〇〇4_13上的信號(hào)Clock_bDlnv4接收節(jié)點(diǎn)(：1〇〇4_13上的信號(hào)Clock_b，并 且產(chǎn)生信號(hào)Clock_b的反相信號(hào)作為節(jié)點(diǎn)Clock_cO:的信號(hào)Clock_cLInv5用于保存主級(jí)中 的數(shù)據(jù)。Inv5禪合到節(jié)點(diǎn)化ta_^d和節(jié)點(diǎn)化ta_b。對(duì)Inv5進(jìn)行時(shí)鐘口控，即：當(dāng)由〔1〇。1〇3信 號(hào)和0〇。4_(1信號(hào)啟用Inv5時(shí)，Inv5將其輸入反相。
[0017] Inv2的輸出由TG2接收，當(dāng)啟用TG2時(shí)TG2向節(jié)點(diǎn)NO提供信號(hào)Data_2bcLInv6和Inv7 是交叉禪合的反相器，并且形成了從級(jí)的存儲(chǔ)器元件。同Inv5-樣對(duì)Inv7進(jìn)行時(shí)鐘口控。 Inv6的輸出為禪合到InvS的節(jié)點(diǎn)Nl JnvS產(chǎn)生最終輸出Out。將休眠晶體管MNl和休眠晶體 管麗2的源極/漏極端子連結(jié)到始終接通的半電源（1/2VCC)，W保持節(jié)點(diǎn)NO和節(jié)點(diǎn)Nl處的數(shù) 據(jù)。MNl和MN2由信號(hào)Sleep控制，當(dāng)啟用信號(hào)Sleep時(shí)，信號(hào)Sleep將MTJl器件和MTJ2器件分 別禪合到半電源軌。
[0018] MTJ器件是由層的堆疊體形成的非易失性電阻式存儲(chǔ)器器件，所述層包括由MgO形 成的絕緣層、自由層（即，自由磁性層）、W及固定層（即，固定磁性層或釘扎層KMTJ的圖案 區(qū)域是絕緣層。當(dāng)電流流過(guò)MTJ器件時(shí)，電流的方向使MTJ器件的電阻率發(fā)成變化，W使得電 流的一個(gè)方向產(chǎn)生高電阻率(畑)而通過(guò)MT J的電流的另一個(gè)方向產(chǎn)生MTJ器件的低電阻率 恤）。
[0019] 處理器中的休眠狀態(tài)用于減少整體功率耗散。保持觸發(fā)器(如觸發(fā)器100)顯著減 少了進(jìn)入休眠狀態(tài)和脫離休眠狀態(tài)的時(shí)間開(kāi)銷(xiāo)，運(yùn)可W實(shí)現(xiàn)處理器中新的節(jié)能狀態(tài)。然而， 觸發(fā)器100將經(jīng)受W下問(wèn)題：寫(xiě)入能量較高、進(jìn)入休眠模式和從休眠模式退出較慢、W及保 持失敗的可能性較高。
[0020] 觸發(fā)器100在休眠模式期間（即，當(dāng)信號(hào)Sleep是邏輯高電平時(shí))使觸發(fā)器的從級(jí)隔 離，并且利用始終接通的半電源來(lái)維持節(jié)點(diǎn)Nl和節(jié)點(diǎn)NO上的邏輯狀態(tài)。兩個(gè)MTJ器件存儲(chǔ)互 補(bǔ)數(shù)據(jù)。（當(dāng)進(jìn)入休眠模式時(shí))借助于半Vcc電源來(lái)存儲(chǔ)互補(bǔ)數(shù)據(jù)?；パa(bǔ)數(shù)據(jù)必須是正確的， 否則從級(jí)的節(jié)點(diǎn)NO和節(jié)點(diǎn)Nl可能不具有適當(dāng)?shù)淖詈蟊４鏍顟B(tài)。MTJl器件和MTJ2器件的自由 層分別禪合到節(jié)點(diǎn)NO和節(jié)點(diǎn)NI,而MTJl器件和MTJ2器件的固定層分別禪合到麗巧日麗2的漏 極/源極端子。在讀取操作期間（當(dāng)退出休眠模式時(shí)），兩個(gè)MTJ器件支路(即，互補(bǔ)的支路)之 間的電流的差用于恢復(fù)互補(bǔ)節(jié)點(diǎn)NO和互補(bǔ)節(jié)點(diǎn)NI中的值。
[0021] 當(dāng)激活Sleep時(shí)（即，當(dāng)信號(hào)Sleep是邏輯高電平時(shí)），當(dāng)存儲(chǔ)在從級(jí)中的數(shù)據(jù)為"r 時(shí)，左側(cè)的MTJl器件被編程為平行狀態(tài)，并且右側(cè)的MTJ2器件被編程為反平行狀態(tài)。當(dāng)存儲(chǔ) 在從級(jí)中的數(shù)據(jù)為"0"時(shí)，左側(cè)的MTJl器件處于反平行狀態(tài)并且右側(cè)的MTJ2器件處于平行 狀態(tài)。將單獨(dú)的電源路由到所有的時(shí)序元件的必要性使得該解決方案難W實(shí)施。另外，保持 觸發(fā)器100在休眠模式中仍然會(huì)消耗漏泄電流。此外，使用兩個(gè)MTJ器件增大了觸發(fā)器100的 整體面積。
[0022] 本實(shí)施例描述了使用單個(gè)電阻式器件的裝置（即，存儲(chǔ)器單元），所述單個(gè)電阻式 器件允許保持存儲(chǔ)器單元在沒(méi)有漏泄功率并且不需要始終接通的電源電壓的情況下保存 狀態(tài)。與圖1的兩個(gè)MTJ設(shè)計(jì)相比較，本實(shí)施例使用單個(gè)電阻式器件，所述電阻式器件可W降 低電阻式器件的熱穩(wěn)定性、消除對(duì)半Vcc電源軌的需求（即，不需要半Vcc電源發(fā)生器）、并且 導(dǎo)致較快地進(jìn)入休眠模式，所有的運(yùn)些都可W節(jié)省功率耗散。
[0023] 在W下描述中，對(duì)許多細(xì)節(jié)進(jìn)行了討論W提供對(duì)本公開(kāi)內(nèi)容的實(shí)施例的更加全面 的解釋。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，可W在沒(méi)有運(yùn)些具體細(xì)節(jié)的情況下 實(shí)踐本公開(kāi)內(nèi)容的實(shí)施例。在其它實(shí)例中，W框圖的形式而不是W具體細(xì)節(jié)的形式示出了 公知結(jié)構(gòu)和設(shè)備，W避免使本公開(kāi)內(nèi)容的實(shí)施例難W理解。
[0024] 要注意，在實(shí)施例的對(duì)應(yīng)附圖中，用線來(lái)表示信號(hào)。一些線可W較粗，W指示更多 組成成分的信號(hào)路徑，和/或一些線可W在一端或多端處具有箭頭，W指示主要的信息流動(dòng) 方向。運(yùn)種指示并不是要進(jìn)行限制。事實(shí)上，結(jié)合一個(gè)或多個(gè)示例性實(shí)施例來(lái)使用運(yùn)些線W 便于更容易理解電路或邏輯單元。由設(shè)計(jì)需要或偏好決定的任何所表示的信號(hào)實(shí)際上可W 包括可W在任一方向上行進(jìn)