專利名稱：一種低功耗相變存儲(chǔ)器及其寫操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及相變存儲(chǔ)器(Phase Change Memory, PCM)技術(shù)領(lǐng)域，具體涉及一種帶比較電路模塊的相變存儲(chǔ)器及其寫操作方法。
背景技術(shù)：
存儲(chǔ)器在半導(dǎo)體市場(chǎng)中占有重要的地位，由于便攜式電子設(shè)備的不斷普及，不揮發(fā)存儲(chǔ)器在整個(gè)存儲(chǔ)器市場(chǎng)中的份額也越來(lái)越大，其中90%以上的不揮發(fā)存儲(chǔ)器份額被 FLASH占據(jù)。但是由于存儲(chǔ)電荷的要求，F(xiàn)LASH不能隨技術(shù)代發(fā)展無(wú)限制拓展，有報(bào)道預(yù)測(cè) FLASH技術(shù)的極限在32nm左右，這就迫使人們尋找性能更為優(yōu)越的下一代不揮發(fā)存儲(chǔ)器。相變存儲(chǔ)器(Phase Change Memory, PCM)作為一種新興的不揮發(fā)存儲(chǔ)器，在讀寫速度快、讀寫次數(shù)、數(shù)據(jù)保持時(shí)間、單元面積、多值存儲(chǔ)器以及易比例縮小(kaling-dowm) 具有極大的優(yōu)勢(shì)，相變存儲(chǔ)技術(shù)的不斷進(jìn)步使之成為未來(lái)不揮發(fā)存儲(chǔ)技術(shù)市場(chǎng)主流產(chǎn)品最有力的競(jìng)爭(zhēng)者之一。相變存儲(chǔ)器一般采用硫族化合物材料，如Ge-Se-Te (簡(jiǎn)稱GST)，在電等能量的作用下可以實(shí)現(xiàn)非晶態(tài)和多晶態(tài)之間轉(zhuǎn)換。晶態(tài)和非晶態(tài)有著不同的電學(xué)特性，晶態(tài)的電阻率遠(yuǎn)遠(yuǎn)小于非晶態(tài)電阻率，從而可用于信息1或者0的存儲(chǔ)。由晶態(tài)(低阻態(tài)) 向非晶態(tài)(高阻態(tài))轉(zhuǎn)變稱為復(fù)位操作(Reset)，由非晶態(tài)(高阻態(tài))向晶態(tài)(低阻態(tài))轉(zhuǎn)變稱為置位操作。圖1所示為相變存儲(chǔ)器的編程操作、讀操作信號(hào)示意圖。如圖1所示，其中，其脈沖信號(hào)為電流脈沖或者電壓脈沖，11為Reset操作脈沖，12為Set操作脈沖，13為讀操作脈沖。寫操作Reset過(guò)程中，施加高而短的Reset操作脈沖11，相變存儲(chǔ)器從低阻向高阻轉(zhuǎn)換，實(shí)現(xiàn)寫“0”的過(guò)程，稱之為“復(fù)位寫操作”;寫操作Set過(guò)程中，施加相對(duì)低而長(zhǎng)的kt 操作脈沖12，相變存儲(chǔ)器從高阻向低阻轉(zhuǎn)換，實(shí)現(xiàn)寫“1”的過(guò)程，稱之為“置位寫操作”。為避免讀操作的引起誤寫操作、以及由于相變存儲(chǔ)器的高阻與低阻之比一般大于IO3次方，讀操作脈沖13的高度一般大大小于寫操作脈沖(11和12)高度。因此，相比存儲(chǔ)器的操作過(guò)程中，功耗主要集中于寫操作過(guò)程，特別是在Reset操作過(guò)程。圖2所示為現(xiàn)有技術(shù)的相變存儲(chǔ)器的結(jié)構(gòu)示意框圖。如圖2所示，相變存儲(chǔ)器100 包括相變存儲(chǔ)單元陣列110、行譯碼器120、列譯碼器130、寫驅(qū)動(dòng)模塊140、讀電路模塊150， 其中，從地址鎖存器(圖中未示意給出)中輸出的行地址輸入至行譯碼器120，從地址鎖存器中輸出的列地址輸入至列譯碼器130，寫驅(qū)動(dòng)模塊140輸入控制信號(hào)至列譯碼器130，讀電路模塊150用于讀出存儲(chǔ)單元陣列中的數(shù)據(jù)。圖3所示為圖2的部分相變存儲(chǔ)單元陣列結(jié)構(gòu)示意圖。如圖3所示，示意性地給出了兩行三列相變存儲(chǔ)單元，該相變存儲(chǔ)單元陣列包括相比存儲(chǔ)單元111、112、113、114、 115、116。結(jié)合圖2和圖3所示，對(duì)該相變存儲(chǔ)100的寫操作過(guò)程作基本說(shuō)明。首先，通過(guò)地址鎖存器輸入行地址至行譯碼器120，從而選中存儲(chǔ)單元陣列中的某行，以選中圖3所示的WLi行為例，該行的所有存儲(chǔ)單元111、112、113中的選通管都導(dǎo)通。其次，通過(guò)從寫驅(qū)動(dòng)模塊140中輸入寫信號(hào)，然后通過(guò)列譯碼器把寫信號(hào)施加在每條位線的相變存儲(chǔ)單元上，例如，圖3中的所有位線BLi-l、Bli、BLi+l上均施加寫信號(hào)，字線WLi上的所有相變存儲(chǔ)單元111、112、113都同時(shí)實(shí)現(xiàn)寫“0”或?qū)憽?”操作。讀操作過(guò)程中，通過(guò)通過(guò)地址鎖存器分別輸入行地址、列地址至行譯碼器120、列譯碼器130，選中相比存儲(chǔ)單元陣列110中的某個(gè)相變存儲(chǔ)單元；然后讀電路模塊通過(guò)列譯碼器施加讀信號(hào)于某條位線上，讀出某個(gè)相變存儲(chǔ)單元的數(shù)據(jù)。綜上所述，相變存儲(chǔ)器的寫操作過(guò)程是整行操作的，而讀操作過(guò)程是逐個(gè)單元操作的。這樣存在的相變存儲(chǔ)器的缺點(diǎn)是需要寫的行中不管相變存儲(chǔ)單元的存儲(chǔ)的數(shù)據(jù)是否與寫入的數(shù)據(jù)相同，都需要進(jìn)行寫操作，從而存在冗余寫操作的可能，例如，對(duì)相變存儲(chǔ)單元111、112、113寫“0”時(shí)，如果相變存儲(chǔ)單112、113原來(lái)存儲(chǔ)的數(shù)據(jù)就是“0”，那么對(duì)相變存儲(chǔ)單112、113的寫“0”操作就是冗余操作。寫操作是相變存儲(chǔ)器操作的功耗的主要部分，冗余操作將大大浪費(fèi)相變存儲(chǔ)器的功耗。因此，圖2所示的相變存儲(chǔ)器具有相對(duì)功耗過(guò)高的缺點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是，解決相變存儲(chǔ)器中的冗余寫操作帶來(lái)的功耗過(guò)高的問(wèn)題。為解決上述技術(shù)問(wèn)題，本發(fā)明提供的相變存儲(chǔ)器包括相變存儲(chǔ)單元陣列、列譯碼器、行譯碼器，寫驅(qū)動(dòng)模塊、讀電路模塊，輸入列地址至列譯碼器實(shí)現(xiàn)相變存儲(chǔ)單元陣列的列選中，輸入行地址至行譯碼器實(shí)現(xiàn)相變存儲(chǔ)單元陣列的行選中；還包括鎖存器、以及用于控制寫驅(qū)動(dòng)信號(hào)是否輸入至列譯碼器的比較電路模塊；讀電路模塊的讀出的數(shù)據(jù)信號(hào)通過(guò)鎖存器存儲(chǔ)并輸入至比較電路模塊，寫數(shù)據(jù)信號(hào)同時(shí)輸入至寫驅(qū)動(dòng)模塊和比較電路模塊。作為其中一個(gè)實(shí)施例，其中，所述比較電路模塊包括異或門和NMOS管，所述寫數(shù)據(jù)信號(hào)輸入至異或門的第一端，所述鎖存器輸出信號(hào)至異或門的第二端，所述NMOS管串聯(lián)置于寫驅(qū)動(dòng)模塊和列譯碼器之間，異或門的輸出端連接NMOS管的柵極。作為又一個(gè)實(shí)施例，其中，所述比較電路模塊包括同或門和PMOS管，所述寫數(shù)據(jù)信號(hào)輸入至同或門的第一端，所述鎖存器輸出信號(hào)至同或門的第二端，所述PMOS管串聯(lián)置于寫驅(qū)動(dòng)模塊和列譯碼器之間，異或門的輸出端連接PMOS管的柵極。根據(jù)本發(fā)明提供的相變存儲(chǔ)器，其中，所述相變存儲(chǔ)器還包括用于輸出行地址和列地址的地址鎖存器。所述相變存儲(chǔ)器還包括用于控制行譯碼器、列譯碼器、寫驅(qū)動(dòng)模塊、 讀電路模塊、鎖存器之間的時(shí)序關(guān)系的邏輯控制模塊。本發(fā)明同時(shí)提供該相變存儲(chǔ)器的寫操作方法，包括以下步驟(1)分別輸入行地址、列地址至行譯碼器和列譯碼器；(2)通過(guò)讀電路模塊讀出當(dāng)前地址選中的相變存儲(chǔ)單元陣列的存儲(chǔ)單元的數(shù)據(jù)；(3)讀電路模塊讀出的數(shù)據(jù)輸出并存儲(chǔ)至鎖存器；(4)要求寫入的數(shù)據(jù)信號(hào)同時(shí)輸入至比較電路模塊和寫驅(qū)動(dòng)模塊；(5)通過(guò)比較電路模塊，判斷要求寫入的數(shù)據(jù)信號(hào)與鎖存器的數(shù)據(jù)信號(hào)是否相同； 如果判斷為“是”，寫驅(qū)動(dòng)模塊輸出的寫信號(hào)傳輸至列譯碼；如果判斷為“否”，寫驅(qū)動(dòng)模塊輸出的寫信號(hào)不傳輸至列譯碼。根據(jù)本發(fā)明提供的寫操作方法，其中，步驟(5)中，所述比較電路模塊包括NMOS 管和異或門；如果要求寫入的數(shù)據(jù)信號(hào)與鎖存器的數(shù)據(jù)信號(hào)相同，則代表當(dāng)前選中的地址的相變存儲(chǔ)單元的數(shù)據(jù)與要求寫入的數(shù)據(jù)相同，則判斷為“是”，比較電路模塊的異或門輸出低電平，NMOS管導(dǎo)通；如果要求寫入的數(shù)據(jù)信號(hào)與鎖存器的數(shù)據(jù)信號(hào)不相同，則判斷為 “否”，比較電路模塊的異或門輸出低電平，NMOS管關(guān)斷。根據(jù)本發(fā)明提供的寫操作方法，其中，所述步驟(1)、步驟O)、步驟C3)在寫操作之前的讀操作過(guò)程中完成。本發(fā)明的技術(shù)效果是，對(duì)比現(xiàn)有技術(shù)中的相變存儲(chǔ)器，通過(guò)增加鎖存器和讀電路模塊，讀電路模塊的讀出的數(shù)據(jù)信號(hào)通過(guò)鎖存器存儲(chǔ)并輸入至比較電路模塊；如果讀出的數(shù)據(jù)信號(hào)與當(dāng)前要求寫入的數(shù)據(jù)信號(hào)相同，比較電路模塊使寫驅(qū)動(dòng)模塊輸出的寫信號(hào)不傳輸至列譯碼器，從而避免冗余的寫操作；因此，該發(fā)明提供的相變存儲(chǔ)器具有功耗相對(duì)較低的特點(diǎn)。


圖1是相變存儲(chǔ)器的編程操作、讀操作信號(hào)示意圖；圖2是現(xiàn)有技術(shù)的相變存儲(chǔ)器的結(jié)構(gòu)示意框圖；圖3是圖2的部分相變存儲(chǔ)單元陣列結(jié)構(gòu)示意圖；圖4是本發(fā)明提供的相變存儲(chǔ)器的第一實(shí)施例結(jié)構(gòu)示意框圖；圖5是本發(fā)明提供的相變存儲(chǔ)器的第二實(shí)施例結(jié)構(gòu)示意框圖；圖6所示為相變存儲(chǔ)器的寫操作方法流程示意圖。
具體實(shí)施例方式下面介紹的是本發(fā)明的多個(gè)可能實(shí)施例中的一些，旨在提供對(duì)本發(fā)明的基本了解，并不旨在確認(rèn)本發(fā)明的關(guān)鍵或決定性的要素或限定所要保護(hù)的范圍。圖4所示為本發(fā)明提供的相變存儲(chǔ)器的第一實(shí)施例結(jié)構(gòu)示意框圖。如圖4所示， 相變存儲(chǔ)器200包括相變存儲(chǔ)單元陣列210、行譯碼器220、列譯碼器230、寫驅(qū)動(dòng)模塊M0、 讀電路模塊250、鎖存器250、異或門^0、NM0S管四0，其中異或門280與NMOS管290共同組成比較電路模塊(圖中虛線框所示)。從地址鎖存器(圖中未示意給出)中輸出的行地址輸入至行譯碼器220，從地址鎖存器中輸出的列地址輸入至列譯碼器230，行譯碼器和列譯碼器分別可以對(duì)行地址、列地址進(jìn)行解碼從選中存儲(chǔ)陣列的某行或者某列。相變存儲(chǔ)單元陣列210是由多個(gè)相變存儲(chǔ)單元通過(guò)字線位線交叉排列組成，圖3所示的相變存儲(chǔ)單元陣列結(jié)構(gòu)也可以是變存儲(chǔ)單元陣列210的一部分，相變存儲(chǔ)單元的結(jié)構(gòu)形式為1T1R，但其具體結(jié)構(gòu)形式不受本發(fā)明限制。寫驅(qū)動(dòng)模塊240用于輸出寫“0”或者寫“1”的脈沖信號(hào)， 要求寫入的數(shù)據(jù)信號(hào)(Din)從寫驅(qū)動(dòng)模塊240輸入，寫驅(qū)動(dòng)模塊則相應(yīng)輸出該寫入的數(shù)據(jù)信號(hào)的脈沖信號(hào)，例如圖1中的Reset脈沖、Set脈沖，該脈沖信號(hào)用于作用相變存儲(chǔ)單元陣列的相變存儲(chǔ)電阻，從而可以實(shí)現(xiàn)寫操作，在該發(fā)明中，Reset脈沖、Set脈沖定義為“寫信號(hào)”，來(lái)區(qū)別于輸入寫驅(qū)動(dòng)模塊的“寫數(shù)據(jù)信號(hào)”。讀電路模塊250包括讀電路和靈敏放大器(Sensing Amplifer, SA)，其通過(guò)讀電路施加讀脈沖信號(hào)于相變存儲(chǔ)單元陣列并通過(guò)靈敏放大器讀出數(shù)據(jù)信號(hào)。讀電路模塊250讀出的數(shù)據(jù)(Dout)輸出至鎖存器260中，鎖存器 260可以用來(lái)存儲(chǔ)從讀電路模塊輸出的、相變存儲(chǔ)單元陣列中當(dāng)前選中的行的數(shù)據(jù)，然后在寫操作時(shí)，鎖存器260可以將存儲(chǔ)的數(shù)據(jù)(以高電平或者低電平的形式)依次輸入至比較電路模塊中的異或門觀0。異或門280用于判斷當(dāng)前要求寫入的數(shù)據(jù)信號(hào)與鎖存器260輸出的信號(hào)是否相同，如果相同則輸出低電平，如果不相同則輸出高電平。異或門280輸出的信號(hào)用來(lái)控制NMOS管四0，如果異或門280輸出高電平，則NMOS管290導(dǎo)通，要求寫入的數(shù)據(jù)信號(hào)通過(guò)寫驅(qū)動(dòng)模塊產(chǎn)生的相應(yīng)的寫信號(hào)能夠傳輸至列譯碼器230，從而寫信號(hào)可以施加于位線上；如果異或門280輸出低電平，則NMOS管關(guān)斷，要求寫入的數(shù)據(jù)信號(hào)通過(guò)寫驅(qū)動(dòng)模塊產(chǎn)生的相應(yīng)的寫信號(hào)不能夠傳輸至列譯碼器230。另外，行譯碼器220、列譯碼器230、 寫驅(qū)動(dòng)模塊對(duì)0、讀電路模塊250、鎖存器250之間的時(shí)序關(guān)系可以通過(guò)邏輯控制模塊(圖中未示出)來(lái)控制。圖5所示為本發(fā)明提供的相變存儲(chǔ)器的第二實(shí)施例結(jié)構(gòu)示意框圖。對(duì)比圖4和圖 5所示，其主要區(qū)別在于圖中虛線部分的比較電路模塊，在該實(shí)施例中，比較電路模塊由同或門和PMOS管組成，同或門380用于判斷當(dāng)前要求寫入的數(shù)據(jù)信號(hào)與鎖存器260輸出的信號(hào)是否相同，如果相同則輸出高電平，如果不相同則輸出低電平。同或門380輸出的信號(hào)用來(lái)控制PMOS管390，如果同或門380輸出低電平，則PMOS管390導(dǎo)通，要求寫入的數(shù)據(jù)信號(hào)通過(guò)寫驅(qū)動(dòng)模塊產(chǎn)生的相應(yīng)的寫信號(hào)能夠傳輸至列譯碼器230，從而寫信號(hào)可以施加于位線上；如果同或門380輸出高電平，則PMOS管390關(guān)斷，要求寫入的數(shù)據(jù)信號(hào)通過(guò)寫驅(qū)動(dòng)模塊產(chǎn)生的相應(yīng)的寫信號(hào)不能夠傳輸至列譯碼器230。進(jìn)一步，提供圖4所示實(shí)施例相變存儲(chǔ)器的寫操作方法。圖6所示為相變存儲(chǔ)器的寫操作方法流程示意圖。結(jié)合圖4和圖6所示，對(duì)該實(shí)施例的寫操作方法進(jìn)行詳細(xì)說(shuō)明。步驟S21，輸入行地址和列地址。在該步驟中，通過(guò)地址鎖存器分別輸入行地址和列地址至行譯碼器和列譯碼，通過(guò)行譯碼器和列譯碼器可以選中當(dāng)前地址對(duì)應(yīng)的相變存儲(chǔ)單元。步驟S22，通過(guò)讀電路模塊讀出當(dāng)前地址選中的存儲(chǔ)單元的數(shù)據(jù)。在該步驟中，讀電路模塊的讀電路施加讀脈沖信號(hào)于選中的相變存儲(chǔ)單元，通過(guò)讀電路模塊的靈敏放大器讀出選中的相變存儲(chǔ)單元的數(shù)據(jù)。步驟S23，讀電路模塊讀出的數(shù)據(jù)輸出并存儲(chǔ)至鎖存器。在該步驟中，鎖存器輸入有效的控制信號(hào)，讀電路模塊讀出的當(dāng)前地址選中的相變存儲(chǔ)單元的數(shù)據(jù)輸入至鎖存器中存儲(chǔ)，鎖存器輸入無(wú)效的控制信號(hào)后，讀電路模塊讀出的數(shù)據(jù)一直可以存儲(chǔ)于鎖存器。較優(yōu)地，以上步驟S21、步驟S22、步驟S23也可以在之前的存儲(chǔ)器的讀操作過(guò)程中完成，相應(yīng)地址存儲(chǔ)的數(shù)據(jù)讀出后鎖存在鎖存器中。步驟S24，要求寫入的數(shù)據(jù)信號(hào)同時(shí)輸入至比較電路模塊和寫驅(qū)動(dòng)模塊。在該步驟中，要求寫入的數(shù)據(jù)信號(hào)(“0”或者“1”)輸入至寫驅(qū)動(dòng)模塊，同時(shí)輸入至比較電路模塊的異或門的一端，異或門的另一端接鎖存器的輸出端。步驟S25，判斷要求寫入的數(shù)據(jù)信號(hào)與鎖存器的數(shù)據(jù)信號(hào)是否相同。在該步驟中，通過(guò)比較電路模塊中的異或門，實(shí)現(xiàn)判斷步驟。如果要求寫入的數(shù)據(jù)信號(hào)與鎖存器的數(shù)據(jù)信號(hào)相同，則代表當(dāng)前選中的地址的相變存儲(chǔ)單元的數(shù)據(jù)與要求寫入的數(shù)據(jù)相同，判斷為“是”，異或門輸出低電平，NMOS管導(dǎo)通，進(jìn)入步驟S261，寫驅(qū)動(dòng)模塊輸出的寫信號(hào)傳輸至列譯碼器。如果要求寫入的數(shù)據(jù)信號(hào)與鎖存器的數(shù)據(jù)信號(hào)不相同，則代表當(dāng)前選中的地址的相變存儲(chǔ)單元的數(shù)據(jù)與要求寫入的數(shù)據(jù)不相同，判斷為“否”，異或門輸出高電平，NMOS管關(guān)斷，進(jìn)入步驟S^52，寫驅(qū)動(dòng)模塊的輸出寫信號(hào)不傳輸至列譯碼器。至此，該實(shí)施例的相變存儲(chǔ)器的一次寫操作過(guò)程完成?？梢赃M(jìn)一步進(jìn)行下一地址的相變存儲(chǔ)單元的寫操作。通過(guò)上述方法步驟，避免了對(duì)相變存儲(chǔ)單元存儲(chǔ)的數(shù)據(jù)與要求寫入的數(shù)據(jù)相同時(shí)的冗余寫操作，雖然有可能多了一個(gè)讀操作步驟，但是由于讀操作的功耗遠(yuǎn)遠(yuǎn)低于寫操作的功耗，總體上能大大降低該相變存儲(chǔ)器的寫操作功耗，該相變存儲(chǔ)器具有低功耗的特點(diǎn)。以上例子主要說(shuō)明了本發(fā)明的存儲(chǔ)器及其寫操作方法。盡管只對(duì)其中一些本發(fā)明的實(shí)施方式進(jìn)行了描述，但是本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)了解，本發(fā)明可以在不偏離其主旨與范圍內(nèi)以許多其他的形式實(shí)施。因此，所展示的例子與實(shí)施方式被視為示意性的而非限制性的，在不脫離如所附各權(quán)利要求所定義的本發(fā)明精神及范圍的情況下，本發(fā)明可能涵蓋各種的修改與替換。
權(quán)利要求
1.一種相變存儲(chǔ)器，包括相變存儲(chǔ)單元陣列、列譯碼器、行譯碼器，寫驅(qū)動(dòng)模塊、讀電路模塊，輸入列地址至列譯碼器實(shí)現(xiàn)相變存儲(chǔ)單元陣列的列選中，輸入行地址至行譯碼器實(shí)現(xiàn)相變存儲(chǔ)單元陣列的行選中；其特征在于，還包括鎖存器、以及用于控制寫驅(qū)動(dòng)信號(hào)是否輸入至列譯碼器的比較電路模塊；讀電路模塊的讀出的數(shù)據(jù)信號(hào)通過(guò)鎖存器存儲(chǔ)并輸入至比較電路模塊，寫數(shù)據(jù)信號(hào)同時(shí)輸入至寫驅(qū)動(dòng)模塊和比較電路模塊。
2.根據(jù)權(quán)利要求1所述的相變存儲(chǔ)器，其特征在于，所述比較電路模塊包括異或門和 NMOS管，所述寫數(shù)據(jù)信號(hào)輸入至異或門的第一端，所述鎖存器輸出信號(hào)至異或門的第二端， 所述NMOS管串聯(lián)置于寫驅(qū)動(dòng)模塊和列譯碼器之間，異或門的輸出端連接NMOS管的柵極。
3.根據(jù)權(quán)利要求1所述的相變存儲(chǔ)器，其特征在于，所述比較電路模塊包括同或門和 PMOS管，所述寫數(shù)據(jù)信號(hào)輸入至同或門的第一端，所述鎖存器輸出信號(hào)至同或門的第二端， 所述PMOS管串聯(lián)置于寫驅(qū)動(dòng)模塊和列譯碼器之間，異或門的輸出端連接PMOS管的柵極。
4.根據(jù)權(quán)利要求1所述的相變存儲(chǔ)器，其特征在于，所述相變存儲(chǔ)器還包括用于輸出行地址和列地址的地址鎖存器。
5.根據(jù)權(quán)利要求1所述的相變存儲(chǔ)器，其特征在于，所述相變存儲(chǔ)器還包括用于控制行譯碼器、列譯碼器、寫驅(qū)動(dòng)模塊、讀電路模塊、鎖存器之間的時(shí)序關(guān)系的邏輯控制模塊。
6.一種如權(quán)利要求1所述的相變存儲(chǔ)器的寫操作方法，其特征在于，包括以下步驟(1)分別輸入行地址、列地址至行譯碼器和列譯碼器；(2)通過(guò)讀電路模塊讀出當(dāng)前地址選中的相變存儲(chǔ)單元陣列的存儲(chǔ)單元的數(shù)據(jù)；(3)讀電路模塊讀出的數(shù)據(jù)輸出并存儲(chǔ)至鎖存器；(4)要求寫入的數(shù)據(jù)信號(hào)同時(shí)輸入至比較電路模塊和寫驅(qū)動(dòng)塊；(5)通過(guò)比較電路模塊，判斷要求寫入的數(shù)據(jù)信號(hào)與鎖存器的數(shù)據(jù)信號(hào)是否相同；如果判斷為“是”，寫驅(qū)動(dòng)模塊輸出的寫信號(hào)傳輸至列譯碼；如果判斷為“否”，寫驅(qū)動(dòng)模塊輸出的寫信號(hào)不傳輸至列譯碼。
7.根據(jù)權(quán)利要求6所述的寫操作方法，其特征在于，步驟(5)中，所述比較電路模塊包括NMOS管和異或門；如果要求寫入的數(shù)據(jù)信號(hào)與鎖存器的數(shù)據(jù)信號(hào)相同，則代表當(dāng)前選中的地址的相變存儲(chǔ)單元的數(shù)據(jù)與要求寫入的數(shù)據(jù)相同，則判斷為“是”，比較電路模塊的異或門輸出低電平，NMOS管導(dǎo)通；如果要求寫入的數(shù)據(jù)信號(hào)與鎖存器的數(shù)據(jù)信號(hào)不相同，則判斷為“否”，比較電路模塊的異或門輸出低電平，NMOS管關(guān)斷。
8.根據(jù)權(quán)利要求6所述的寫操作方法，其特征在于，所述步驟(1)、步驟O)、步驟(3) 在寫操作之前的讀操作過(guò)程中完成。
全文摘要
本發(fā)明提供一種低功耗相變存儲(chǔ)器及其寫操作方法，屬于相變存儲(chǔ)器技術(shù)領(lǐng)域。本發(fā)明提供的相變存儲(chǔ)器包括相變存儲(chǔ)單元陣列、列譯碼器、行譯碼器，寫驅(qū)動(dòng)模塊、讀電路模塊、鎖存器和比較電路模塊，比較電路模塊用于控制寫驅(qū)動(dòng)信號(hào)是否輸入至列譯碼器，輸入列地址至列譯碼器實(shí)現(xiàn)相變存儲(chǔ)單元陣列的列選中，輸入行地址至行譯碼器實(shí)現(xiàn)相變存儲(chǔ)單元陣列的行選中，讀電路模塊的讀出的數(shù)據(jù)信號(hào)通過(guò)鎖存器存儲(chǔ)并輸入至比較電路模塊，寫數(shù)據(jù)信號(hào)同時(shí)輸入至寫驅(qū)動(dòng)模塊和比較電路模塊。該相變存儲(chǔ)器具有功耗相對(duì)較低的特點(diǎn)。
文檔編號(hào)G11C16/06GK102270498SQ20101019126
公開日2011年12月7日 申請(qǐng)日期2010年6月2日 優(yōu)先權(quán)日2010年6月2日
發(fā)明者王彬 申請(qǐng)人:王彬