一種失調(diào)存儲的低功耗高速比較器的制造方法
【專利摘要】本發(fā)明涉及一種失調(diào)存儲的低功耗高速比較器，包括順序連接的輸入采樣開關(guān)，前置放大器、耦合電容、二級預放大器和輸出動態(tài)鎖存器。本發(fā)明在傳統(tǒng)預放大鎖存比較器的基礎上采用了失調(diào)電壓存儲的自動校零技術(shù)，并利用電源電壓受控的反相器實現(xiàn)了一種新型的低功耗高速二級預放大器結(jié)構(gòu)，通過平均電流控制技術(shù)，在降低平均功耗的同時提供一個高速高增益級。本發(fā)明總體上有效減少了比較器輸入失調(diào)電壓，在不顯著增加功耗的基礎上大幅提高比較器的速度，能夠更好的滿足高速數(shù)據(jù)轉(zhuǎn)換器的設計需要。
【專利說明】—種失調(diào)存儲的低功耗高速比較器
【技術(shù)領域】
[0001]本發(fā)明涉及混合信號集成電路【技術(shù)領域】，尤其涉及一種失調(diào)存儲的低功耗高速比較器。
【背景技術(shù)】
[0002]隨著半導體工藝技術(shù)的不斷發(fā)展，數(shù)字系統(tǒng)由于其高可靠性、高集成度、低代價等優(yōu)點，越來越普遍地應用于信號/信息處理，越來越多的傳統(tǒng)模擬功能也在數(shù)字系統(tǒng)中得到實現(xiàn)。但是在大多數(shù)情況下，現(xiàn)實世界提供的是模擬信號。因此數(shù)據(jù)轉(zhuǎn)換器(A/D、D/A)作為數(shù)字信號與模擬信號的接口，在信號處理系統(tǒng)中具有不可替代的作用。
[0003]應用中對數(shù)據(jù)轉(zhuǎn)換器高速高精度的設計要求，為其中比較器的設計帶來了挑戰(zhàn)。比較器存在固有的失調(diào)電壓，特別是帶鎖存器的比較器結(jié)構(gòu)中，CMOS鎖存器存在很大的失調(diào)電壓，有時甚至達到幾十毫伏，失調(diào)電壓嚴重影響了比較器的精度?，F(xiàn)有的預放大鎖存比較器結(jié)構(gòu)通過在鎖存器和輸入信號之間插入多級預放大增益級，有效降低了鎖存器失調(diào)電壓的影響，但是引入了前級預放大級的失調(diào)電壓。通過引入多級預放大，將失調(diào)電壓在后級存儲，比較時補償?shù)淖詣有Ａ?auto-zeroed)失調(diào)存儲技術(shù),雖然能夠有效地減小失調(diào)電壓的影響，但是比較器的整體功耗隨著級數(shù)的增加惡化嚴重，另外級間延遲的累積也不可避免的影響了整個比較器的速度。功耗、速度、精度等方面的因素嚴重限制了預放大鎖存比較器在高速高精度數(shù)據(jù)轉(zhuǎn)化器中的應用。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種失調(diào)電壓存儲的低功耗高速比較器，能夠有效地減小甚至消除比較器失調(diào)電壓的影響，同時，在控制平均功耗的基礎上提高比較器的速度。
[0005]本發(fā)明公開的失調(diào)電壓存儲的低功耗高速比較器在傳統(tǒng)預放大鎖存比較器中采用了自動校零(auto-zeroed)失調(diào)存儲技術(shù):
[0006]在復位階段，前置放大器輸入接參考電平Vref，二級預放大器接成閉環(huán)單位增益
接法，兩級預放大器的失調(diào)電壓存儲在耦合電容上；在放大階段，輸入信號被放大并傳遞
給輸出動態(tài)鎖存器，兩級預放大器的失調(diào)電壓同時被補償校準。由于比較器采用輸入失調(diào)
存儲和輸出失調(diào)存儲，從而在復位階段僅使用一組耦合電容實現(xiàn)了兩級預放大級的失調(diào)補m
\-ΖΧ ο
[0007]為了在不顯著增加功耗的前提下大幅提高比較器的整體速度，本發(fā)明實現(xiàn)了一種全新的低功耗高速增益級，該增益級的主體結(jié)構(gòu)是電源電壓受控的反相器。
[0008]通過控制反相器的電源電壓，使其等于或略大于串聯(lián)接法的PMOS晶體管和NMOS晶體管的閾值電壓之和，此時反相器工作在弱反型和強反型的臨界狀態(tài)，可以在極低電源電壓下工作，具有較高的直流增益，高的擺率，高共模輸入范圍和高電源效率，并且能夠取得較高的增益和適中的帶寬。當輸入信號變化時，該工作狀態(tài)下的反相器提供一個較大的瞬態(tài)電流，加快比較速度，而在輸入信號穩(wěn)定后，靜態(tài)電流很小，這樣就可以通過控制與信號變化相關(guān)的瞬態(tài)電流峰值，實現(xiàn)平均電流控制。采取這種方式，在降低平均功耗的同時提供了 一個高速高增益級，降低了靜態(tài)功耗，提高比較器的整體速度。
[0009]本發(fā)明公開了四種由反相器實現(xiàn)的偽差分(pseudo-differential) 二級預放大器結(jié)構(gòu)及其電源電壓控制方法；公開了一種由所述偽差分二級預放大器作為增益級，采用自動校零(auto-zeroed)技術(shù)的預放大鎖存比較器。
[0010]所述失調(diào)電壓存儲的低功耗高速比較器，包括順序連接的輸入采樣開關(guān)，前置放大器、耦合電容、二級預放大器，輸出動態(tài)鎖存器，其中
[0011]所述輸入米樣開關(guān)，包括一對米樣輸入信號的開關(guān)和一對米樣參考電壓的開關(guān)，用于在復位(失調(diào)存儲)階段將輸入接固定參考電平Vref，在比較階段將輸入接差分輸入信號Vin ；
[0012]所述前置放大器，用于放大差分輸入信號，需要保證該前置放大器有足夠的帶寬和增益，以減小高速比較器等效在輸入端的總失調(diào)電壓，提高該比較器的精度；
[0013]所述耦合電容，在復位(失調(diào)存儲)階段用于存儲前置放大器的失調(diào)電壓，在比較階段用于將前置放大器輸出變化量耦合到二級預放大器輸入端；
[0014]所述偽差分二級預放大器，輸入是耦合電容耦合到輸入端的前置放大器輸出變化量，用于再一次放大輸入信號與參考信號的差值；通過平均電流控制技術(shù)，在降低平均功耗的同時提供一個高速高增益級，降低靜態(tài)功耗，提高比較器的整體速度；
[0015]所述輸出動態(tài)鎖存器，用于將比較器輸出結(jié)果建立到數(shù)字邏輯電平:在鎖存時間內(nèi)輸出比較結(jié)果，并于后級鎖存；在鎖存階段呈現(xiàn)輸出高阻，后級電路保持鎖存器結(jié)果。
[0016]優(yōu)選的，所述偽差分二級預放大器包括，PMOS晶體管(302)，PMOS晶體管(303)，PMOS 晶體管(305)，PMOS 晶體管(307a)，PMOS 晶體管(307b)，NMOS 晶體管(304)，NMOS 晶體管(306)，NMOS晶體管(308a)，NMOS晶體管(308b)，運算放大器(309)，其中，PMOS晶體管(302) ,PMOS晶體管(303)的源極，NMOS晶體管(304)的漏極分別與電源相接；PM0S晶體管(302)的漏極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(303)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(303)的漏極和PMOS晶體管(305)的源極相接，并與運算放大器(309)的正輸入端相接；PM0S晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；NM0S晶體管(304)的柵極和運算放大器(309)的輸出端(312)相接，NMOS晶體管(304)的源極和運算放大器(309)的負輸入端相接，構(gòu)成一個穩(wěn)壓電路；PM0S晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與運算放大器(309)的負輸入端相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級預放大器的正輸入端
(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級預放大器的負輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級預放大器的負輸入端(106)，PM0S晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級預放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
[0017]所述偽差分二級預放大器，其特征在于，PMOS晶體管(302)的寬長比和PMOS晶體管(303)的寬長比設置是成比例的，PMOS晶體管(307a)的寬長比和PMOS晶體管(307b)的寬長比設置是匹配的，NMOS晶體管(308a)的寬長比和NMOS晶體管(308b)的寬長比設置是匹配的，PMOS晶體管(305)的寬長比是PMOS晶體管(307a/b)寬長比的兩倍，NMOS晶體管(306)的寬長比是NMOS晶體管(308a/b)寬長比的兩倍，NMOS晶體管(304)和運算放大器(309)構(gòu)成的穩(wěn)壓電路，用于穩(wěn)定PMOS晶體管(307a/b)的源端電壓。
[0018]優(yōu)選的，在另一種實現(xiàn)中，所述偽差分二級預放大器包括，PMOS晶體管(302)，PMOS 晶體管(303)，PMOS 晶體管(305)，PMOS 晶體管(307a)，PMOS 晶體管(307b)，PMOS 晶體管(400)，NMOS晶體管(306)，NMOS晶體管(308a)，NMOS晶體管(308b)，運算放大器(309)，其中，PMOS晶體管(302)、PM0S晶體管(303)的源極，PMOS晶體管(400)的源極分別與電源相接；PM0S晶體管(302)的漏極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(303)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(303)的漏極和PMOS晶體管(305)的源極相接，并與運算放大器(309)的負輸入端相接；PM0S晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極分別相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；PM0S晶體管(400)的柵極和運算放大器(309)的輸出端(312)相接，PMOS晶體管(400)的漏極和運算放大器(309)的正輸入端相接，構(gòu)成一個穩(wěn)壓電路；PMOS晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與運算放大器(309)的正輸入端相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級預放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級預放大器的負輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級預放大器的負輸入端(106)，PM0S晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級預放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
[0019]所述的偽差分二級預放大器，其特征在于，PMOS晶體管(302)的寬長比和PMOS晶體管(303)的寬長比設置是成比例的，PMOS晶體管(307a)的寬長比和PMOS晶體管(307b)的寬長比設置是匹配的，NMOS晶體管(308a)的寬長比和NMOS晶體管(308b)的寬長比設置是匹配的，PMOS晶體管(305)的寬長比是PMOS晶體管(307a/b)寬長比的兩倍，NMOS晶體管(306)的寬長比是NMOS晶體管(308a/b)寬長比的兩倍，PMOS晶體管(400)和運算放大器(309)構(gòu)成的穩(wěn)壓電路，用于穩(wěn)定PMOS晶體管(307a/b)的源端電壓。
[0020]優(yōu)選的，在另一種實現(xiàn)中，所述偽差分二級預放大器包括，PMOS晶體管(302)，PMOS 晶體管(307a)，PMOS 晶體管(307b)，PMOS 晶體管(500)，NMOS 晶體管(308a)，NMOS 晶體管(308b)，其中，PMOS晶體管(302)的源極，PMOS晶體管(500)的源極分別與電源相接；PMOS晶體管(302)的漏極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(500)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與PMOS晶體管(500)的漏極相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級預放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級預放大器的負輸出端(107)，NM0S晶體管(308a)的源極接地；PMOS晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級預放大器的負輸入端(106)，PMOS晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級預放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
[0021]所述的偽差分二級預放大器，其特征在于，所述PMOS晶體管(302)的寬長比和PMOS晶體管(500)的寬長比設置是成比例的，PMOS晶體管(307a)的寬長比和PMOS晶體管(307b)的寬長比設置是匹配的，NMOS晶體管(308a)的寬長比和NMOS晶體管(308b)的寬長比設置是匹配的。 [0022]優(yōu)選的，在另一種實現(xiàn)中，所述偽差分二級預放大器包括，PMOS晶體管(302)，PMOS 晶體管(303)，PMOS 晶體管(305)，PMOS 晶體管(307a)，PMOS 晶體管(307b)，PMOS 晶體管(600)，NMOS 晶體管(306)，NMOS 晶體管(308a)，NMOS 晶體管(308b)，NMOS 晶體管(601)，NMOS晶體管(602)，其中，PMOS晶體管(302) ,PMOS晶體管(303)的源極，PMOS晶體管(600)的源極分別與電源相接；PM0S晶體管(302)的漏極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(303)的柵極，PMOS晶體管(600)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(303)的漏極和NMOS晶體管(602)的漏極和柵極相接，并與NMOS晶體管(601)的柵極相接；PM0S晶體管(305)的源極與NMOS晶體管(602)的源極相接，PMOS晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；PM0S晶體管(600)的漏極與NMOS晶體管(601)的漏極相接；PM0S晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并NMOS晶體管(601)的源極相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級預放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級預放大器的負輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級預放大器的負輸入端(106)，PMOS晶體管(307b)的漏極和匪OS晶體管(308b)的漏極相接，作為所述二級預放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
[0023]所述的偽差分二級預放大器，其特征在于，PMOS晶體管(302)的寬長比和PMOS晶體管(303)的寬長比設置是成比例的，所述PMOS晶體管(302)的寬長比和PMOS晶體管(600)的寬長比設置是成比例的，PMOS晶體管(307a)的寬長比和PMOS晶體管(307b)的寬長比設置是匹配的，NMOS晶體管(308a)的寬長比和NMOS晶體管(308b)的寬長比設置是匹配的，PMOS晶體管(305)的寬長比是PMOS晶體管(307a/b)寬長比的兩倍，NMOS晶體管
(306)的寬長比是NMOS晶體管(308a/b)寬長比的兩倍。
[0024]上述技術(shù)方案中的至少一項技術(shù)方案具有如下有益效果:實現(xiàn)了一種新型的失調(diào)電壓存儲的預放大鎖存比較器結(jié)構(gòu)，該比較器在傳統(tǒng)的失調(diào)存儲技術(shù)的基礎上，采用一種全新的低功耗高速二級預放大器結(jié)構(gòu)，通過平均電流控制技術(shù)，在降低平均功耗的同時提供一個高速高增益級，總體上有效減少了比較器輸入失調(diào)電壓，在不顯著增加功耗的基礎上大幅提高比較器的速度，能夠更好的滿足高速高精度模數(shù)轉(zhuǎn)換器的設計需要。
【專利附圖】

【附圖說明】
[0025]圖1為本發(fā)明的失調(diào)存儲的低功耗高速比較器的功能結(jié)構(gòu)原理圖；
[0026]圖2至圖5為圖1中新型偽差分二級預放大器的電路原理圖，圖2-5分別為四種實施例；
[0027]圖6至圖7為圖1中前置放大器的電路原理圖；
[0028]圖8為圖1中動態(tài)鎖存器的電路原理圖；
[0029]圖9為圖1中失調(diào)存儲的低功耗高速比較器的一種實施例?！揪唧w實施方式】
[0030]下面結(jié)合附圖對本發(fā)明作進一步描述。在此，本發(fā)明的示意性實施例及說明用于解釋本發(fā)明，不作為對本發(fā)明的限定。
[0031]圖1說明本發(fā)明的實施例中的失調(diào)存儲的超高速比較器的功能結(jié)構(gòu)原理圖，該超高速比較器包括順序連接的的輸入采樣開關(guān)(114-117)，前置放大器(100)、耦合電容(103、104)、偽差分二級預放大器(300)，輸出動態(tài)鎖存器(200)，其中
[0032]采樣開關(guān)(114-117)，用于在復位(失調(diào)存儲)階段將輸入接固定參考電平Vref，在比較時間將輸入接差分輸入信號Vin ；
[0033]前置放大器(100)，采用二級管接法的PMOS負載，或者電阻負載的全差分輸入結(jié)構(gòu)，用于放大差分輸入信號，需要保證該前置放大器有足夠的帶寬和增益，以減小超高速比較器等效在輸入端的總失調(diào)電壓，提高該比較器的精度；
[0034]耦合電容(103、104)，在復位(失調(diào)存儲)階段用于存儲前置放大器的失調(diào)電壓，在比較階段用于將前置放大器輸出變化量耦合到二級預放大器輸入端；
[0035]偽差分二級預放大器(300)，輸入是耦合電容耦合到輸入端的前置放大器輸出變化量，用于再一次放大輸入信號與參考信號的差值，通過平均電流控制技術(shù)，在降低平均功耗的同時提供一個高速高增益級，降低靜態(tài)功耗，提高比較器的整體速度；
[0036]輸出動態(tài)鎖存器(200)，由兩個交叉耦合反相器、NMOS共源級輸入對管、開關(guān)管組成，用于放大所述二級預放大器的輸出信號，并將前級比較結(jié)果建立到數(shù)字邏輯輸出電平。在輸出時間內(nèi)輸出比較結(jié)果，并在后級鎖存；在鎖存階段呈現(xiàn)輸出高阻，后級電路保持鎖存器輸出結(jié)果。
[0037]根據(jù)圖1結(jié)構(gòu)，在復位(失調(diào)存儲)階段，復位開關(guān)101，102閉合，輸入采樣開關(guān)114、117閉合，115、116斷開，輸入端接到固定參考電平Vref，第一級前置放大器100的輸入失調(diào)電壓Vosl被存儲在耦合電容103、104上，與此同時，由于二級預放大器300被接成單位增益的閉環(huán)結(jié)構(gòu)，該二級預放大器的失調(diào)電壓Vos2也被耦合電容103、104采樣并存儲；在比較階段，復位開關(guān)101，102斷開，輸入采樣開關(guān)114、117斷開，115,116閉合，輸入端接收真正的輸入信號Vin,該輸入信號被放大并傳遞給輸出動態(tài)鎖存器200,在放大傳輸?shù)耐瑫r，存儲在耦合電容上的失調(diào)電壓被補償。在輸出階段，動態(tài)鎖存器200將前級輸出迅速建立到數(shù)字邏輯輸出電平，由于該動態(tài)鎖存器的輸入失調(diào)電壓VosL等效到比較器輸出端要經(jīng)過兩個增益級的衰減，在圖1結(jié)構(gòu)中，該失調(diào)電壓的影響可以忽略。由此完成了對輸入信號的比較放大和失調(diào)電壓的存儲和補償。
[0038]圖2是圖1中偽差分二級預放大器(300)的一種實施例，所述二級預放大器(300)包括，PMOS 晶體管(302)，PMOS 晶體管(303)，PMOS 晶體管(305)，PMOS 晶體管(307a)，PMOS晶體管(307b)，NMOS晶體管(304)，NMOS晶體管(306)，NMOS晶體管(308a)，NMOS晶體管(308b)，運算放大器(309)，其中
[0039]PMOS晶體管(302)、PMOS晶體管(303)的源極，NMOS晶體管(304)的漏極分別與電源相接；PM0S晶體管(302)的漏極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管
(303)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(303)的漏極和PMOS晶體管(305)的源極相接，并與運算放大器(309)的正輸入端相接；PM0S晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；NMOS晶體管(304)的柵極和運算放大器(309)的輸出端(312)相接，NMOS晶體管(304)的源極和運算放大器(309)的負輸入端相接，構(gòu)成一個穩(wěn)壓電路；PMOS晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與運算放大器(309)的負輸入端相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級預放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級預放大器的負輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級預放大器的負輸入端(106)，PMOS晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級預放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
[0040]在復位(失調(diào)存儲)階段，二級預放大器被接成單位增益的閉環(huán)結(jié)構(gòu)，輸入端105、106，輸出端107、108被復位到中間電平，由于耦合電容(103、104)的存在，該中間電平不需要與前述前置放大器(100)的輸出共模電平一致，提高了設計的靈活性。在比較放大進行階段，輸入端(105、106)通過耦合電容的交流耦合作用，接收到前述前置放大器(100)的輸出信號，由于此時PMOS晶體管(307a、307b)和NMOS晶體管(308a、308b)同時處于導通狀態(tài)，能夠提供一個較高的增益，將輸入信號迅速區(qū)分開到一個較高的電壓差；而由于運算放大器(309)和NMOS晶體管(304)構(gòu)成的穩(wěn)壓器存在，當運放增益足夠大時，節(jié)點314電壓保持與節(jié)點313電壓相等，隨著輸入端電壓差的增大，當達到設計的幅度時，即比較放大階段完成時，PMOS晶體管(307a)、NM0S晶體管(308b)關(guān)斷(假設105的節(jié)點電壓高于節(jié)點106的電壓)，整個二級預放大級除偏置電路以外不消耗功耗。因此，所述實施例在比較階段能夠提供高增益，比較完成以后不消耗功耗，實現(xiàn)了一個整體上高速低功耗的二級預放大級。
[0041]圖3是圖1中偽差分二級預放大器(300)的另一種實施例，所述二級預放大器(300)包括，PMOS 晶體管(302)，PMOS 晶體管(303)，PMOS 晶體管(305)，PMOS 晶體管(307a)，PMOS 晶體管(307b)，PMOS 晶體管(400)，NMOS 晶體管(306)，NMOS 晶體管(308a)，NMOS 晶體管(308b)，運算放大器(309)，其中
[0042]PMOS晶體管(302)、PMOS晶體管(303)的源極，PMOS晶體管(400)的源極分別與電源相接；PM0S晶體管(302)的漏極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管
(303)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(303)的漏極和PMOS晶體管(305)的源極相接，并與運算放大器(309)的負輸入端相接；PM0S晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；PMOS晶體管(400)的柵極和運算放大器(309)的輸出端(312)相接，PMOS晶體管(400)的漏極和運算放大器(309)的正輸入端相接，構(gòu)成一個穩(wěn)壓電路；PMOS晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與運算放大器(309)的正輸入端相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級預放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級預放大器的負輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級預放大器的負輸入端
(106)，PMOS晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級預放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
[0043]相比于圖2中的實施例，圖3所述實施例中采用運算放大器(309)與PMOS晶體管(400)構(gòu)成的穩(wěn)壓電路結(jié)構(gòu)，替換了前述運算放大器(309)與NMOS晶體管(304)構(gòu)成的穩(wěn)壓電路結(jié)構(gòu)，提高了所述二級預放大器的電源抑制(PSRR)。
[0044]圖4是圖1中偽差分二級預放大器(300)的另一種實施例，所述二級預放大器(300)包括，PMOS晶體管(302)，PMOS晶體管(307a)，PMOS晶體管(307b)，PMOS晶體管(500)，NMOS 晶體管(308a)，NMOS 晶體管(308b)，其中
[0045]PMOS晶體管(302)的源極，PMOS晶體管(500)的源極分別與電源相接；PM0S晶體管(302)的漏極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(500)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與PMOS晶體管(500)的漏極相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級預放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級預放大器的負輸出端(107)，NMOS晶體管(308a)的源極接地；PMOS晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級預放大器的負輸入端(106)，PMOS晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級預放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
[0046]該實施例中，采用PMOS晶體管(500)作為尾電流管，代替了前述實施例中的穩(wěn)壓電路，節(jié)約了運放和偏置電路的功耗。需要注意的是，在輸入信號電壓擺幅較小時，在比較出結(jié)果以后，PMOS晶體管(307a)，NMOS晶體管(308a)和PMOS晶體管(307b)，NMOS晶體管(308b)的兩路電流并不完全關(guān)斷，在一定程度上增加平均功耗的同時，卻減小了節(jié)點314在不同狀態(tài)下流過電流的變化，減小了節(jié)點314的電壓波動，降低了所述二級預放大器對電源電壓的影響。
[0047]圖5是圖1中偽差分二級預放大器(300)的另一種實施例，所述二級預放大器(300)包括，PMOS 晶體管(302)，PMOS 晶體管(303)，PMOS 晶體管(305)，PMOS 晶體管(307a)，PMOS 晶體管(307b)，PMOS 晶體管(600)，NMOS 晶體管(306)，NMOS 晶體管(308a)，NMOS 晶體管(308b)，NMOS晶體管(601)，NMOS晶體管(602)，其中
[0048]PMOS晶體管(302)、PMOS晶體管(303)的源極，PMOS晶體管(600)的源極分別與電源相接；PM0S晶體管(302)的漏極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管
(303)的柵極，PMOS晶體管(600)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(303)的漏極和NMOS晶體管(602)的漏極和柵極相接，并與NMOS晶體管(601)的柵極相接；PM0S晶體管(305)的源極與NMOS晶體管(602)的源極相接，PMOS晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；PM0S晶體管(600)的漏極與NMOS晶體管(601)的漏極相接；PMOS晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并NMOS晶體管(601)的源極相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級預放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級預放大器的負輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級預放大器的負輸入端(106)，PM0S晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級預放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
[0049]相比于圖4中的實施例， 圖5實施例中在尾電流與節(jié)點314之間增加了一個NMOS晶體管(601)，并增加了相應的偏置電路。通過合理設計NMOS晶體管(601)、PMOS晶體管(307a) ,NMOS晶體管(308a) ,PMOS晶體管(307b)和NMOS晶體管(308b)的尺寸，所述實施例在輸入信號電壓擺幅較小時，在比較出結(jié)果以后，PMOS晶體管(307a)，NMOS晶體管(308a)和PMOS晶體管(307b)，NMOS晶體管(308b)的兩路電流能夠?qū)崿F(xiàn)完全關(guān)斷，而在比較階段，通過尾電流PMOS晶體管(600)仍然能提供足夠的電流，實現(xiàn)高的增益，提高速度。同時，所述實施例相比圖4中說明的實施例具有更高的電源抑制(PSRR)。
[0050]圖6是圖1中的前置放大器(100)的一種經(jīng)典結(jié)構(gòu)，該結(jié)構(gòu)中，所述前置放大器100 包括，PMOS 晶體管(202)，PMOS 晶體管(203)，NMOS 晶體管(204)，NMOS 晶體管(205)，NMOS晶體管(206)，NMOS晶體管(207)，尾電流源(208)，其中
[0051]PMOS晶體管(202)的源極、PMOS晶體管(203)的源極分別與電源相接；PM0S晶體管(202)的漏極和PMOS晶體管(202)的柵極相接，PMOS晶體管(203)的漏極和PMOS晶體管(203)的柵極相接；PM0S晶體管(202)的漏極和NMOS晶體管(204)的漏極相接，PMOS晶體管(203)的漏極和NMOS晶體管(205)的漏極相接；NM0S晶體管(204)的柵極和NMOS晶體管(205)的柵極相接，共同的柵極接偏置電壓Vbias，構(gòu)成共柵級；NMOS晶體管(206)的柵極接采樣開關(guān)(I 14、115)，NMOS晶體管(207)的柵極接采樣開關(guān)(I 16、117)，NMOS晶體管(206)的漏極接NMOS晶體管(204)的源極，NMOS晶體管(207)的漏極接NMOS晶體管(205)的源極，NMOS晶體管(206)的源極與NMOS晶體管(207)的源極相接，并接尾電流(208)，構(gòu)成全差分輸入結(jié)構(gòu)。NMOS晶體管(204)和NMOS晶體管(205)組成的共柵級的引入，隔離了輸入差分對(206、207)與輸出節(jié)點(109、110)，在比較器狀態(tài)改變時能有效降低輸出節(jié)點(109,110)對輸出端(112，113)的電容回踢效應(kick-back)，同時顯著減小了輸出差分對寄生電容對輸出節(jié)點(109、110)的影響，提高比較器速度。
[0052]圖7是圖1中的前置放大器(100)的另一種經(jīng)典結(jié)構(gòu)，該結(jié)構(gòu)中，所述前置放大器100包括，電阻(209)，電阻(210)，NMOS晶體管(204)，NMOS晶體管(205)，NMOS晶體管(206)，NMOS晶體管(207)，尾電流源(208)，其中
[0053]電阻(209)的一端、電阻(210)的一端分別與電源相接；電阻(209)的另一端和NMOS晶體管(204)的漏極相接，NMOS和電阻(210)的另一端和NMOS晶體管(205)的漏極相接；NM0S晶體管(204)的柵極和NMOS晶體管(205)的柵極相接，共同的柵極接偏置電壓Vbias，構(gòu)成共柵級；NM0S晶體管(206)的柵極接采樣開關(guān)(I 14、115)，NMOS晶體管(207)的柵極接采樣開關(guān)(116、117)，NMOS晶體管(206)的漏極接NMOS晶體管(204)的源極，NMOS晶體管(207)的漏極接NMOS晶體管(205)的源極，NMOS晶體管(206)的源極與NMOS晶體管(207)的源極相接，并接尾電流(208)，構(gòu)成全差分輸入結(jié)構(gòu)。由于電阻負載能提供更高的輸出擺幅范圍，該電阻負載的實施例特別地，在低電源電壓的應用中表現(xiàn)出優(yōu)于圖6中所述實施例的性能。
[0054]圖8是圖1中輸出動態(tài)鎖存器(200)的一種經(jīng)典結(jié)構(gòu)，所述動態(tài)鎖存器(200)包括，PMOS 晶體管(702)，PMOS 晶體管(703)，PMOS 晶體管(704)，PMOS 晶體管(705)，NMOS 晶體管(706)，NMOS 晶體管(707)，NMOS 晶體管(708)，NMOS 晶體管(709)，NMOS 晶體管(710)，NMOS晶體管(711)，其中
[0055]PMOS晶體管(702)的源極，PMOS晶體管(703)的源極，PMOS晶體管(704)的源極，PMOS晶體管(705)的源極分別與電源相接；PM0S晶體管(702)的漏極與PMOS晶體管(703)的漏極相接，并與PMOS晶體管(704)的柵極，NMOS晶體管(706)的漏極分別相接；PM0S晶體管(705)的漏極與PMOS晶體管(704)的漏極相接，并與PMOS晶體管(703)的柵極，NMOS晶體管(707)的漏極分別相接；PM0S晶體管(702)的柵極分別與PMOS晶體管(705)的柵極，NMOS晶體管(706)的柵極，NMOS晶體管(707)的柵極相接，作為鎖存控制信號輸入端；NMOS晶體管(708)的漏極與NMOS晶體管(709)的漏極相接，并與NMOS晶體管(710)的柵極，NMOS晶體管(706)的源極分別相接；NM0S晶體管(711)的漏極與NMOS晶體管(710)的漏極相接，并與NMOS晶體管(709)的柵極，NMOS晶體管(707)的源極分別相接；NM0S晶體管(708)的柵極作為所述動態(tài)鎖存器的正輸入端；NMOS晶體管(711)的柵極作為所述動態(tài)鎖存器的負輸入端；NM0S晶體管(708)的源極，NMOS晶體管(709)的源極，NMOS晶體管
(710)的源極，NMOS晶體管(711)的源極分別接地。
[0056]所述動態(tài)鎖存器結(jié)構(gòu)是一種經(jīng)典結(jié)構(gòu)，在比較階段，鎖存控制信號Latch為高，NMOS晶體管(706)、NMOS晶體管(707)導通，PMOS晶體管(702)、PMOS晶體管(705)關(guān)斷，PMOS晶體管(703)、PM0S晶體管(704)、NM0S晶體管(709)和NMOS晶體管(710)構(gòu)成交叉耦合的反相器結(jié)構(gòu)，當輸入對管NMOS晶體管(708)和NMOS晶體管(711)的柵極接收到前述二級預放大電路輸出的一個電壓差時，交叉耦合的正反饋特性能夠迅速將該比較結(jié)果建立到數(shù)字邏輯電平輸出；
[0057]在鎖存階段，鎖存控制信號Latch為低，NMOS晶體管(706) ,NMOS晶體管(707)關(guān)斷，PMOS晶體管(702)、PMOS晶體管(705)導通，PMOS晶體管(703)、PMOS晶體管(704)、NMOS晶體管(709)和NMOS晶體管(710)構(gòu)成的交叉耦合的反相器結(jié)構(gòu)斷開，輸出節(jié)點123、節(jié)點124被拉至高電平，輸出結(jié)果不對輸入端的信號作出響應，通過合理設計后級鎖存單兀，完成鎖存功能。
[0058]所述動態(tài)鎖存器(200)在比較階段，輸入對管NMOS晶體管(708)和NMOS晶體管
(711)的漏端直接接在交叉耦合反相器的信號建立節(jié)點，能提高整個動態(tài)鎖存器的對輸入信號的響應速度；在鎖存階段，通過斷開交叉耦合反相器并將輸出節(jié)點(123、124)拉高完成鎖存操作，此時，所述動態(tài)鎖存器(200)沒有靜態(tài)功耗。
[0059]圖9給出圖1所述失調(diào)補償?shù)某咚俦容^器的一種實施例，所述實施例體現(xiàn)出低失調(diào)、高速、低靜態(tài)功耗的優(yōu)良性能。
[0060]以上所述僅是本發(fā)明的優(yōu)選實施方案，應當指出，對于本【技術(shù)領域】的普遍技術(shù)人員，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。
【權(quán)利要求】
1.一種失調(diào)存儲的低功耗高速比較器，其特征在于，包括:順序連接的輸入采樣開關(guān)，前置放大器、耦合電容、偽差分二級預放大器，輸出動態(tài)鎖存器，其中 所述偽差分二級預放大器采用電源電壓受控制的反相器實現(xiàn)，通過平均電流控制技術(shù)，在降低平均功耗的同時提供一個高速高增益級，降低靜態(tài)功耗，提高比較器的整體速度。
2.根據(jù)權(quán)利要求1所述的失調(diào)存儲的低功耗高速比較器，其特征在于，所述偽差分二級預放大器包括，PMOS晶體管(302)，PMOS晶體管(303)，PMOS晶體管(305)，PMOS晶體管(307a)，PMOS 晶體管(307b)，NMOS 晶體管(304)，NMOS 晶體管(306)，NMOS 晶體管(308a)，NMOS晶體管(308b)，運算放大器(309)，其中，PMOS晶體管(302)、PMOS晶體管(303)的源極，NMOS晶體管(304)的漏極分別與電源相接；PM0S晶體管(302)的源極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(303)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(303)的漏極和PMOS晶體管(305)的源極相接，并與運算放大器(309)的正輸入端相接；PMOS晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；NM0S晶體管(304)的柵極和運算放大器(309)的輸出端(312)相接，NMOS晶體管(304)的源極和運算放大器(309)的負輸入端相接，構(gòu)成一個穩(wěn)壓電路；PMOS晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與運算放大器(309)的負輸入端相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級預放大器的正輸入端(105)，PM0S晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級預放大器的負輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級預放大器的負輸入端(106)，PMOS晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級預 放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
3.根據(jù)權(quán)利要求2所述的偽差分二級預放大器，其特征在于，所述PMOS晶體管(302)的寬長比和PMOS晶體管(303) 的寬長比設置是成比例的，PMOS晶體管(307a)的寬長比和PMOS晶體管(307b)的寬長比設置是匹配的，NMOS晶體管(308a)的寬長比和NMOS晶體管(308b)的寬長比設置是匹配的，PMOS晶體管(305)的寬長比是PMOS晶體管(307a/b)寬長比的兩倍，NMOS晶體管(306)的寬長比是NMOS晶體管(308a/b)寬長比的兩倍，NMOS晶體管(304)和運算放大器(309)構(gòu)成的穩(wěn)壓電路，用于穩(wěn)定PMOS晶體管(307a/b)的源端電壓。
4.根據(jù)權(quán)利要求1所述的失調(diào)存儲的低功耗高速比較器，其特征在于，在另一種實現(xiàn)中，所述偽差分二級預放大器包括，PMOS晶體管(302)，PMOS晶體管(303)，PMOS晶體管(305)，PMOS晶體管(307a)，PMOS 晶體管(307b)，PMOS 晶體管(400)，NMOS 晶體管(306)，NMOS晶體管(308a)，NMOS晶體管(308b)，運算放大器(309)，其中，PMOS晶體管(302) ,PMOS晶體管(303)的源極，PMOS晶體管(400)的源極分別與電源相接；PMOS晶體管(302)的源極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(303)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PMOS晶體管(303)的漏極和PMOS晶體管(305)的源極相接，并與運算放大器(309)的負輸入端相接；PM0S晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；PMOS晶體管(400)的柵極和運算放大器(309)的輸出端(312)相接，PMOS晶體管(400)的漏極和運算放大器(309)的正輸入端相接，構(gòu)成一個穩(wěn)壓電路；PMOS晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與運算放大器(309)的正輸入端相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級預放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級預放大器的負輸出端(107), NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級預放大器的負輸入端(106)，PM0S晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級預放大器的正輸出端(108)，NM0S晶體管(308b)的源極接地。
5.根據(jù)權(quán)利要求4所述的偽差分二級預放大器，其特征在于，所述PMOS晶體管(302)的寬長比和PMOS晶體管(303)的寬長比設置是成比例的，PMOS晶體管(307a)的寬長比和PMOS晶體管(307b)的寬長比設置是匹配的，NMOS晶體管(308a)的寬長比和NMOS晶體管(308b)的寬長比設置是匹配的，PMOS晶體管(305)的寬長比是PMOS晶體管(307a/b)寬長比的兩倍，NMOS晶體管(306)的寬長比是NMOS晶體管(308a/b)寬長比的兩倍，PMOS晶體管(400)和運算放大器(309)構(gòu)成的穩(wěn)壓電路，用于穩(wěn)定PMOS晶體管(307a/b)的源端電壓。
6.根據(jù)權(quán)利要求1所述的失調(diào)存儲的低功耗高速比較器，其特征在于，在另一種實現(xiàn)中，所述偽差分二級預放大器包括，PMOS晶體管(302)，PMOS晶體管(307a)，PMOS晶體管(307b)，PMOS 晶體管(500)，NMOS 晶體管(308a)，NMOS 晶體管(308b)，其中，PMOS 晶體管(302)的源極，PMOS晶體管(500)的源極分別與電源相接；PM0S晶體管(302)的源極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(500)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并與PMOS晶體管(500)的漏極相接；PM0S晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級預放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級預放大器的負輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的 柵極相接，作為所述二級預放大器的負輸入端(106)，PM0S晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級預放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
7.根據(jù)權(quán)利要求6所述的的偽差分二級預放大器，其特征在于，所述PMOS晶體管(302)的寬長比和PMOS晶體管(500)的寬長比設置是成比例的，PMOS晶體管(307a)的寬長比和PMOS晶體管(307b)的寬長比設置是匹配的，NMOS晶體管(308a)的寬長比和NMOS晶體管(308b)的寬長比設置是匹配的。
8.根據(jù)權(quán)利要求1所述的失調(diào)存儲的低功耗高速比較器，其特征在于，在另一種實現(xiàn)中，所述偽差分二級預放大器包括，PMOS晶體管(302)，PMOS晶體管(303)，PMOS晶體管(305)，PMOS 晶體管(307a)，PMOS 晶體管(307b)，PMOS 晶體管(600)，NMOS 晶體管(306)，NMOS 晶體管(308a)，NMOS 晶體管(308b)，NMOS 晶體管(601)，NMOS 晶體管(602)，其中，PMOS晶體管(302) ,PMOS晶體管(303)的源極，PMOS晶體管(600)的源極分別與電源相接；PMOS晶體管(302)的源極和PMOS晶體管(302)的柵極相接，并與PMOS晶體管(303)的柵極，PMOS晶體管(600)的柵極相接，構(gòu)成電流鏡結(jié)構(gòu)；PM0S晶體管(303)的漏極和NMOS晶體管(602)的漏極和柵極相接，并與NMOS晶體管(601)的柵極相接；PM0S晶體管(305)的源極與NMOS晶體管(602)的源極相接，PMOS晶體管(305)的漏極和PMOS晶體管(305)的柵極相接，并與NMOS晶體管(306)的漏極和柵極相接，NMOS晶體管(306)的源極與地相接，構(gòu)成偏置電路；PM0S晶體管(600)的漏極與NMOS晶體管(601)的漏極相接；PM0S晶體管(307a)的源極和PMOS晶體管(307b)的源極相接，并NMOS晶體管(601)的源極相接；PMOS晶體管(307a)的柵極和NMOS晶體管(308a)的柵極相接，作為所述二級預放大器的正輸入端(105)，PMOS晶體管(307a)的漏極和NMOS晶體管(308a)的漏極相接，作為所述二級預放大器的負輸出端(107)，NMOS晶體管(308a)的源極接地；PM0S晶體管(307b)的柵極和NMOS晶體管(308b)的柵極相接，作為所述二級預放大器的負輸入端(106)，PMOS晶體管(307b)的漏極和NMOS晶體管(308b)的漏極相接，作為所述二級預放大器的正輸出端(108)，NMOS晶體管(308b)的源極接地。
9.根據(jù)權(quán)利要求8所述的的偽差分二級預放大器，其特征在于，所述PMOS晶體管(302)的寬長比和PMOS晶體管(303)的寬長比設置是成比例的，所述PMOS晶體管(302)的寬長比和PMOS晶體管(600)的寬長比設置是成比例的，PMOS晶體管(307a)的寬長比和PMOS晶體管(307b)的寬長比設置是匹配的，NMOS晶體管(308a)的寬長比和NMOS晶體管(308b)的寬長比設置是匹配的，PMOS晶體管(305)的寬長比是PMOS晶體管(307a/b)寬長比的兩倍，NMOS晶體管(306)的寬長比是NMOS晶體管(308a/b)寬長比的兩倍。
【文檔編號】H03K5/22GK103546127SQ201210238414
【公開日】2014年1月29日 申請日期:2012年7月11日 優(yōu)先權(quán)日:2012年7月11日
【發(fā)明者】陳蒙, 魯文高, 王冠男, 方然, 游立, 肖永強, 張雅聰, 陳中建, 吉利久 申請人:北京大學